KR20000027840A - 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20000027840A
KR20000027840A KR1019980045876A KR19980045876A KR20000027840A KR 20000027840 A KR20000027840 A KR 20000027840A KR 1019980045876 A KR1019980045876 A KR 1019980045876A KR 19980045876 A KR19980045876 A KR 19980045876A KR 20000027840 A KR20000027840 A KR 20000027840A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
polysilicon
polysilicon layer
layer
Prior art date
Application number
KR1019980045876A
Other languages
English (en)
Inventor
김수호
이광표
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045876A priority Critical patent/KR20000027840A/ko
Publication of KR20000027840A publication Critical patent/KR20000027840A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터의 제조방법에 관한 것으로서, 본 발명에 따르는 박막 트랜지스터의 제조방법은 박막 트랜지스터의 제조에 있어서, 실리콘 기판 상에 폴리실리콘을 증착하여 박막 트랜지스터기저 전극을 형성하는 단계; 상기 폴리실리콘층 상에 게이트 절연층을 형성하는 단계; 상기 박막 트랜지스터 채널로 사용되는 폴리실리콘을 형성하는 단계; 상기 게이트 절연층 및 채널 폴리실리콘층을 패터닝하는 단계; 및 전체 상부면에 플러그 폴리실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하여 트랜지스터 게이트 절연막의 열화요인을 제거하여 박막 트랜지스터 게이트 절연층의 균일성을 개선할 수 있는 박막 트랜지스터의 제조방법에 관한 것이다.

Description

박막 트랜지스터의 제조방법
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로서, 보다 상세하게는 기저 게이트 전극을 사용하는 SRAM 박막 트랜지스터에서 트랜지스터 게이트 절연막의 열화요인을 제거하여 박막 트랜지스터 게이트 절연층의 균일성을 개선할 수 있는 박막 트랜지스터의 제조방법에 관한 것이다.
SRAM 장치에서 기저 게이트 박막 트랜지스터 타입의 박막 트랜지스터는 도1a 및 도1b 에서와 같이 소정의 공정을 거친 후 박막 트랜지스터의 기저 게이트 전극으로 사용될 폴리실리콘층을 증착(10)하고, 그 위에 박막 트랜지스터 게이트 절연층(20)을 증착 또는 산화하는 방법으로 형성한 후, 그 상부에 증착될 박막 트랜지스터 채널 폴리실리콘층(40)과의 연결을 위해 콘택 마스크를 사용하여 콘택 홀을 형성하여 박막 트랜지스터 채널 폴리실리콘층(40)을 박막 트랜지스터 기저 게이트 전극(10)에 연결시키는 방식으로 제조된다.
이러한 종래의 방법에서는, 박막 트랜지스터 게이트 산화막(20)의 상부에 마스크를 위하여 감광막(30)을 형성하게 되는데, 탄소 등의 유기질 성분이 포함되어 있는 감광막은 박막 트랜지스터 게이트 산화막(20)의 특성을 열화시키는 경향을 갖고 있어서, 이러한 영향을 제거할 목적으로 채널 폴리실리콘층(40)의 증착 직전에 BOE(Buffered Oxide Etchant), 또는 HF를 포함한 용액으로 감광막과 접촉되었던 박막 트랜지스터 게이트 산화막(20)의 윗부분 일부를 제거한다. 이런 방법은 감광막 성분으로 인한 박막 트랜지스터 게이트 산화막(20)의 열화현상을 방지할 수 있으나, HF 또는 BOE 용액의 사용으로 인하여 웨이퍼 내부에서 박막 트랜지스터 게이트 산화막(20)의 균일성이 악화되어 수율의 감소와 소자 특성의 악화를 유발하게 되는 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 해결하기 위하여 박막 트랜지스터 채널로 이용되는 폴리실리콘 층을 증착하기 전에 수행되는 콘택 형성공정을 박막 트랜지스터 채널 폴리실리콘층 증착 이후에 진행함으로써 박막 트랜지스터 기저 게이트 전극과 박막 트랜지스터 채널 폴리실리콘층 사이에 있는 박막 트랜지스터 게이트 절연층의 열화 요인을 제거하여 박막 트랜지스터 절연층의 균일성을 개선하는 데에 있다.
도 1a 및 1b 는 종래의 박막 트랜지스터 제조방법을 설명하기 위한 단면도들이다.
도 2 및 도 3 는 본 발명의 실시예에 따른 박막 트랜지스터 제조방법을 구현하기 위한 공정순서를 나타낸 단면도 들이다.
* 도면 중의 주요 부분에 대한 부호설명*
10 : 박막 트랜지스터 기저 전극 20 : 박막 트랜지스터 게이트 절연층
30 : 감광막 40 : 박막 트랜지스터 채널 폴리실리콘
50 : 플러그 폴리실리콘
상기 기술적 과제를 달성하기 위한 본 발명에 따르는 박막 트랜지스터의 제조방법은 박막 트랜지스터의 제조에 있어서, 실리콘 기판 상에 폴리실리콘을 증착하여 박막 트랜지스터기저 전극을 형성하는 단계; 상기 폴리실리콘층 상에 게이트 절연층을 형성하는 단계; 상기 박막 트랜지스터 채널로 사용되는 폴리실리콘을 형성하는 단계; 상기 게이트 절연층 및 채널 폴리실리콘층을 패터닝하는 단계; 및 전체 상부면에 플러그 폴리실리콘층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 박막 트랜지스터 제조방법에 있어서, 상기 플러그 폴리실리콘의 증착은 500~700℃, 10mtorr~1torr 조건에서 SiH4, Si2H6, SiH2Cl2가스 및 PH3가스를 사용하여 수행하는 것이 바람직하다.
또한, 본 발명의 박막 트랜지스터의 제조방법에서 상기 플러그 폴리실리콘 증착은 PECVD (Plasma Enhanced Chemical Vaporized Deposition) 방법으로 증착하는 것이 바람직한데, 이는 증착시에 발생하는 수소 성분을 이용하여 박막 트랜지스터 채널 폴리실리콘층의 입자의 트랩 사이트(trap site)와 박막 트랜지스터 게이트 절연층과 박막 트랜지스터 채널 폴리실리콘층의 계면에 있는 트랩 사이트를 제거함으로써 소자의 구동능력을 향상시킬 수 있기 때문이다.
본 발명의 박막 트랜지스터의 제조방법에서 상기 플러그 폴리실리콘의 증착시 PECVD 방법을 사용할 경우, 온도조건은 300~600℃ 하고 1~20torr 압력하에서 10sccm~1000sccm 의 SiH4, Si2H6, SiH2Cl2가스 및 1sccm~100sccm의 PH3가스를 사용하여 수행하고, RF 전력은 50~500W 범위로 하여 수행하는 것이 바람직하다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2 및 도 3 은 본 발명의 실시예에 따르는 박막 트랜지스터 제조방법을 구현하는 공정을 나타낸 공정단면도들이다.
도 2을 참조하면, 실리콘 기판 상에 폴리실리콘을 증착하여 박막 트랜지스터기저 전극(10)을 증착한 후, 박막 트랜지스터 게이트 절연층(20)을 증착하여 형성시킨다.
그 위에 박막 트랜지스터 채널로 사용되는 폴리실리콘(40)을 LPCVD(Low Pressure Chemical Vaporized Deposition) 방법으로 증착한다.
다음으로 박막 트랜지스터 기저 전극(10)과 박막 트랜지스터 채널 폴리실리콘(40)의 연결을 위해 감광막을 도포하고 콘택 마스크 공정을 진행한다.
도 3 과 같이 마스크가 개방된 부분을 플라즈마를 이용하여 식각한 다음, 남은 감광막을 제거하고, 박막 트랜지스터 기저 전극과 박막 트랜지스터 채널 폴리실리콘층을 연결하기 위해 인사이튜(in situ)로 500~700℃, 10mtorr~1torr 조건에서 SiH4, Si2H6, SiH2Cl2가스 및 PH3가스를 사용하여 플러그 폴리실리콘층(50)을 증착한다. 그 다음은 종래의 방식과 같이 진행하여 본 발명에 따르는 박막 트랜지스터를 제조한다.
본 발명의 또 다른 실시예에 따르면, 상기 실시예의 도 2 와 마찬가지로 실리콘 기판 상에 폴리실리콘을 증착하여 박막 트랜지스터기저 전극(10)을 증착한 후, 박막 트랜지스터 게이트 절연층(20)을 열산화하는 방법으로 형성시킨다.
그 위에 박막 트랜지스터 채널로 사용되는 폴리실리콘(40)을 LPCVD 방법으로 증착한 다음 박막 트랜지스터 기저 전극(10)과 박막 트랜지스터 채널 폴리실리콘(40)의 연결을 위해 감광막을 도포하고 콘택 마스크 공정을 진행한다.
상기 실시예의 도 3 과 같이 마스크가 개방된 부분을 플라즈마를 이용하여 식각한 다음, 남은 감광막을 제거하고, 박막 트랜지스터 기저 전극과 박막 트랜지스터 채널 폴리실리콘층을 연결하기 위해 300~600℃, 1~20torr 조건에서 10sccm~1000sccm 의 SiH4, Si2H6, SiH2Cl2가스 및 1sccm~100sccm의 PH3가스를 사용하여 RF 전력을 50~500W 범위로 하여 PECVD 방법으로 플러그 폴리실리콘층(50)을 증착한다.
이후의 공정은 종래의 방식을 이용하여 본 발명에 따르는 박막 트랜지스터를 제조한다.
상술한 바와 본 발명의 실시예에 의하면 기저 게이트 전극 방식을 사용하는 SRAM 박막 트랜지스터 소자에서 종래에는 박막 트랜지스터 채널 폴리실리콘층의 증착 전에 진행되는 콘택 공정을 박막 트랜지스터 채널 폴리실리콘층 증착 이후에 진행함으로써 감광막에 의한 박막 트랜지스터 게이트 절연층의 열화현상을 방지하고 박막 트랜지스터 채널 폴리실리콘층의 증착전에 실시하는 세정공정을 생략함으로써 박막 트랜지스터 게이트 절연층의 웨이퍼 내부의 균일성을 개선하여 공정의 편이성과 소자의 수율을 개선할 수 있다.

Claims (4)

  1. 박막 트랜지스터의 제조에 있어서, 실리콘 기판 상에 폴리실리콘을 증착하여 박막 트랜지스터기저 전극을 형성하는 단계;
    상기 폴리실리콘층 상에 게이트 절연층을 형성하는 단계;
    상기 박막 트랜지스터 채널로 사용되는 폴리실리콘을 형성하는 단계;
    상기 게이트 절연층 및 채널 폴리실리콘층을 패터닝하는 단계; 및
    전체 상부면에 플러그 폴리실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 플러그 폴리실리콘의 증착은 500~700℃, 10mtorr~1torr 조건에서 SiH4, Si2H6, SiH2Cl2가스 및 PH3가스를 사용하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 플러그 폴리실리콘 증착은 PECVD 방법으로 증착하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 제 3 항에 있어서, 상기 플러그 폴리실리콘 증착은 PECVD 방법으로 300~600℃, 1~20torr 압력하에서 10sccm~1000sccm 의 SiH4, Si2H6, SiH2Cl2가스 및 1sccm~100sccm의 PH3가스를 사용하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1019980045876A 1998-10-29 1998-10-29 박막 트랜지스터의 제조방법 KR20000027840A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045876A KR20000027840A (ko) 1998-10-29 1998-10-29 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045876A KR20000027840A (ko) 1998-10-29 1998-10-29 박막 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR20000027840A true KR20000027840A (ko) 2000-05-15

Family

ID=19556185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045876A KR20000027840A (ko) 1998-10-29 1998-10-29 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR20000027840A (ko)

Similar Documents

Publication Publication Date Title
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
KR20050071156A (ko) 반도체 소자의 게이트 스페이서형성방법
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
KR20000027840A (ko) 박막 트랜지스터의 제조방법
JP2702007B2 (ja) 半導体装置の製造方法
KR100588647B1 (ko) 반도체 소자의 제조 방법
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100382543B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100219048B1 (ko) 반도체 소자 제조를 위한 폴리실리콘막 형성방법
KR20020001144A (ko) 반도체 소자의 제조 방법
KR100855263B1 (ko) 반도체 소자의 커패시터 제조방법
KR100274313B1 (ko) 하부 게이트형 박막트렌지스터의 제조방법
KR970011502B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR20080002602A (ko) 듀얼 게이트를 구비하는 반도체 소자의 게이트 형성방법
KR20050000208A (ko) 텅스텐/폴리실리콘 게이트를 채용한 반도체소자의 텅스텐오염 제거방법
KR20020010816A (ko) 반도체소자의 콘택 형성 방법
KR100200308B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100647357B1 (ko) 반도체 소자의 제조 방법
KR100465635B1 (ko) 반도체 소자의 커패시터 형성방법
KR100241522B1 (ko) 반도체 소자의 박막 트랜지스터 제조방법
KR100949874B1 (ko) 반도체소자의 저장전극 형성방법
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR100284131B1 (ko) 반도체소자의전극형성방법
KR20030055804A (ko) 비트라인 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination