KR20000027812A - 반도체장치의 콘택저항 측정방법 - Google Patents

반도체장치의 콘택저항 측정방법 Download PDF

Info

Publication number
KR20000027812A
KR20000027812A KR1019980045842A KR19980045842A KR20000027812A KR 20000027812 A KR20000027812 A KR 20000027812A KR 1019980045842 A KR1019980045842 A KR 1019980045842A KR 19980045842 A KR19980045842 A KR 19980045842A KR 20000027812 A KR20000027812 A KR 20000027812A
Authority
KR
South Korea
Prior art keywords
resistance
contact
kelvin
chain
measuring
Prior art date
Application number
KR1019980045842A
Other languages
English (en)
Inventor
임재은
홍병섭
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045842A priority Critical patent/KR20000027812A/ko
Publication of KR20000027812A publication Critical patent/KR20000027812A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 체인저항 불량을 분석하기 위해 체인 저항성분과 켈빈저항 성분을 분해하고 상호간 연관시킴으로써 콘택체인에서 저항의 불량을 켈빈 테스트 패턴에서 콘택저항 분석을 통해서 원인분석 및 원인 추적이 가능하도록 하며 켈빈 테스트 패턴에서 구성 저항 성분을 바르게 측정할 수 있도록 한 반도체장치의 콘택저항 측정방법에 관한 것으로서, 켈빈 테스트 패턴을 이용하여 체인저항 성분을 측정하는 반도체장치의 콘택저항 측정방법에 있어서, 켈빈저항을 산출할 때 콘택 저항부위가 오픈되었을 경우에는 전압 강하값을 접지전류로 나누어 산출하고, 콘택 저항부위가 오픈되지 않았을 경우에는 전압 강하값을 포싱전류로 나누어 산출하며, 비저항 콘택특성을 갖는 콘택의 켈빈 저항은 체인저항 측정시 인가되는 전류값으로 측정하는 것을 특징으로 한다.

Description

반도체장치의 콘택저항 측정방법
본 발명은 반도체장치의 콘택저항 측정방법에 관한 것으로서, 보다 상세하게는 체인저항 불량을 분석하기 위해 체인 저항성분과 켈빈저항 성분을 분해하고 상호간 연관시킴으로써 콘택체인에서 저항의 불량을 켈빈 테스트 패턴에서 콘택저항 분석을 통해서 원인분석 및 원인 추적이 가능하도록 하며 켈빈 테스트 패턴에서 구성 저항 성분을 바르게 측정할 수 있도록 한 반도체장치의 콘택저항 측정방법에 관한 것이다.
반도체장치가 점차적으로 고집적화 됨에 따라 반도체기판상의 배선의 넓이 뿐만 아니라 배선과 배선 사이의 간격도 현저하게 감소하는 추세에 있으며, 더욱이 배선과 배선 사이의 간격이 좁아지는 고집적화가 진행됨에 따라 콘택홀 형성에 관한 문제는 크게 대두되고 있으며, 또한 고집적도가 증가함에 따라 다층구조로 형성하면서 금속층의 수가 증가됨에 따라 각 금속층간을 연결하기 위한 공간확보를 위한 비아콘택 형성의 중요도가 점점 증가하고 있다.
텅스텐 폴리사이드를 게이트 전극 및 비트라인으로 사용하는 4세대 64MDRAM 반도체장치에서 뿐만 아니라 새로운 물질을 사용하는 차세대 소자에서도 콘택저항이 높아지는 문제가 발생될 수 있다. 이때 체인 저항성분의 분석은 필수적이며 이를 통해서 콘택저항의 원인을 분석하여 콘택저항을 개설시킬 수 있다.
실제로 반도체장치에서의 콘택은 수백개가 연결된 채로 사용되고 있는데 이것을 모니터링하기 위해 체인 수백개의 콘택 집합체에서 저항을 측정하는 체인저항을 측정하고 있다. 이 저항의 구성성분을 분석하기 위해 켈빈(Kelvin) 측정 패턴에서 켈빈 저항을 측정하고 있다.
그러나, 종래에는 체인저항과 측정된 켈빈저항을 어떤 특정 전압과 전류에서 측정하여 단순하게 비교하여 평가함으로써 다음과 같은 문제점을 갖게 되었다.
첫째, 켈빈저항은 콘택 부위를 채우는 저항과 콘택 경계부위의 저항만으로 이루어진 값으로서 체인저항의 구성성분중 콘택의 상,하부 도전층의 시트(sheet) 저항 성분이 빠져 있어 켈빈저항만으로는 체인저항을 분석하기에 불충분하다는 문제점이 있다.
둘째, 켈빈 테스트 패턴에서 체인저항 구성성분을 어떻게 측정하느냐 하는 것인데 이 방법에 대한 명확한 가이드 라인이 없다. 특히 포싱전류로 저항 양단에 걸리는 전압을 나누어 주는데 이것은 콘택이 파괴되어 오픈될때에는 실제 값보다 저항값이 작기 때문에 정확한 체인저항을 측정할 수 없다는 문제점이 있다.
셋째, 각 구성성분을 측정하기 위한 인가 전류에 대한 가이드라인이 없다. 따라서, 실제로는 전도층의 저항이 동일한데 측정조건이 다를 경우 켈빈저항값이 체인 유니트당 체인저항값과 경향성이 일치하지 않게 된다는 문제점이 있다.
즉, 저항 콘택 특성을 보이는 경우는 인가 전류에 관계없이 켈빈저항값을 읽어도 같으나 비저항 콘택 특성을 보이는 경우는 인가 전류에 따라 저항값이 변하게 되어 실제 체인저항값을 잴 때 흐르는 전류에서 켈빈저항값이 얻어지지 않으면 켈빈저항값이 체인저항값을 대변하지 못할 뿐만아니라 체인저항값을 해석 분석하는데 오히려 혼동만 초래하게 된다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 체인저항 불량을 분석하기 위해 체인 저항성분과 켈빈저항 성분을 분해하고 상호간 연관시킴으로써 콘택체인에서 저항의 불량을 켈빈 테스트 패턴에서 콘택저항 분석을 통해서 원인분석 및 원인 추적이 가능하도록 하며 켈빈 테스트 패턴에서 구성 저항 성분을 바르게 측정할 수 있도록 한 반도체장치의 콘택저항 측정방법을 제공함에 있다.
도1은 반도체장치의 콘택저항 측정용 켈빈 테스트 패턴을 나타낸 도면이다.
도2는 도1의 켈빈 테스트 패턴의 등가회로도이다.
도3은 반도체장치의 콘택저항 측정용 체인저항 측정 패턴을 나타낸 도면이다.
도4는 도3의 체인저항 측정 패턴의 등가회로도이다.
도5는 정상적인 체인 저항의 전류-전압 곡선을 나타낸 그래프이다.
도6은 동일 조건의 웨이퍼에서 켈빈패턴으로 측정한 전류-전압 곡선을 나타낸 그래프이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 하부 도전층 20 : 상부 도전층
30 : 콘택
상기와 같은 목적을 실현하기 위한 본 발명은 켈빈 테스트 패턴을 이용하여 체인저항 성분을 측정하는 반도체장치의 콘택저항 측정방법에 있어서, 켈빈저항을 산출할 때 콘택 저항부위가 오픈되었을 경우에는 전압 강하값을 접지전류로 나누어 산출하고, 콘택 저항부위가 오픈되지 않았을 경우에는 전압 강하값을 포싱전류로 나누어 산출하며, 비저항 콘택특성을 갖는 콘택의 켈빈 저항은 체인저항 측정시 인가되는 전류값으로 측정하는 것을 특징으로 한다.
위와 같이 이루어진 본 발명은 콘택 저항부위 상태에 따라 체인저항의 각 구성성분을 추출하고 비저항 콘택특성을 갖는 콘택에서의 켈빈저항 측정조건을 체인저항 측정시 인가되는 전류값으로 측정함으로써 켈빈저항값에 의한 체인저항을 정확하게 해서할 수 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도1은 반도체장치의 콘택저항 측정용 켈빈 테스트 패턴을 나타낸 도면이다.
여기에 도시된 바와 같이 켈빈 테스트 패턴은 하부 도전층과 상부 도전층 상이에 콘택이 형성된 상태로 이루어진다.
이를 등가회로로 나타내면 도2와 같이 구성할 수 있다.
즉, R1은 상부 도전층(30)의 시트저항을, R4는 하부 도전층(10)의 시트저항을, R2는 콘택(20) 부위를 채우는 저항을, R3는 콘택(20) 경계면의 저항을 가리킨다.
이와 같이 구성성분은 콘택(20) 부위를 채우는 R2저항과 콘택(20) 경계면의 R3저항 그리고 콘택홀을 채우는 상부 도전층(30) 및 하부 도전층(20)의 시트저항으로 이루어진 R1,R4값으로 이루어져 있다.
위에서 R1값은 상부 콘택이 파괴되지 않았을 때, 즉 V1-V2일 때 (V1-V2)를 포싱전류인 I1으로 나누어 구한다.
그리고, 상부 콘택이 파괴되었을 때, 즉 V1>>V2일 때 (V1-V2)를 접지전류인 I3으로 나누어 구한다.
또한, R4는 V4를 접지전류인 I3로 나누어 구한다.
한편, 켈빈저항은 콘택(20)을 채우는 부위 저항인 R2와 콘택(20) 경계면의 저항인 R3의 합으로 나타낸다. 즉, 콘택(20)이 오픈되지 않았을 때, 다시말해서 V2가 V4보다 현저하게 클 경우 켈빈저항 R2 + R3는 ABS(V2-V4)/I1으로서 상부 도전층에 걸리는 전압 V2에서 하부 도전층(10)에 걸리는 전압 V4를 뺀값을 포싱전류로 나누어서 구한다. 그러나, 콘택(20)이 오픈되었을 때 켈빈저항 R2 + R3는 ABS(V2-V4)/I3로서 상부 도전층(30)에 걸리는 전압 V2에서 하부 도전층(10)에 걸리는 전압 V4를 뺀값을 접지전류로 나누어서 구한다. 이때 접지전류로 나누어주지 않을 경우 저항이 실제로는 높음에도 불구하고 낮게 나올수가 있게 된다.
위와 같이 구성 성분을 분해할 때 비저항 콘택 특성을 보이는 콘택을 포함한 모든 콘택에서 켈빈저항을 측정하는 조건에서 제일 중요한 것은 인가 전류 레벨이다. 인가전류는 반드시 체인 저항체에서 체인 저항을 측정할 때 흐르는 전류 레벨에서 측정하므로서 체인 저항값을 대변할 수 있도록 하였다.
위와 같은 조건은 비저항 콘택특성을 보이는 콘택에서는 필수불가결한 조건으로서 비저항 콘택특성에서 켈빈저항값은 인가전류 레벨에서 얻어야지만 체인 저항값을 대변할 수 있기 때문이다.
도3은 반도체장치의 콘택저항 측정용 체인저항 측정 패턴을 나타낸 도면이다.
여기에 도시된 바와 같이 상부 도전층(30)과 하부 도전층(10) 그리고 이를 연결한 콘택(20)이 서로 체인으로 연결된 테스트 패턴을 나타내고 있다.
즉, 이를 등가회로로 나타내면 도4와 같다.
이와 같이 체인저항은 2(R1 + R2 + R3) + R4이고 이값은 체인저항이 800유니트로 구성되었을 때 V1/I1/800으로 구할 수 있다. 이때 R1과 R4가 현저하게 작다고 할 경우에 체인저항값은 2×켈빈저항값과 동일하게 된다.
따라서, 상기 켈빈저항 구성성분을 분석하면 비저항 콘택특성의 체인저항을 분석할 수 있다.
체인저항은 일반적으로 동작 전압에서 측정하게 되는데 현재 3.3V에서 측정하고 있으며, 일반적으로 동작 전압을 800유니트의 체인 양단간에 인가하여 전압을 전류로 나누어 계산하여 구한다.
도5는 정상적인 체인 저항의 전류-전압 곡선을 나타낸 그래프이다.
여기에서 보는 바와 같이 0.4×0.45um 의 정상적인 콘택에서 흐르는 전류 레벨은 ㎂ 레벨이다.
도6은 동일 조건의 웨이퍼에서 켈빈패턴으로 측정한 전류-전압 곡선을 나타낸 그래프이다.
여기에서 보는 바와 같이 (가)는 0.4×0.45um 켈빈 패턴에서 전류-전압을 측정한 그래프로서 0∼20mA의 인가전류에 따라서 켈빈저항값이 전류에 상관없이 일정한 기울기로 변하고 있음을 알 수 있다. 그러나 (나)는 (가)와 동일한 조건에서 측정한 것으로서 인가전류에 따라 켈빈저항값이 변하는 현상을 보여주고 있다.
따라서, 전자는 어떤 인가전류에서 측정하더라도 켈빈저항은 체인저항을 대변할 수 있으나 후자의 경우에는 인가전류로 체인저항을 측정할 때 흐르는 전류레벨로 측정하여야지만 체인저항값을 대변할 수 있다.
그리고 (다)는 실제로 현재처럼 5mA에서 켈빈저항을 측정할 때 켈빈저항값이 매우 낮게 보이나 실제 ㎂ 레벨에서 측정하면 켈빈저항은 매우 높게 나타난다. 또한 이경우에 체인저항은 대략적으로 2×켈빈저항값으로 근접하게 된다.
따라서 비저항 콘택특성을 보이는 경우에는 반드시 체인저항값 측정시 흐르는 전류에서 켈빈저항을 측정해야지만 켈빈저항값이 체인저항값을 대변할 수 있다.
상기한 바와 같이 본 발명은 체인저항 불량을 분석하기 위해 체인 저항성분과 켈빈저항성분을 분해하고 상호간 연관시킴으로써 콘택체인에서 저항의 불량을 켈빈 테스트 패턴에서 콘택저항 분석을 통해서 원인분석 및 원인 추적이 가능하도록 하여 켈빈 테스트 패턴에서 구성 저항성분을 바르게 측정할 수 있으며, 특히 비저항 콘택에서 콘택불량을 분석할 수 있다는 이점이 있다.

Claims (1)

  1. 켈빈 테스트 패턴을 이용하여 체인저항 성분을 측정하는 반도체장치의 콘택저항 측정방법에 있어서,
    켈빈저항을 산출할 때 콘택 저항부위가 오픈되었을 경우에는 전압 강하값을 접지전류로 나누어 산출하고, 콘택 저항부위가 오픈되지 않았을 경우에는 전압 강하값을 포싱전류로 나누어 산출하며, 비저항 콘택특성을 갖는 콘택의 켈빈 저항은 체인저항 측정시 인가되는 전류값으로 측정하는 것
    을 특징으로 하는 반도체장치의 콘택저항 측정방법.
KR1019980045842A 1998-10-29 1998-10-29 반도체장치의 콘택저항 측정방법 KR20000027812A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045842A KR20000027812A (ko) 1998-10-29 1998-10-29 반도체장치의 콘택저항 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045842A KR20000027812A (ko) 1998-10-29 1998-10-29 반도체장치의 콘택저항 측정방법

Publications (1)

Publication Number Publication Date
KR20000027812A true KR20000027812A (ko) 2000-05-15

Family

ID=19556151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045842A KR20000027812A (ko) 1998-10-29 1998-10-29 반도체장치의 콘택저항 측정방법

Country Status (1)

Country Link
KR (1) KR20000027812A (ko)

Similar Documents

Publication Publication Date Title
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
US7081758B2 (en) Inspection pattern, inspection method, and inspection system for detection of latent defect of multi-layer wiring structure
US6362638B1 (en) Stacked via Kelvin resistance test structure for measuring contact anomalies in multi-level metal integrated circuit technologies
US5365180A (en) Method for measuring contact resistance
JP2008277769A (ja) プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
US6160402A (en) Method and apparatus for determining contact resistance
WO2008052940A2 (en) Test structure for detection of defect devices with lowered resistance
CN112864131B (zh) 电迁移测试结构及电迁移测试方法
KR100346179B1 (ko) 반도체장치의 일렉트로마이그레이션의 신뢰성 평가장치 및 그 방법
Dumoulin et al. Metal migrations outside the package during accelerated life tests
EP0439922B1 (en) Integrated circuit transfer test device system utilizing lateral transistors
US7982468B2 (en) Apparatus and method for testing electrical interconnects with switches
Walton Microelectronic test structures
JP2004077167A (ja) 半導体素子の接続状態検査方法及び接続状態検査装置
KR20000027812A (ko) 반도체장치의 콘택저항 측정방법
CN1482468A (zh) 检测探针接触电阻的测试结构与方法
US7898269B2 (en) Semiconductor device and method for measuring analog channel resistance thereof
KR100295916B1 (ko) 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법
US6392252B2 (en) Semiconductor device
DE102008014774B4 (de) Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages
JPH0974121A (ja) 半導体装置
KR101474620B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP2011059085A (ja) 半導体装置及びその検査方法
Kuehl Reliability of thin-film resistors: impact of third harmonic screenings
JP5463198B2 (ja) プローブカードの検査方法及び検査システム

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination