KR20000021370U - 다중 입력 디스플레이 장치의 동기신호 간섭제거장치 - Google Patents

다중 입력 디스플레이 장치의 동기신호 간섭제거장치 Download PDF

Info

Publication number
KR20000021370U
KR20000021370U KR2019990009112U KR19990009112U KR20000021370U KR 20000021370 U KR20000021370 U KR 20000021370U KR 2019990009112 U KR2019990009112 U KR 2019990009112U KR 19990009112 U KR19990009112 U KR 19990009112U KR 20000021370 U KR20000021370 U KR 20000021370U
Authority
KR
South Korea
Prior art keywords
signal
output
circuit unit
synchronization
synchronization signal
Prior art date
Application number
KR2019990009112U
Other languages
English (en)
Inventor
류계원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR2019990009112U priority Critical patent/KR20000021370U/ko
Publication of KR20000021370U publication Critical patent/KR20000021370U/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)

Abstract

개시된 다중 입력 디스플레이 장치의 동기신호 간섭제거장치는 LCD(Liquid Crystal Display) 모니터 등의 다중 입력 디스플레이 장치에 복수의 컴퓨터 시스템을 연결하여 사용할 때 선택되지 않은 컴퓨터 시스템으로부터 입력되는 동기신호의 간섭을 방지하도록 하는 것이다.
본 고안은 마이크로 컴퓨터에서 출력되는 스위치 제어신호를 입력받아 제어상태를 그대로 유지시킨 제 1 신호와 제어상태를 반전시킨 제 2 신호를 공급하는 신호 공급부와, 복수의 컴퓨터 시스템에서 출력되는 제 1, 제 2 동기신호와 신호 공급부에서 출력되는 제 1, 제 2 신호를 통해 컴퓨터 시스템에서 출력되는 제 1 또는 제 2 동기신호를 안정화시켜 출력하는 안정화 회로부와, 안정화 회로부에서 안정화되어 출력된 제 1 또는 제 2 동기신호와 마이크로 컴퓨터에서 출력되는 제어신호를 통해 컴퓨터 시스템에서 출력되는 제 1 또는 제 2 동기신호의 극성을 유지시켜 출력하는 극성유지 회로부와, 스위치 제어신호에 따라 극성 유지회로부에서 출력되는 제 1 또는 제 2 동기신호를 스위칭하여 출력하는 스위치부로 구성되어, 복수의 컴퓨터 시스템에서 인가되는 동기신호에 의한 간섭을 제거하는 효과가 있다.

Description

다중 입력 디스플레이 장치의 동기신호 간섭제거장치 {Interference eliminating apparatus for synchronous signal of multiple access display system}
본 고안은 다중 입력 디스플레이 장치의 동기신호 간섭제거장치에 관한 것이다.
보다 상세하게는 LCD(Liquid Crystal Display) 모니터 등의 다중 입력 디스플레이 장치에 복수의 컴퓨터 시스템을 연결하여 사용할 때 선택되지 않은 컴퓨터 시스템으로부터 입력되는 동기신호의 영향으로 인해 화면상에 발생되는 노이즈를 억제할 수 있도록 하는 다중 입력 디스플레이 장치의 동기신호 간섭제거장치에 관한 것이다.
일반적으로 LCD 모니터 또는 음극선관(CRT) 모니터 등의 디스플레이 장치는 컴퓨터 시스템의 동작 상태를 사용자가 간단히 감시하고 확인할 수 있도록 하는 것으로서, 컴퓨터 시스템은 내장되어 있는 비디오 카드를 통해 현재 수행하는 동작에 따른 소정의 영상신호를 출력하고, 컴퓨터 시스템에서 출력되는 소정의 영상신호를 디스플레이 장치가 입력하여 화면상에 표시하고 있다.
이와 같이 컴퓨터 시스템의 비디오 카드에서 출력되는 소정의 영상신호를 디스플레이 장치가 화면상에 표시하기 위해서는 컴퓨터 시스템이 디스플레이 장치에 표시할 소정의 영상신호와 함께 출력하는 수직 동기신호 및 수평 동기신호를 이용해야 된다.
즉 만족스러운 디스플레이 장치의 작동을 위해서, 디스플레이 장치에 R, G 및 B의 색신호와 함께 알맞은 동기신호가 입력되어야 하는 것이다.
한편, 상술한 디스플레이 장치에 복수의 컴퓨터 시스템을 동시에 연결하여(예를 들어, 컴퓨터 본체 2대) 사용자가 선택한 컴퓨터 시스템에서 출력되는 영상 신호를 선택적으로 디스플레이하는 다중 입력 디스플레이 장치가 개발되어 사용되고 있다.
즉, 도 1에 도시된 바와 같이, 하나의 디스플레이 장치에 두 개의 컴퓨터 시스템이 각각 연결되어 사용자의 선택에 따라 또는 마이크로 컴퓨터(도시되어 있지 않음)의 신호 검출에 따라 두 개의 컴퓨터 시스템에서 입력되는 동기신호를 스위칭하여 어느 하나의 영상 신호를 디스플레이하는 것이다.
또한, 도 2는 상술한 바와 같이 종래 기술에 따른 다중 입력 디스플레이 장치를 사용하는 경우 동기신호를 처리하는 것을 설명하기 위한 도면이다.
도시된 바와 같이, 안정화 회로부(1)는 불안정한 파형을 정확한 구형파로 안정화시키는 슈미트 트리거(schmitt trigger) 기능을 수행하는 제 1, 제 2 인버터(1A)(1B)로 구성되어, 복수의 컴퓨터 시스템(도시되어 있지 않음)에서 출력되는 제 1, 제 2 동기신호를 안정화시켜 후술되는 극성유지 회로부(2)로 출력한다.
이때 안정화 회로부(1)를 통과한 신호는 컴퓨터 시스템에서 출력될 때의 극성과 반대로 출력된다.
극성유지 회로부(2)는 제 3, 제 4 인버터(2A)(2B)로 구성되어, 컴퓨터 시스템에서 인가되는 제 1, 제 2 동기신호의 극성을 유지하기 위해 상술한 안정화 회로부(1)에서 출력되는 신호를 다시 한 번 반전시켜 출력한다.
스위치부(3)는 사용자의 선택에 의해 또는 동기신호 입력의 검출에 의해 마이크로 컴퓨터(도시되어 있지 않음)에서 출력되는 스위치 제어신호에 따라 극성유지 회로부(2)에서 출력되는 제 1, 제 2 동기신호중 어느 하나의 동기신호를 스위칭하여 출력한다.
이와 같이 구성된 종래의 다중 입력 디스플레이 장치의 동기신호 처리과정을 도 3을 참조하여 설명하면 다음과 같다.
우선, 복수의 컴퓨터 시스템에서 출력되는 제 1, 제 2 동기신호가 디스플레이 장치의 안정화 회로부(1)로 인가된다.
이에 따라 안정화 회로부(1)에서는 각각의 컴퓨터 시스템에서 인가되는 불안정한 제 1, 제 2 동기신호를 제 1, 제 2 인버터(1A)(1B)를 통해 안정화시키게 되는데, 이와 같은 과정을 거치면 도 3에 도시된 바와 같이 반전된 파형이 극성유지 회로부(2)로 출력된다(a 지점).
극성유지 회로부(2)에서는 안정화 회로부(1)에서 출력된 신호의 극성을 그대로 유지시키기 위해 다시 반전시켜 스위치부(3)로 인가시킨다(b 지점).
그러면 스위치부(3)에서는 사용자의 선택 또는 자동 검출에 따라 마이크로 컴퓨터에서 출력되는 스위치 제어신호를 통해 극성유지 회로부(2)에서 출력되는 동기신호중 어느 하나의 동기신호를 스위칭하여 출력하게 된다.
그러나, 상술한 바와 같은 종래의 복수의 인버터를 사용한 다중 입력 디스플레이 장치의 동기신호 처리 방식은 복수의 인버터를 통해 동기신호가 항상 스위치부로 출력되기 때문에 스위치부의 스위칭 과정에서 상호 간섭을 일으킴은 물론 극성유지 회로부와 스위치부 사이의 신호선에서 주변 회로에 간섭을 일으켜 영상 신호를 디스플레이할 때 노이즈가 발생되는 문제점이 있었다.
따라서 본 고안의 목적은 전술한 문제점을 해결할 수 있도록 LCD 모니터 등의 다중 입력 디스플레이 장치에 복수의 컴퓨터 시스템을 연결하여 사용할 때 선택되지 않은 컴퓨터 시스템으로부터 입력되는 동기신호의 간섭을 방지하도록 하는 다중 입력 디스플레이 장치의 동기신호 간섭제거장치를 제공하는 데 있다.
도 1은 일반적인 다중 입력 디스플레이 장치의 사용 상태를 개략적으로 나타낸 도면,
도 2는 종래 기술에 따른 다중 입력 디스플레이 장치의 동기신호 처리를 설명하기 위한 도면,
도 3은 상술한 도 2의 주요부분의 파형을 나타낸 도면,
도 4는 본 고안에 따른 다중 입력 디스플레이 장치의 동기신호 간섭제거를 설명하기 위한 도면,
도 5a와 도 5b는 상술한 도 4의 주요부분의 파형을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 신호 공급부 20 : 안정화 회로부
30 : 극성유지 회로부 40 : 스위치부
21, 22, 31, 32 : NAND 게이트
이러한 목적을 달성하기 위한 본 고안에 따른 다중 입력 디스플레이 장치의 동기신호 간섭제거장치는 마이크로 컴퓨터에서 출력되는 스위치 제어신호를 입력받아 제어 상태를 그대로 유지시킨 제 1 신호와 제어 상태를 반전시킨 제 2 신호를 공급하는 신호 공급부와, 복수의 컴퓨터 시스템에서 출력되는 제 1, 제 2 동기신호와 신호 공급부에서 출력되는 제 1, 제 2 신호를 통해 컴퓨터 시스템에서 출력되는 제 1 또는 제 2 동기신호를 안정화시켜 출력하는 안정화 회로부와, 안정화 회로부에서 안정화되어 출력된 제 1 또는 제 2 동기신호와 마이크로 컴퓨터에서 출력되는 제어신호를 통해 컴퓨터 시스템에서 출력되는 제 1 또는 제 2 동기신호의 극성을 유지시켜 출력하는 극성유지 회로부와, 스위치 제어신호에 따라 극성 유지회로부에서 출력되는 제 1 또는 제 2 동기신호를 스위칭하여 출력하는 스위치부로 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안의 다중 입력 디스플레이 장치의 동기신호 간섭제거장치를 상세하게 설명한다.
도 4는 본 고안에 따른 다중 입력 디스플레이 장치의 동기신호 간섭제거를 설명하기 위한 도면이다.
도시된 바와 같이, 신호 공급부(10)는 마이크로 컴퓨터(도시되어 있지 않음)에서 출력되는 스위치 제어신호를 입력받아 제어 상태를 그대로 유지시킨 제 1 신호와 NOT 게이트를 통해 제어 상태를 반전시킨 제 2 신호를 후술되는 안정화 회로부(20)의 제 1, 제 2 NAND 게이트(21)(22)로 공급한다.
즉 마이크로 컴퓨터에서 출력되는 스위치 제어신호가 하이 레벨인 경우 신호 공급부(10)는 제 1 NAND 게이트(21)로 하이 레벨의 제 1 신호를, 그리고 제 2 NAND 게이트(22)로 로우 레벨의 제 2 신호를 공급하며, 반대로 스위치 제어신호가 로우 레벨인 경우에는 로우 레벨의 제 1 신호와 하이 레벨의 제 2 신호를 공급한다.
안정화 회로부(20)는 복수의 컴퓨터 시스템에서 출력되는 제 1, 제 2 동기신호와 신호 공급부(10)에서 출력되는 제 1, 제 2 신호를 통해 컴퓨터 시스템에서 출력되는 제 1 또는 제 2 동기신호를 안정화시켜 후술되는 극성유지 회로부(30)로 출력한다.
상술한 안정화 회로부(20)는 제 1 동기신호와 신호 공급부(10)에서 출력되는 제 1 신호를 입력받아 NAND 연산하여 후술되는 극성유지 회로부(30)로 출력하는 제 1 NAND 게이트(21)와, 제 2 동기신호와 신호 공급부(10)에서 출력되는 제 2 신호를 입력받아 NAND 연산하여 극성유지 회로부(30)로 출력하는 제 2 NAND 게이트(22)로 구성되어 있다.
극성유지 회로부(30)는 안정화 회로부(20)에서 안정화되어 출력된 제 1 또는 제 2 동기신호와 마이크로 컴퓨터에서 출력되는 제어신호를 통해 컴퓨터 시스템에서 출력되는 제 1 또는 제 2 동기신호의 극성을 유지시켜 후술되는 스위치부(40)로 출력한다.
상술한 극성유지 회로부(31)는 제 1 NAND 게이트(21)의 출력신호와 마이크로 컴퓨터에서 출력되는 제어신호를 입력받아 NAND 연산하여 후술되는 스위치부(40)로 출력하는 제 3 NAND 게이트(31)와, 제 2 NAND 게이트(22)의 출력신호와 마이크로 컴퓨터에서 출력되는 제어신호를 입력받아 NAND 연산하여 스위치부(40)로 출력하는 제 4 NAND 게이트(32)로 구성되어 있다.
또한 상술한 마이크로 컴퓨터에서 제 3, 제 4 NAND 게이트(31)(32)로 출력되는 제어신호는 하이 레벨 신호이다.
스위치부(40)는 스위치 제어신호에 따라 극성유지 회로부(30)에서 출력되는 제 1 또는 제 2 동기신호를 스위칭하여 출력한다.
다음에는, 이와 같이 구성된 본 고안에 따른 다중 입력 디스플레이 장치의 동기신호 간섭제거장치의 작용을 도 4의 주요부분의 파형을 나타낸 도 5를 참조하여 상세하게 설명한다.
먼저, 디스플레이 장치로 인가되는 동기신호중 제 1 동기신호가 선택되는 경우, 복수의 컴퓨터 시스템에서 출력되는 제 1, 제 2 동기신호가 디스플레이 장치의 안정화 회로부(20)의 제 1, 제 2 NAND 게이트(21)(22)로 각각 인가된다.
그리고 마이크로 컴퓨터에서 스위치부(40)로 출력되는 하이 레벨의 스위치 제어신호에 따라 신호 공급부(10)에서는 하이 레벨의 제 1 신호가 제 1 NAND 게이트(21)로, 로우 레벨의 제 2 신호가 제 2 NAND 게이트(22)로 입력된다.
이에 따라 안정화 회로부(20)에서는 각각의 컴퓨터 시스템에서 인가되는 불안정한 제 1, 제 2 동기신호를 제 1, 제 2 NAND 게이트(21)(22)를 통해 안정화시키게 되는데, 이와 같은 NAND 연산을 거치면 제 1 NAND 게이트(21)의 출력단(a 지점)에는 도 5a에 도시된 바와 같은 반전된 파형이, 그리고 제 2 NAND 게이트(22)의 출력단(b 지점)에는 하이 레벨의 파형이 극성유지 회로부(30)로 출력된다.
극성유지 회로부(30)의 제 3, 제 4 NAND 게이트(31)(32)에서는 안정화 회로부(20)의 제 1, 제 2 NAND 게이트(21)(22)에서 출력되는 신호와 마이크로 컴퓨터에서 출력되는 하이 레벨의 제어신호를 통해 NAND 연산하게 된다.
이와 같은 제 3, 제 4 NAND 게이트(31)(32)의 NAND 연산을 거치면, 제 3 NAND 게이트(31)의 출력단(c 지점)에는 컴퓨터 시스템에서 출력되는 제 1 동기신호의 극성이 유지되어 스위치부(40)로 출력되고, 제 4 NAND 게이트(32)의 출력단(d 지점)에는 로우 레벨의 신호가 스위치부(40)로 출력된다.(도 5a 참조)
그러면 스위치부(40)에서는 마이크로 컴퓨터에서 출력되는 하이 레벨의 스위치 제어신호를 통해 극성유지 회로부(30)의 제 3 NAND 게이트(31)에서 출력되는 제 1 동기신호를 스위칭하여 출력한다.
한편, 상술한 설명과는 반대로 디스플레이 장치로 인가되는 동기신호중 제 2 동기신호가 선택되는 경우, 복수의 컴퓨터 시스템에서 출력되는 제 1, 제 2 동기신호가 디스플레이 장치의 안정화 회로부(20)의 제 1, 제 2 NAND 게이트(21)(22)로 각각 인가되고, 마이크로 컴퓨터에서 스위치부(40)로 출력되는 로우 레벨의 스위치 제어신호에 따라 신호 공급부(10)에서는 로우 레벨의 제 1 신호가 제 1 NAND 게이트(21)로, 하이 레벨의 제 2 신호가 제 2 NAND 게이트(22)로 입력된다.
그후 안정화 회로부(20)의 제 1, 제 2 NAND 게이트(21)(22)를 통해 NAND 연산을 거치면 제 1 NAND 게이트(21)의 출력단(a 지점)에는 도 5b에 도시된 바와 같은 하이 레벨의 파형이, 그리고 제 2 NAND 게이트(22)의 출력단(b 지점)에는 반전된 파형이 극성유지 회로부(30)로 출력된다.
극성유지 회로부(30)의 제 3, 제 4 NAND 게이트(31)(32)에서는 제 1, 제 2 NAND 게이트(21)(22)에서 출력되는 신호와 마이크로 컴퓨터에서 출력되는 하이 레벨의 제어신호를 통해 NAND 연산하게 된다.
이와 같은 제 3, 제 4 NAND 게이트(31)(32)의 NAND 연산을 거치면, 제 3 NAND 게이트(31)의 출력단(c 지점)에는 로우 레벨의 신호가, 그리고 제 4 NAND 게이트(32)의 출력단(d 지점)에는 컴퓨터 시스템에서 출력되는 제 2 동기신호의 극성이 유지되어 스위치부(40)로 출력된다.(도 5b 참조)
그러면 스위치부(40)에서는 마이크로 컴퓨터에서 출력되는 로우 레벨의 스위치 제어신호를 통해 극성유지 회로부(30)의 제 4 NAND 게이트(31)에서 출력되는 제 2 동기신호를 스위칭하여 출력한다.
즉, 상술한 설명에서와 같이 디스플레이 장치로 입력되는 제 1, 제 2 동기신호중 어느 동기신호가 선택되더라도 안정화 회로부(20)와 극성유지 회로부(30)의 NAND 연산을 통해 선택된 동기신호는 극성을 그대로 유지시키고, 선택되지 않은 동기신호는 로우 레벨로 스위치부(40)로 입력되도록 하여 동기신호간의 간섭없이 스위칭될 수 있도록 하는 것이다.
이상에서와 같이 본 고안의 다중 입력 디스플레이 장치의 동기신호 간섭제거장치에 따르면, 복수의 컴퓨터 시스템에서 디스플레이 장치로 인가되는 동기신호를 종래에서와 같이 복수의 인버터를 사용하지 않고 복수의 NAND 게이트를 사용하여 동기신호 인가시 상호간에 간섭이 발생되지 않도록 제어하기 때문에 영상 신호를 디스플레이할 경우 동기신호간의 간섭에 의해 발생되는 노이즈를 제거하는 효과가 있다.

Claims (4)

  1. 마이크로 컴퓨터에서 출력되는 스위치 제어신호를 입력받아 제어 상태를 그대로 유지시킨 제 1 신호와 제어 상태를 반전시킨 제 2 신호를 공급하는 신호 공급부;
    복수의 컴퓨터 시스템에서 출력되는 제 1, 제 2 동기신호와 상기 신호 공급부에서 출력되는 제 1, 제 2 신호를 통해 상기 컴퓨터 시스템에서 출력되는 제 1 또는 제 2 동기신호를 안정화시켜 출력하는 안정화 회로부;
    상기 안정화 회로부에서 안정화되어 출력된 제 1 또는 제 2 동기신호와 상기 마이크로 컴퓨터에서 출력되는 제어신호를 통해 상기 컴퓨터 시스템에서 출력되는 제 1 또는 제 2 동기신호의 극성을 유지시켜 출력하는 극성유지 회로부; 및
    상기 스위치 제어신호에 따라 상기 극성 유지회로부에서 출력되는 제 1 또는 제 2 동기신호를 스위칭하여 출력하는 스위치부로 구성된 것을 특징으로 하는 다중 입력 디스플레이 장치의 동기신호 간섭제거장치.
  2. 제 1 항에 있어서, 상기 안정화 회로부는,
    상기 제 1 동기신호와 신호 공급부에서 출력되는 제 1 신호를 입력받아 NAND 연산하여 상기 극성유지 회로부로 출력하는 제 1 NAND 게이트; 및
    상기 제 2 동기신호와 신호 공급부에서 출력되는 제 2 신호를 입력받아 NAND 연산하여 상기 극성유지 회로부로 출력하는 제 2 NAND 게이트로 구성된 것을 특징으로 하는 다중 입력 디스플레이 장치의 동기신호 간섭제거장치.
  3. 제 2 항에 있어서, 상기 극성유지 회로부는,
    상기 제 1 NAND 게이트의 출력신호와 마이크로 컴퓨터에서 출력되는 제어신호를 입력받아 NAND 연산하여 상기 스위치부로 출력하는 제 3 NAND 게이트; 및
    상기 제 2 NAND 게이트의 출력신호와 마이크로 컴퓨터에서 출력되는 제어신호를 입력받아 NAND 연산하여 상기 스위치부로 출력하는 제 4 NAND 게이트로 구성된 것을 특징으로 하는 다중 입력 디스플레이 장치의 동기신호 간섭제거장치.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 마이크로 컴퓨터에서 극성유지 회로부로 인가되는 제어신호는,
    하이 레벨의 신호임을 특징으로 하는 다중 입력 디스플레이 장치의 동기신호 간섭제거장치.
KR2019990009112U 1999-05-26 1999-05-26 다중 입력 디스플레이 장치의 동기신호 간섭제거장치 KR20000021370U (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990009112U KR20000021370U (ko) 1999-05-26 1999-05-26 다중 입력 디스플레이 장치의 동기신호 간섭제거장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990009112U KR20000021370U (ko) 1999-05-26 1999-05-26 다중 입력 디스플레이 장치의 동기신호 간섭제거장치

Publications (1)

Publication Number Publication Date
KR20000021370U true KR20000021370U (ko) 2000-12-26

Family

ID=54763345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990009112U KR20000021370U (ko) 1999-05-26 1999-05-26 다중 입력 디스플레이 장치의 동기신호 간섭제거장치

Country Status (1)

Country Link
KR (1) KR20000021370U (ko)

Similar Documents

Publication Publication Date Title
RU2104589C1 (ru) Способ работы контроллера жидкокристаллического дисплея
KR101319088B1 (ko) 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
KR970019444A (ko) 더블스크린을 이용한 정보신호 표시장치
KR100653061B1 (ko) 디스플레이 시스템 및 호스트 디바이스
KR100318979B1 (ko) 액정디스플레이패널의제어기와제어방법및액정디스플레이장치
KR970004811A (ko) 화상출력장치
JP2007093695A (ja) 表示駆動装置及びその駆動制御方法
KR20000021370U (ko) 다중 입력 디스플레이 장치의 동기신호 간섭제거장치
KR100331832B1 (ko) 외부입력 연결인식장치 및 입력선택방법
KR100935821B1 (ko) 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법
US6492969B1 (en) Combining two successive colors gets colors pure
KR920007931Y1 (ko) 기체방전형 표시장치의 스캔라인 구동회로
JP2785327B2 (ja) 表示制御装置及びこれを用いる表示装置
KR940001842Y1 (ko) 외부 디스플레이 선택회로
US9172932B2 (en) Video signal paths switching in a portable display system
CN113053330B (zh) 源极驱动电路
KR920010814B1 (ko) 액정표시장치의 노르말 상태 절환회로
KR100226145B1 (ko) 액정디스플레이(lcd)의 화상반전시 노이즈제거장치와 방법
KR100393670B1 (ko) 대형 화면용 액정 표시 장치를 위한 인터페이스장치
KR930009173B1 (ko) 온 스크린 신호를 이용한 백 스크린 표시방법
KR100925291B1 (ko) 액정 표시 장치
KR20070016872A (ko) 디스플레이장치
KR0139238B1 (ko) 유사 텔레비전 신호 발생방법 및 온 스크린 표시문자의 떨림 방지회로
JPH11305724A (ja) Ｐｄｐ表示装置
KR970009449B1 (ko) 모니터의 모드 선택방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application