KR20000021061A - 디지털 아나로그 변환기 - Google Patents

Abstract

목적: 액정에 인가되는 전압을 가변시켜 다계조를 구현할 수 있는 디지털 아나로그 변환기를 제공한다.

구성: 계조 지정용 수 비트의 디지털 입력 데이터와, 계수기의 카운팅 데이터를 비교기가 비교함으로써 계조 구현을 위한 비트 타이밍이 설정되고, 상기 비트 타이밍에서 컨트롤러의 제어신호에 따라 액정 캐패시터와 연결된 스위칭수단을 온시킴으로써 액정 캐패시터로 인가되는 전압 레벨을 샘플링하여 다계조 표시를 행하도록 구성된 디지털 아날로그 변환기에 있어서, 상기 스위칭수단으로 인가할 구동전원으로서 방형파를 발생하는 방형파 전압 발생부와, 상기 스위칭수단과 상기 액정 캐패시터의 사이의 소정 위치에 저항을 개삽하여 상기 스위칭수단을 통해 인가된 방형파 전압을 램프 전압으로 정형하는 적분회로와, 컨트롤러의 제어신호에 따라 온되어 상기 액정 캐패시터에 축적된 전하를 방전하는 방전스위치를 포함하여 구성되며, 이러한 구성은 방형파 전압을 적분회로에 의해서 램프 전압으로 정형하고, 선택된 비트 타이밍에서 상기 램프 전압을 샘플링하여 계조를 구현한다.

효과 : 잡음 영향이 적어 샘플링 비트 수를 향상할 수 있으며, 제작이 용이하고 간단한 회로로 구성할 수 있는 방형파 전압 발생 회로를 사용하므로 액정표시소자의 패널상에 실장되는 면적을 최소화할 수 있다.

Description

디지털 아나로그 변환기

본 발명은 액정에 인가되는 전압을 가변시켜 다계조를 구현할 수 있는 디지털 아나로그 변환기에 관한 것으로, 좀더 상세하게는 구동전원으로 사용한 방형파 전압을 적분회로에 의해서 램프 전압으로 정형하고, 선택된 비트 타이밍에서 상기 램프 전압을 샘플링하여 계조를 구현하는 디지털 아나로그 변환기에 관한 것이다.

통상적으로, 액정표시소자는 액정이 갖는 유전이방성을 이용하여 광투과량을 제어함으로써 화소를 표시하는 소자로서, 랩탑 퍼스널 컴퓨터, 워드 프로세서, 휴대용 텔레비젼 세트 등에서 널리 사용되고 있다.

액정표시소자의 구조로는 행열로 직교된 스트라이프 형태의 전극을 설치하여 교차점에서 발생된 전압에 의해서 두 전극 사이에 개재된 액정물질의 배열을 제어하는 단순 매트릭스 구조와, 상기 매트릭스 구조에 구동용 스위칭수단으로서 박막 트랜지스터(Thin Film Transister)를 조합하여 콘트라스트, 드라이브듀티의 향상 및 다단계조 등을 가능토록 한 액티브 매트릭스 구조가 있다.

액티브 매트릭스 구조를 채용한 박막트랜지스터(Thin Film Transistor) 액정표시소자는 도 4 에 도시된 바와같이 상면에 편광판(36)이 부착된 상부기판(30)은 저면으로 순차 형성된 칼라필터(34), ITO로 된 공통전극(32)을 보유하고, 하부기판(50)은 상면으로 화소전극(52)과의 사이에 절연층(54)을 개재하여 상기 화소전극(52)과 콘택홀을 통해 전기적으로 연결된 박막트랜지스터(TFT)를 보유하고 있으며, 상기 투명전극(32)과 화소전극(52)의 사이에는 두 배향막(75a,75b)의 러빙방향에 따라 배향되는 액정층(72)이 개입된 층상구조로 이루어진다.

이러한 구조로 된 TFT 액정표시소자는 박막트랜지스터(TFT)의 게이트로 인가되는 신호의 활성화에 의해 박막트랜지스터(TFT)가 온 동작되어 드레인으로 인가된 전기적 신호를 소스를 통해 화소전극(52)에 인가하게 되고, 이로 인해 상기 화소전극(52)과 공통전극(32)의 사이에 분포된 액정분자들이 편광판(36)의 편광방향에 위배되는 트위스트각으로 제어됨으로써 화소를 표시한다.

액정표시소자의 화소 표시에 있어서, 천연색에 가까운 풀칼라를 구현하기 위한 연구개발이 최근에도 계속되고 있으며, 그 일례로서 대한민국 특허공고 제 96-3961호에 다계조를 구현할 수 있는 세가지 방법에 대해 개시되어 있다.

이 세가지 방법은 다단계의 전압레벨로 변화를 줌으로써 다계조를 표시하는 전압레벨 구동법, 동일 레벨의 전압으로 인가하되 단위 프레임 내에서 전압을 인가하는 시간폭에 변화를 줌으로써 실효전압의 변화를 주어 다계조를 표시하는 프레임 구동법, 그리고 상기 전압레벨 구동법과 프레임 구동법을 병용한 복합 구동법으로 정의할 수 있다.

이러한 여러 가지 계조 방법의 근간은 컨트롤러의 디지털 데이터로서, 이 디지털 데이터가 디지털-아나로그 변환되어 액정으로 인가하는 전압 혹은 시간폭을 제어하게 됨으로써 단위 화소의 다계조가 구현되는 것이다.

전술한 바와같이 다계조를 구현하기 위해 일례로 사용되는 종래의 디지털-아나로그 변환기에 대하여 도 5 를 참조하여 상세히 설명하기로 한다.

도 5 에 도시된 바를 참조하면, 박막트랜지스터 액정표시소자에 구비되는 박막 트랜지스터(TFT)는 게이트로 인가되는 스캔신호(Vg)에 따라 온 동작되어 디지털 아나로그 변화기의 스위칭소자(Q1)로부터 드레인으로 인가된 전기신호를 소스(혹은 소오스로 인가된 신호를 드레인)로 연결하도록 구성된다. 이때, 상기 박막트랜지스터(TFT)의 소오스가 도 4 에 도시된 하부기판(50)측의 화소전극(52)에 전기적으로 연결됨에 따라 상기 하부기판(50)의 화소전극(52)과 상부기판(32)의 공통전극(32) 사이에는 액정 캐패시터가 존재하게 된다.

그리고, 도시되지는 않았으나, 상기 액정 캐패시터와 병렬접속되는 유지 캐패시터가 상하 기판에 별도로 마련됨으로써, 정지화상에서 표시품질을 저하시키는 DC 전압레벨 쉬프트를 보상하여 표시장치의 잔상을 제거할 수 있도록 되어 있다.

종래의 디지털-아나로그 변환기는 시프트 레지스터 등의 클럭신호(CLK)에 동기하여 일련적(SERIAL)으로 입력되는 계조 지정용 수(n) 비트의 디지털 데이터(A0∼An-1)를 저장하는 데이터 저장부(10)와, 상기 클럭신호(CLK)에 동기하여 계수가 시작되어 카운팅 데이터(B0∼Bn-1)를 발생하는 계수기(20)와, 상기 데이터 저장부(10)에 저장된 디지털 입력 데이터(A0∼An-1)와 상기 계수기(20)로부터 인가되는 카운팅 데이터(B0∼Bn-1)를 비교하여, 동일하면 활성화된 비교신호(comp)를 출력하는 비교기(30)와, 램프전압(RAMP VOLTAGE)을 발생하는 램프전압 발생부(50)와, 미도시된 컨트롤러의 제어신호에 동기하여 스위칭수단(Q1)을 제어함으로써 램프전압을 샘플링하는 샘플링 제어부(40)와, 상기 샘플링 제어부(50)의 신호에 따라 온 동작되어 상기 램프전압을 액정 캐패시터(C)와 연결된 박막 트랜지스터(TFT)의 드레인으로 전달하는 스위칭수단인 트랜지스터(Q1)로 구성된다.

상기 카운팅 데이터(B0∼Bn-1)는 액정표시소자의 한 라인 선택시간을 계조수 이상으로 세분화하여 이를 카운트한다.

이와 같이 구성된 종래의 디지털 아나로그 변환기의 동작은 다음과 같다.

비교기(30)의 출력인 비교신호(COMP)는 초기부터 데이터 저장부(10)에 저장된 디지털 입력 데이터(A0∼An-1)와 계수기(20)의 카운팅 데이터(B0∼Bn-1)가 동일하기 전까지 계속해서 로우논리값을 갖는 비활성화 상태에 있다가 데이터 저장부(10)의 출력과 계수기(20)의 카운터 값이 동일하면 하이논리값을 갖게 되어 샘플링 제어부(40)를 활성화시키며, 이때 인가된 컨트롤신호(Crt Sig)에 의해서 샘플링 제어부(40)는 이 때의 비트 타이밍에서 샘플링 신호를 출력하여 트랜지스터(Q1)를 온 시킨다.

이에 따라, 램프 전압 발생부(50)의 램프 전압은 트랜지스터(Q1)를 도통한 다음 드레인으로 입력되는 게이트가 스캔되고 있는 박막트랜지스터(TFT)를 통해서 액정 캐패시터(C)로 충전되며, 이어서 상기 비교신호(COMP)가 로우논리값을 가지게 되면 상기 트랜지스터(Q1)는 오프되어 액정 캐패시터(C)에 대한 충전을 중단한다.

상기 액정 캐패시터(C)는 디지털 입력 데이터(A0∼An-1)의 값에 따라 샘플링 비트 타이밍이 결정되어 다계조의 레벨 중 선택되어진 하나의 레벨을 갖는 전압으로 충전됨으로써 선택된 레벨의 계조를 표시한다.

즉, 샘플링되는 비트 타이밍, 즉 램프 전압의 파형상 경사면의 어느 포지션을 샘플링 하느냐에 따라 소망하는 특정 레벨의 계조 구현을 위한 전압이 결정된다.

상기 계수기의 비트 수는 액정표시소자를 통해 구현가능한 계조 수를 결정한다. 예를 들어, 8비트이면 2⁸=256 계조를 구현한다.

결론적으로, 종래의 디지털 아날로그 변환기는 다양한 계조표시를 위해 디지털 입력 데이터(A0∼An-1)의 논리값에 따라 액정 캐패시터(C)에 충전되는 시간을 제어하고, 액정 캐패시터(C)의 충전 전압은 시간에 따라 가변되는 램프(Ramp) 전압과 그 충전 시간에 따라 결정된다.

그런데, 종래의 디지털 아나로그 변환기는 전술한 바와같이 램프 전압을 다계조에 필요한 구동전원으로 사용하였으므로, 램프 전압을 샘플링하는 포지션에 따라 램프 전압 발생부(50)의 출력 임피던스가 쉽게 변화되어 잡음 전압이 발생된다. 이때, 상기 잡음 전압이 상기 디지털 입력 데이터(A0∼An-1)의 최하위 비트에서 샘플링된 전압값보다 크면 그 최하위 비트에 해당하는 계조표시를 행할 수 없게 된다. 따라서, 잡음 전압보다 낮은 전압값이 나타나는 하위 비트는 사용할 수 없는 손실을 보게 되며, 때문에 많은 수의 다계조를 구현하기가 어렵다.

또한, 액정표시소자 제작시, 상기 램프 전압 발생부는 다수 열(COLUMN)의 디지털 아나로그 변환기의 트랜지스터(Q1)와 공통 접속되므로 상기 트랜지스터(Q1)의 수에 따라 부하를 받는 크기가 달라지게 되는 바, 해상도가 다른 액정표시소자에 적용시에 램프전압 발생부의 설계사양을 변경해 주어야 하는 문제점이 있다.

이와 같이 종래의 디지털 아나로그 변환기의 샘플링용 구동전압을 발생하는 램프전압 발생부는 부하 변동에 민감하여 액정표시소자의 해상도 변화에 대한 호환성이 부족하다.

또한, 상기 램프 전압 발생부(50)는 정밀하고 복잡한 전원 회로로 제작된다. 때문에, 램프 전압 발생부(50)의 채용은 제품의 코스트를 상승시키는 원인으로 작용하는 동시에 액정표시소자의 패널 상에 실장할 때 램프 전압 발생부(50)가 차지하는 면적을 커지게 한다.

전술한 종래의 문제점을 해결하기 위해 안출된 본 발명은 램프 전압 발생부 대신에 손쉽게 제작할 수 있고 잡음 발생의 우려가 적은 방형파 전압을 구동전압으로 사용함과 동시에 간단한 회로로서 상기 방형파 전압을 램프 전압으로 정형하여 사용함으로써, 제작이 용이하고 코스트가 저렴하며 패널상에 소면적화하여 실장할 수 있는 향상된 조건을 갖는 디지털 아나로그 변환기를 제공하려는 목적이 있다.

또한, 본 발명의 다른 목적은 최하위 비트의 샘플링에서 잡음의 영향받을 우려가 적게 함으로써 샘플링 비트 수를 향상시키거나 혹은 규정된 샘플링 비트 수를 정확히 샘플링하지 못하는 종래의 문제점을 해결할 수 있도록 함에 있다.

아울러, 본 발명의 또 다른 목적은 출력을 쉽게 높일 수 있는 방형파 전압을 발생하는 회로를 이용함으로써 부하 변동에 대처하여 해상도가 다른 액정표시소자에도 호환할 수 있는 디지틀 아나로그 변환기를 제공하려는 것에 두고 있다.

상기의 목적을 달성하기 위하여 본 발명의 디지털 아나로그 변환기는 계조 지정용 수 비트의 디지털 입력 데이터와, 계수기의 카운팅 데이터를 비교기가 비교함으로써 계조 구현을 위한 비트 타이밍이 설정되고, 상기 비트 타이밍에서 컨트롤러의 제어신호에 따라 액정 캐패시터와 연결된 스위칭수단을 온시킴으로써 액정 캐패시터로 인가되는 전압 레벨을 샘플링하여 다계조 표시를 행하도록 구성된 디지털 아날로그 변환기에 있어서, 상기 스위칭수단으로 인가할 구동전원으로서 방형파를 발생하는 방형파 전압 발생부와, 상기 스위칭수단과 상기 액정 캐패시터의 사이의 소정 위치에 저항을 개삽하여 상기 스위칭수단을 통해 인가된 방형파 전압을 램프 전압으로 정형하는 적분회로와, 컨트롤러의 제어신호에 따라 온되어 상기 액정 캐패시터에 축적된 전하를 방전하는 방전스위치를 포함하여 구성된 것을 특징으로 한다.

본 발명의 디지털 아나로그 변환기는 상기 액정 캐패시터와 상기 스위칭수단의 사이에 개삽되어 상기 컨트롤러의 제어신호에 따라 온오프되는 박막 트랜지스터를 더 포함하는 액티브 매트릭스 액정표시소자에 적용된다.

이러한 본 발명의 구성에 있어서, 상기 저항은 상기 박막 트랜지스터와 액정 캐패시터의 사이에 개삽하거나, 상기 스위칭수단과 상기 박막 트랜지스터의 사이에 개삽하여서 구성할 수 있다.

아울러, 상기 방전스위치는 박막트랜지스터로 구성되며, 저항과 액정 캐패시터의 사이에 개삽되게 한다.

도 1 은 본 발명의 실시예에 의한 디지털 아나로그 변환기의 회로도

도 2 는 도 1 에 도시된 적분회로의 구성에 대한 등가회로도

도 3 은 본 발명에 의해서 액정 캐패시터에 인가되는 펄스 파형도

도 4 는 일반적인 액정표시소자의 층상 구조도

도 5 는 다계조를 구현하기 위한 종래의 디지털-아나로그 변화기의 회로도

* 도면의 주요부분에 대한 부호의 설명 *

10-데이터 저장부 20-계수기

30-비교기 40-샘플링 제어부

150-방형파 발생부 160-적분 회로

Q1-스위칭수단 TFT-박막트랜지스터

Q2-방전스위치 R-저항

C-액정캐패시터

이하, 도면을 참조하여 본 발명의 바람직한 실시예를 더욱 상세히 설명하며, 종래와 동일한 부분에 대하여는 중복설명의 회피와 설명의 명료성을 위하여 동일한 부호를 부여하기로 한다.

도 1 은 본 발명의 실시예에 의한 회로도로서, 시프트 레지스터 등의 클럭신호(CLK)에 동기하여 일련적(SERIAL)으로 입력되는 계조 지정용 수(n) 비트의 디지털 데이터(A0∼An-1)를 저장하는 데이터 저장부(10)와, 상기 클럭신호(CLK)에 동기하여 계수가 시작되어 카운팅 데이터(B0∼Bn-1)를 발생하는 계수기(20)와, 상기 데이터 저장부(10)에 저장된 디지털 데이터(A0∼An-1)와 계수기(20)로부터 인가되는 카운팅 데이터(B0∼Bn-1)를 비교하여 동일하면 활성화된 비교신호(comp)를 출력하는 비교기(30)와, 미도시된 컨트롤러의 제어신호(Crt Sig)에 동기하여 액정 캐패시터(C)로 구동전원을 샘플링하여 인가하는 스위칭수단(Q1)인 트랜지스터를 제어하는 샘플링 제어부(40)를 구비하는 것은 종래와 동일하다. 즉, 계조 지정용 수(n) 비트의 디지털 입력 데이터(A0∼An-1)와, 계수기(20)의 카운팅 데이터(B0∼Bn-1)를 비교기(30)가 비교함으로써 계조 구현을 위한 비트 타이밍이 설정되고, 상기 비트 타이밍에서 동기된 컨트롤러의 제어신호(Crt Sig)에 따라 액정 캐패시터(C)와 연결된 트랜지스터(Q1)를 온시켜 액정 캐패시터(C)로 인가되는 구동전원을 샘플링함으로써 액정 캐패시터(C)에 인가되는 전압을 제어하여 다계조 표시를 행하도록 구성된다.

본 발명의 특징은 상기 트랜지스터(Q1)에 인가되는 구동전원으로서 방형파를 발생하는 방형파 전압 발생부(150)와, 상기 트랜지스터(Q1)과 상기 액정 캐패시터(C)의 사이의 소정 위치에 저항(R)을 개삽하여 상기 트랜지스터(Q1)을 통해 인가된 방형파 전압을 램프 전압으로 정형하는 적분회로(160)와, 컨트롤러의 제어신호에 따라 온되어 상기 액정 캐패시터(C)에 축적된 전하를 방전하는 방전스위치(Q2)를 포함하여 구성되는 것에 있다.

본 발명은 액정표시소자의 하부기판에 형성되는 박막트랜지스터(TFT)를 액정 캐패시터(C)와 상기 트랜지스터(Q1)의 사이에 접속하여 구성할 수 있으며, 상기 박막 트랜지스터의 유무에 국한하지 않는다. 즉, 액티브 매트릭스 액정표시소자에만 한정하여 적용된다는 것은 아니다.

상기 적분회로(160)는 도 2 에 도시된 바와같이 같이 액정 캐패시터(C)와 저항(R)으로 구성된 RC 적분회로로서, 방형파 전압이 인가되더라도 액정 캐패시터(C)에 전하가 축적되는 시간동안 전압이 서서히 상승한 후 다시 서서히 방전하게 되어, 실제로 액정 캐패시터(C)로 인가되는 방형파 전압은 액정 캐패시터와 저항이 이루는 적분 회로로 인해서 종래의 램프 전압과 유사한 파형을 띄게 된다.

이와 같이 본 발명은 복잡하고 제작이 어려운 램프 전압 발생부를 사용하지 않고 파형 제작이 용이한 방형파를 이용하면서도 박막 트랜지스터(TFT)와 액정 캐패시터(C)의 사이에 저항(R)을 개삽함으로써 전압 레벨을 샘플링하여 계조를 구현하는 기초 전압인 램프 전압을 발생시킬 수 있는 것이다.

이렇게 발생된 램프 전압의 상승 슬루프(SLOPE)의 경사도는 저항(R)의 값을 조절함으로써 가능하다.

상기 저항(R)은 박막트랜지스터(TFT)와 액정 캐패시터(C)의 사이에 접속하거나, 박막 트랜지스터(TFT)와 스위칭수단(Q1)의 사이에 접속하여 구성할 수 있다.

도 3 은 본 발명의 실시예에 의한 파형도로서, 램프 전압의 최하위 비트로 선택되어야 하는 전압(Va)은 액정이 응답하는 임계전압(threshold voltage) 이상이어야 하고, 최상위 비트로 선택되어야 하는 전압(Vb)은 포화전압 이하이어야 한다.

그리고, 수평동기 신호는 램프 파형의 한 주기마다 활성화되고, 카운터 데이터는 상기 최하위 비트 선택 전압(Va)과 최상위 비트 선택 전압(Vb)사이에서 주어진다.

비트 타이밍이 최하위 비트에서 선택된 때의 비교기의 출력(a)은 샘플링 제어부에서 최하위 비트 선택 전압(Va)을 샘플링하게 되고, 최상위 비트에서 선택된 때의 비교기의 출력(b)은 샘플링 제어부(40)에서 최상위 비트의 선택 전압(Vb)을 샘플링하게 한다. 결국, 액정 캐패시터(C)로 인가되는 전압의 크기를 조절할 수 있게 된다.

이어서, 스위칭수단(Q1)의 오프 동작으로 램프 파형은 하강하게 되며, 이때 방전스위치(Q2)는 램프 파형이 완전히 하강된 후 상승되기 직전의 시점에서 온 동작되어 적분회로(160)의 액정 캐패시터(C)에 축적된 전압을 방전한다.

방전스위치(Q2)로 사용된 박막 트랜지스터는 방전제어신호(DCRG)에 의해 온 동작되며, 이로 인해 액정 캐패시터(C)에 축적된 전하는 순간 접지로 흘러 방전됨으로써 다음 샘플링을 준비하는 상태가 된다.

이러한 방전스위치(Q2)의 온동작에 의한 리셋신호는 한 프레임 주기동안 1회 내지 수회까지 변경하여 줄 수 있으며, 이는 상기 방전제어신호(DCRG)를 어떻게 인가해 주느냐에 따라 결정된다.

만약 도 3에서 도시된 바와 같이 각 램프 파형의 한 주기마다 리셋신호를 주지 않고, 램프 파형의 수 주기동안에 한번만의 리셋신호를 주게 되면, 비교기 출력 (a)와 (b)에서 샘플링 할 경우 액정에 걸리는 전압은 도 3 과 같이 중간에 로우레벨로 떨어지지 않고, 전압 상승 후 한 프레임 동안 지속해서 유지하게 될 것임은 물론이다.

이하에서, 본 발명의 동작을 설명하면, 상기 디지털 입력 데이터(A0∼An-1)가 256계조인 경우에 8비트의 2진 데이터로 입력되며, 이 디지털 입력 데이터(A0∼An-1)가 예를 들어 '0001 1111' 인 경우 31번째의 비트 타이밍을 선택한다. 즉, 비교기(30)는 데이터 저장부(10)로부터 상기 '0001 1111'의 데이터를 로드하여 계수기(20)의 카운팅 데이터(B0∼Bn-1)와 비교하게 된다. 상기 계수기(20)가 2진 카운팅을 개시하여 31번째 카운팅 될 때의 데이터 '0001 1111'와, 상기 디지털 입력 데이터 '0001 1111'는 동일하므로, 비교기(30)는 비교신호(COMP)를 하이논리값으로 활성화하게 된다. 이와같이 비교신호(COMP)가 활성화된 조건에서, 샘플링 제어부(40)는 컨트롤러의 제어신호(Crt Sig)에 의해 상기 스위칭수단(Q1)을 온 동작시켜 방형파 전압 발생부(150)로부터 인가되는 방형파 전압을 저항(R)을 통해 후단의 박막 트랜지스터(TFT)로 인가하게 되고, 스캔신호(Vg)에 의해 활성화된 박막 트랜지스터(TFT)는 이 방형파 전압을 방전 상태인 액정 캐패시터(C)로 인가하여 충전시키고, 이어서 비교기(30)의 출력에 의해 선택된 비트 타이밍에 의한 샘플링이 종료되면 샘플링 제어부는 로우레벨의 신호를 출력하게 되므로, 스위칭수단(Q1)은 오프되어 상기 액정 캐패시터(C)의 충전을 중단하게 된다. 이때부터 액정 캐패시터(C)는 방전스위치(Q2)가 온되기 전까지 샘플링된 전위를 유지하게 됨으로써 선택된 계조를 표시할 수 있게 한다.

이상의 설명에서는, 램프 전압의 상승시간 중에 부여된 비트 타이밍에서 샘플링한 전압은 최하위 비트로부터 31번째 단계의 계조를 구현하게 된다.

이와 같이 본 발명의 디지털 아나로그 변환기는 실질적으로는 방형파 전압을 사용하면서도 다계조 구현이 가능하게 되는 것이다.

이상에서 설명한 바와같이 본 발명은 잡음 발생의 우려가 적고 파형 제작이 용이하며 간단한 회로에 의해 구현할 수 있는 방형파 전압을 이용하여 액정의 다계조 구현을 위한 램프 전압을 만들어 주게 되므로 실질적으로 다음과 같은 효과를 제공한다.

즉, 최하위 비트에서 샘플링된 전압이 잡음의 영향을 받을 우려가 적어서 많은 샘플링 비트 수를 할당할 수 있어 한 단계 진보된 다계조를 구현할 수 있다.

방형파 전압을 발생하는 회로는 램프 전압을 발생하는 회로에 비해 간단한 구조로서 소형화할 수 있으므로 액정표시소자의 기판 상에 최소화 면적으로 디지틀 아나로그 변환기를 실장할 수 있게 한다. 따라서, 제조 원가를 절감할 수 있고 생산성도 향상할 수 있다.

또한, 본 발명에서 사용되는 방형파 전압은 출력(전력)을 높이기가 용이하므로 샘플링 제어에 따라 방형파 전압을 액정캐패시터로 스위칭하는 트랜지스터의 수량에 기인한 부하 변동에 둔감하게 할 수 있다. 따라서, 해상도가 변화된 액정표시소자에 적용 가능한 호환성이 양호하다.

한편, 본 발명은 특정의 바람직한 실시예에 국한하지 않고 청구범위에 기재된 기술적 권리 내에서는 당업계의 통상적인 지식에 의하여 다양한 응용이 가능함은 물론이다.

Claims (7)

1. 계조 지정용 수 비트의 디지털 입력 데이터와, 계수기의 카운팅 데이터를 비교기가 비교함으로써 계조 구현을 위한 비트 타이밍이 설정되고, 상기 비트 타이밍에서 컨트롤러의 제어신호에 따라 액정 캐패시터와 연결된 스위칭수단을 온시킴으로써 액정 캐패시터로 인가되는 전압 레벨을 샘플링하여 다계조 표시를 행하도록 구성된 디지털 아날로그 변환기에 있어서, 상기 스위칭수단으로 인가할 구동전원으로서 방형파를 발생하는 방형파 전압 발생부와, 상기 스위칭수단과 상기 액정 캐패시터의 사이의 소정 위치에 저항을 개삽하여 상기 스위칭수단을 통해 인가된 방형파 전압을 램프 전압으로 정형하는 적분회로와, 컨트롤러의 제어신호에 따라 온되어 상기 액정 캐패시터에 축적된 전하를 방전하는 방전스위치를 포함하여 구성된 것을 특징으로 하는 디지털 아나로그 변환기.
2. 제 1 항에 있어서, 상기 액정 캐패시터와 상기 스위칭수단의 사이에 개삽되며 상기 컨트롤러의 제어신호에 따라 온오프되는 박막 트랜지스터를 더 포함하는 액티브 매트릭스 액정표시소자에 적용되는 것을 특징으로 하는 디지털 아나로그 변환기.
3. 제 2 항에 있어서, 상기 저항은 상기 박막 트랜지스터와 상기 액정 캐패시터의 사이에 개삽되는 것을 특징으로 하는 디지털 아나로그 변환기.
4. 제 2 항에 있어서, 상기 저항은 상기 스위칭수단과 상기 박막 트랜지스터의 사이에 개삽되는 것을 특징으로 하는 디지털 아나로그 변환기.
5. 제 1 항에 있어서, 상기 방전스위치는 박막트랜지스터로 구성된 것을 특징으로 하는 디지털 아나로그 변환기.
6. 제 5 항에 있어서, 상기 방전스위치는 상기 저항과 상기 액정 캐패시터의 사이에 개삽되는 것을 특징으로 하는 디지털 아나로그 변환기.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 액정표시소자의 컬럼 드라이브용 집적소자로서 액정표시소자의 패널 상에 실장되는 것을 특징으로 하는 디지털 아나로그 변환기.