KR20000020570A - Printed circuit board having plurality of integrated circuit chips and method for fabricating the same - Google Patents
Printed circuit board having plurality of integrated circuit chips and method for fabricating the same Download PDFInfo
- Publication number
- KR20000020570A KR20000020570A KR1019980039238A KR19980039238A KR20000020570A KR 20000020570 A KR20000020570 A KR 20000020570A KR 1019980039238 A KR1019980039238 A KR 1019980039238A KR 19980039238 A KR19980039238 A KR 19980039238A KR 20000020570 A KR20000020570 A KR 20000020570A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- chips
- flexible printed
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
본 발명은 복수개의 칩이 실장된 인쇄회로기판(PCB : printed circuit board) 구조 및 그 제조방법에 관한 것으로, 더욱 자세히는 휘어짐이 가능한 필름 상에 복수 개의 베어(Bare) 칩 형태의 집적회로(IC) 칩을 실장한 연성인쇄회로기판의 구조와 그를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board (PCB) structure in which a plurality of chips are mounted and a method of manufacturing the same, and more particularly, to an integrated circuit (IC) in the form of a plurality of bare chips on a bendable film. The present invention relates to a structure of a flexible printed circuit board mounted with a chip and a method of manufacturing the same.
통상적으로 액정디스플레이는 그 구동을 위한 주변회로로서 구동회로 칩을 갖는바, 이 칩을 디스플레이 평판과 용이하게 연결하기 위해서는 휘어짐이 가능한 인쇄회로기판 상에 구동회로 칩을 실장시켜야 한다. 이렇듯, 휘어짐이 가능한 인쇄회로기판 상에 칩을 실장하는 방법으로는 COF(chip on film) 방법이 있는데, 이는 TAB(Tape Automated Bonding)를 사용하여 인쇄회로기판 상에 칩을 실장하는 방법으로서 인쇄회로기판 상에 복수개의 칩을 실장시킬 수 없고 단일 칩만을 실장시킬 수 있는 방법이다. 그런데, 액정디스플레이가 25 인치(inch) 이상으로 대구경화되면서 구동회로 칩 역시 다수개가 필요한데, 이를 위해서는 복수개의 칩을 유연성있는 연성인쇄회로기판 상에 실장할 수 있어야 한다.In general, a liquid crystal display has a driving circuit chip as a peripheral circuit for driving the liquid crystal display, and in order to easily connect the chip with a display plate, the driving circuit chip must be mounted on a flexible printed circuit board. As such, a chip on film (COF) method is a method of mounting a chip on a flexible printed circuit board, which is a method of mounting a chip on a printed circuit board using tape automated bonding (TAB). It is a method that can not mount a plurality of chips on the substrate and can mount only a single chip. However, as the liquid crystal display is largely enlarged to 25 inches or more, a plurality of driving circuit chips are also required. For this purpose, a plurality of chips must be mounted on a flexible flexible printed circuit board.
본 발명은 상기 제반 요구사항 및 문제점을 해결하기 위하여 안출된 것으로서, 3차원적으로 대형 시스템을 구성하는 것이 가능하도록, 복수개의 칩을 연성인쇄회로기판 상에 실장할 수 있는 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned requirements and problems, and provides a method for mounting a plurality of chips on a flexible printed circuit board so that a large-scale system can be configured in three dimensions. There is this.
또한 본 발명은 복수개의 칩이 실장된 구조를 갖는 연성인쇄회로기판을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a flexible printed circuit board having a structure in which a plurality of chips are mounted.
도1은 한 개의 IC 칩을 실장한 연성인쇄회로기판의 구조를 나타내는 단면도,1 is a cross-sectional view showing the structure of a flexible printed circuit board mounted with one IC chip;
도2는 복수개의 IC 칩을 실장한 연성인쇄회로기판의 구조를 나타내는 단면도,2 is a cross-sectional view showing the structure of a flexible printed circuit board on which a plurality of IC chips are mounted;
도3a 및 도3b는 연성인쇄회로기판 위에 복수개의 IC 칩을 실장하는 방법을 나타내는 단면도,3A and 3B are cross-sectional views illustrating a method of mounting a plurality of IC chips on a flexible printed circuit board;
도4는 IC 칩에 범프가 형성된 상태를 나타내는 단면도.4 is a cross-sectional view showing a state in which bumps are formed on an IC chip.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
101 : 연성인쇄회로기판 102 : IC 칩101: flexible printed circuit board 102: IC chip
103 : 이방성도전필름 104 : 전극103: anisotropic conductive film 104: electrode
105 : 범프 106 : 패드105: bump 106: pad
107 : UMB층 201 : 입출력 단자107: UMB layer 201: I / O terminal
301 : 열압착301: thermal compression
상기 목적을 달성하기 위하여 안출된 본 발명은, 휘어짐이 가능하며 다수의 전극을 갖는 인쇄회로기판; 다수의 패드를 갖는 집적회로 칩; 상기 패드 상에 형성된 도전성의 범프; 및 상기 범프와 상기 전극 사이에서 상기 범프와 상기 전극을 접착시키는 이방성도전필름을 포함하는 것을 특징으로 한다.The present invention has been made in order to achieve the above object, the printed circuit board having a plurality of electrodes can be bent; An integrated circuit chip having a plurality of pads; A conductive bump formed on the pad; And an anisotropic conductive film for adhering the bump and the electrode between the bump and the electrode.
또한, 상기 이방성도전필름에 의해서 동시에 복수 개의 집적회로 칩이 연성인쇄회로기판 위에 실장되어 복수 개의 칩이 한 개의 모듈로 구성된 것을 특징으로 한다.In addition, a plurality of integrated circuit chips are mounted on the flexible printed circuit board at the same time by the anisotropic conductive film, it characterized in that the plurality of chips are composed of one module.
또한, 본 발명은 복수 개의 집적회로 칩을 연성인쇄회로기판 상에 실장하기 위한 방법에 있어서, 패드에 범프가 형성된 복수 개의 집적회로 칩과, 다수의 전극이 형성된 연성인쇄회로기판을 각각 준비하는 단계; 상기 연성인쇄회로기판 상에 이방성도전필름을 형성하는 단계; 및 상기 패드가 상기 전극에 오버랩되도록 정렬한 후 소정온도하에서 압착하여 상기 패드와 상기 전극을 접착시키는 단계를 포함하여 이루어진다.In addition, the present invention provides a method for mounting a plurality of integrated circuit chips on a flexible printed circuit board, comprising the steps of preparing a plurality of integrated circuit chips with bumps formed on a pad and a flexible printed circuit board having a plurality of electrodes, respectively ; Forming an anisotropic conductive film on the flexible printed circuit board; And arranging the pads so as to overlap the electrodes, and compressing the pads under a predetermined temperature to bond the pads to the electrodes.
바람직하게, 상기 집적회로에 범프를 형성하는 방법은, 상기 패드 상에 범프의 접착을 위한 UBM(Under Bump Metallurgy)층을 형성하는 단계; 및 상기 UBM층 상에 전기도금법에 의해 납/주석 또는 금 또는 니켈/금을 형성하여 범프를 형성하는 단계를 포함하여 이루어진다.Advantageously, the method of forming a bump in the integrated circuit comprises the steps of: forming an under bump metallurgy (UBM) layer on the pad for adhesion of the bump; And forming bumps by forming lead / tin or gold or nickel / gold by electroplating on the UBM layer.
이와 같은 본 발명은, 복수 개의 집적회로(IC) 칩을 유연성을 갖는 연성인쇄회로기판에 실장하기 위해서, 이방성도전필름과 범프를 이용하는 것에 그 특징이 있다.The present invention is characterized by using an anisotropic conductive film and bumps in order to mount a plurality of integrated circuit (IC) chips on a flexible flexible printed circuit board.
본 발명에서 본딩에 사용되는 이방성도전필름은 실장되는 칩의 패드와 연성인쇄회로기판의 전극 사이에 기계적, 전기적인 전도를 가능하게 하는 접착제로서, 열경화성 또는 열가소성 수지로 이루어진 접착수지에 전도성 입자가 분산되어 들어간 접착물질이다. IC 칩의 범프와 연성인쇄회로기판의 전극은 이방성도전필름에 포함된 접착수지중의 도전 입자와의 접촉을 통하여 전기적인 도통이 가능하게 된다.The anisotropic conductive film used for bonding in the present invention is an adhesive that enables mechanical and electrical conduction between the pad of the chip to be mounted and the electrode of the flexible printed circuit board. It is an adhesive substance that has entered. The bumps of the IC chip and the electrodes of the flexible printed circuit board are capable of electrical conduction through contact with the conductive particles in the adhesive resin contained in the anisotropic conductive film.
본 발명에서는 이방성도전필름을 사용하여 플립칩본딩의 방법으로 복수의 베어칩을 직접적으로 연성인쇄회로기판에 실장시키기 위해서, 베어칩의 패드 위에 범프를 형성시키는바, 범프의 종류는 솔더, 금, 니켈/금이 있다. 첫 번째로 솔더 범프는 베어칩의 본딩 패드 위에 솔더를 형성하기 위해서 금속 마스크를 이용한 증기 증착 방법, 전기도금 방법, 솔더 페이스트를 이용한 프린팅 방법, 그리고 공납 전이 방법 등을 사용하여 형성 가능하다. 솔더의 재질로는 세라믹 기판을 사용하는 본딩의 경우에는 높은 공융점을 가지는 95Pb/Sn이나 97Pb/Sn을 주로 사용하며, FR-4나 폴리이미드와 같은 유기 박막을 사용하는 기판에서는 183℃의 비교적 낮은 공융점을 가지는 63Sn/Pb 합금을 사용하고, 더불어 리플로우(reflow) 온도, 부식 강도, 제조 조건 등의 요소들이 고려되어야 한다. 솔더를 베어칩위에 접착시키는 접착물질로는 솔더와 본딩 패드사이에 UBM(Under Bump Metallurgy)를 사용하며 스퍼터링이나 증기증착 또는 전기도금방법을 이용하여 UBM층을 형성시킨다. UBM층은 보통 접착층, 솔더 확산층, 솔더 가용층, 그리고 산화 방지층으로 구성되며 그 재질은 솔더의 형성방법에 따라 서로 다르다. 이러한 솔더 범프와 UBM층은 플립칩 본딩의 신뢰도를 좌우하게 된다. 두 번째로 금 범프를 이용하는 것이 있다. 금 범프를 형성하기 위한 방법으로는 보통 전기도금 방법이 사용되며 재질로는 금, 금/주석 등이 이용된다. UBM층은 보통 전기도금을 이용한 솔더 범프에 사용되는 것과 같은 재질의 것을 사용한다. 마지막으로 무전해 니켈/금을 이용한 범프가 있다. 이와 같은 무전해 니켈/금 범프는 스퍼터링이나 사진식각, 에칭과 같은 복잡한 장비와 높은 비용이 요구되는 공정과정이 생략되고, 경제적인 습식 화학적 범프 형성 방법이므로 범프 형성공정에 있어서 기존의 방법에 비해 비용이 저렴하다. 무전해 니켈/금 범프는 높이가 균일한 범프를 효과적으로 얻을 수 있을 뿐 아니라 전기적 특성 및 신뢰성도 우수한 범프 형성 방법이다.In the present invention, in order to mount a plurality of bare chips directly on the flexible printed circuit board by flip chip bonding using an anisotropic conductive film, bumps are formed on the pads of the bare chips, and the types of bumps are solder, gold, There is nickel / gold. First, solder bumps can be formed using a vapor deposition method using a metal mask, an electroplating method, a printing method using solder paste, and a solder transfer method to form solder on a bare chip bonding pad. In the case of soldering using a ceramic substrate, 95Pb / Sn or 97Pb / Sn having high eutectic point is mainly used as the solder material, and in the case of using organic thin film such as FR-4 or polyimide, it is relatively 183 ℃. The use of a 63Sn / Pb alloy with a low eutectic point, as well as factors such as reflow temperature, corrosion strength, manufacturing conditions, etc. should be considered. As an adhesive material for bonding the solder on the bare chip, an under bump metallurgy (UBM) is used between the solder and the bonding pad, and a UBM layer is formed by sputtering, vapor deposition, or electroplating. The UBM layer is usually composed of an adhesive layer, a solder diffusion layer, a solder soluble layer, and an anti-oxidation layer. The materials vary depending on the solder formation method. These solder bumps and UBM layers dominate the reliability of flip chip bonding. Second is the use of gold bumps. Electroplating is commonly used to form gold bumps, and gold, gold / tin, and the like are used as materials. The UBM layer is usually the same material used for the solder bumps using electroplating. Finally, there are bumps using electroless nickel / gold. These electroless nickel / gold bumps are more expensive than conventional methods in the bump forming process because they eliminate the complicated equipment such as sputtering, photolithography, and etching, and the costly process of forming wet chemical bumps. This is cheap. Electroless nickel / gold bumps are a bump formation method that can effectively obtain bumps with uniform height, as well as excellent electrical properties and reliability.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도1은 본 발명의 일실시예에 따라 한 개의 IC 칩을 실장한 연성인쇄회로기판의 구조를 나타내는 단면도이다. 도1에 도시된 바와 같이 본 발명은 IC 칩(102)의 패드(106)에 범프(105)가 형성되고, 이 범프가 이방성도전필름(103)을 통해 연성인쇄회로기판(101)의 전극(104)과 접착되므로써, IC 칩(102)이 연성인쇄회로기판(101) 상에 실장되어 진다.1 is a cross-sectional view showing the structure of a flexible printed circuit board mounted with one IC chip according to one embodiment of the present invention. As shown in FIG. 1, in the present invention, bumps 105 are formed on the pads 106 of the IC chip 102, and the bumps are formed on the electrodes of the flexible printed circuit board 101 through the anisotropic conductive film 103. By being bonded to 104, the IC chip 102 is mounted on the flexible printed circuit board 101.
연성인쇄회로기판(102)은 예컨대 폴리이미드와 같은 유연성을 가지는 재질이며, 전극(104)은 통상 구리 재질로 이루어진다. 또한, IC 칩(102)은 베어 칩(bare chip, 패키지가 이루어지지 않은 상태의 칩) 형태로서, 패드(106)와 범프(105) 사이에는 범프(105)의 접착을 위한 전극층으로 UBM(Under Bump Metallurgy)층(107)이 형성되어 있다. 범프(105)는 전기도금법에 의해 형성된 납/주석 또는 금 또는 니켈/금으로 이루어진다.The flexible printed circuit board 102 is made of a material having flexibility such as polyimide, for example, and the electrode 104 is usually made of copper. In addition, the IC chip 102 is in the form of a bare chip (chip without a package), and an UBM (Under) as an electrode layer for bonding the bumps 105 between the pads 106 and the bumps 105. A bump metallurgy layer 107 is formed. The bump 105 is made of lead / tin or gold or nickel / gold formed by the electroplating method.
도2는 본 발명에 따라 복수 개의 IC 칩(102a 내지 102h)이 연성인쇄회로기판(101) 상에 실장된 상태를 나타낸 단면도로서, 이방성도전필름(도2에는 도시되지 않음)에 의해서 동시에 복수 개의 IC 칩이 연성인쇄회로기판 위에 실장되어 복수 개의 칩이 한 개의 모듈로 구성된 것을 도시하고 있다. 도면부호 201은 입출력 단자를 나타낸다.FIG. 2 is a cross-sectional view showing a state in which a plurality of IC chips 102a to 102h are mounted on a flexible printed circuit board 101 according to the present invention, and a plurality of IC chips 102a to 102h are simultaneously mounted by an anisotropic conductive film (not shown in FIG. 2). An IC chip is mounted on a flexible printed circuit board, and a plurality of chips are configured as one module. Reference numeral 201 denotes an input / output terminal.
이와 같은 복수 개의 베어 IC 칩이 연성인쇄회로기판에 실장되는 구조는 다중칩모듈(Multichip Module)의 장점을 도입할 수 있는 경제적이면서도 우수한 실장구조로써, 복수의 베어 칩을 하나의 모듈에 집적함으로써 모듈의 크기와 무게를 줄일 수 있게 된다. 그리고 기존의 COF 방식과는 달리 모듈 위에 열방출 기구를 집중화할 수 있어 물리적인 신뢰성이 증가하게 되고 모듈의 부피가 줄어들게 되며 전기적 특성도 향상시킬 수 있는 실장구조이다.Such a structure in which a plurality of bare IC chips are mounted on a flexible printed circuit board is an economical and excellent mounting structure capable of introducing the advantages of a multichip module, by integrating a plurality of bare chips into one module. The size and weight of the product can be reduced. And unlike the existing COF method, the heat dissipation mechanism can be concentrated on the module, thereby increasing physical reliability, reducing the volume of the module, and improving the electrical characteristics.
도3a 내지 도3b는 본 발명에 따라 IC 칩을 연성인쇄회로기판에 실장하는 방법을 나타내는 개략적인 사시도로서, 연성인쇄회로기판(101) 상의 칩 실장 부위에 이방성도전필름(103)을 일차적으로 부착하고, 그 위에 IC 칩의 범프(105)가 전극(104)에 오버랩되도록 정렬한 후 부착한 다음, 플립칩 본더를 이용하여 칩에 130∼170℃ 근방의 온도와 압력(301)을 가하여 IC 칩의 범프(105)와 연성인쇄회로기판의 전극(104)이 열압착되도록 한다. 이방성도전필름(103)은 열을 받게되면 이방성도전필름의 접착수지가 경화되어 연성인쇄회로기판(101)의 전극(104)과 IC 칩(102)이 전기적, 기계적으로 본딩되게 된다.3A to 3B are schematic perspective views showing a method of mounting an IC chip on a flexible printed circuit board according to the present invention, wherein the anisotropic conductive film 103 is primarily attached to the chip mounting portion on the flexible printed circuit board 101. Then, the bumps 105 of the IC chip are aligned so as to overlap with the electrode 104, and then attached. Then, using a flip chip bonder, a temperature and pressure 301 near 130 to 170 ° C. are applied to the chip using a flip chip bonder. The bump 105 and the electrode 104 of the flexible printed circuit board is thermally compressed. When the anisotropic conductive film 103 is subjected to heat, the adhesive resin of the anisotropic conductive film is cured so that the electrode 104 and the IC chip 102 of the flexible printed circuit board 101 are electrically and mechanically bonded.
도4는 베어 IC 칩(102)에 범프(105)가 형성된 세부적인 구조를 나타내는 단면도이다. 먼저, 베어 IC 칩(102)의 패드(106)에는 진공증착에 의해 Ti/W 또는 Cr 금속이 증착되는 바, 이는 범프의 접착을 위한 전극층으로 UBM(Under Bump Metallurgy)층(107)을 형성하기 위함이다. 이어서, 전기도금법에 의해 납/주석, 금, 니켈/금 등으로 범프(105)를 형성한다. 도면부호 401은 통상의 보호막(Passivation layer)을 나타낸다.4 is a cross-sectional view showing a detailed structure in which the bumps 105 are formed on the bare IC chip 102. First, Ti / W or Cr metal is deposited on the pad 106 of the bare IC chip 102 by vacuum deposition, which forms an UBM (Under Bump Metallurgy) layer 107 as an electrode layer for adhesion of bumps. For sake. Next, the bumps 105 are formed of lead / tin, gold, nickel / gold, or the like by the electroplating method. Reference numeral 401 denotes a conventional passivation layer.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
전술한 바와 같이 본 발명은 복수 개의 IC 칩을 연성인쇄회로기판에 실장하는 것으로, 25" 이상의 대구경 액정디스플레이 모듈의 적용뿐만 아니라, 다중칩모듈(Multichip Module) 기반 기술 확립, μ-BGA(ball grid array) 기술로의 응용이 가능하여 모듈의 고집적 효과를 얻을 수 있다. 또한, 본 발명은 인쇄회로기판의 유연성으로 부품의 삽입이나 검사가 쉬울 뿐만 아니라, 회로나 부품간의 움직임이 있는 곳의 연결이 가능하므로 3차원적인 시스템 구성이 가능하여 입체적으로 부품이 실장되기 때문에 모듈의 실장 면적을 극소화시킬 수 있고 열전도도가 우수한 폴리이미드를 사용함으로 높은 열 발산율과 낮은 유전율을 적용시켜 전기적 특성을 높일 수 있다.As described above, the present invention mounts a plurality of IC chips on a flexible printed circuit board. In addition to the application of a large-diameter liquid crystal display module of 25 ″ or larger, a multichip module-based technology is established and μ-BGA (ball grid) In addition, the present invention provides a high integration effect of the module, and the present invention is not only easy to insert or inspect a component due to the flexibility of the printed circuit board, but also to the connection of a circuit or a place where there is a movement between the components. It is possible to construct a three-dimensional system so that components are mounted three-dimensionally, thus minimizing the mounting area of the module and by using polyimide with excellent thermal conductivity, it is possible to improve electrical characteristics by applying high heat dissipation rate and low dielectric constant. have.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980039238A KR100310037B1 (en) | 1998-09-22 | 1998-09-22 | Method for fabricating flexible printed circuit boad with a plurality of chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980039238A KR100310037B1 (en) | 1998-09-22 | 1998-09-22 | Method for fabricating flexible printed circuit boad with a plurality of chip |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000020570A true KR20000020570A (en) | 2000-04-15 |
KR100310037B1 KR100310037B1 (en) | 2001-11-15 |
Family
ID=19551476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980039238A KR100310037B1 (en) | 1998-09-22 | 1998-09-22 | Method for fabricating flexible printed circuit boad with a plurality of chip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100310037B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030092572A (en) * | 2002-05-30 | 2003-12-06 | 엘지이노텍 주식회사 | Semiconductor chips' packaging method |
KR100708033B1 (en) * | 2006-01-06 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | The substrate for semiconductor package and the method for manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980027359A (en) * | 1996-10-15 | 1998-07-15 | 김광호 | Ball Grid Array Type Semiconductor Chip Package Using Anisotropic Conductive Film |
-
1998
- 1998-09-22 KR KR1019980039238A patent/KR100310037B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030092572A (en) * | 2002-05-30 | 2003-12-06 | 엘지이노텍 주식회사 | Semiconductor chips' packaging method |
KR100708033B1 (en) * | 2006-01-06 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | The substrate for semiconductor package and the method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR100310037B1 (en) | 2001-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7947602B2 (en) | Conductive pattern formation method | |
US7759240B2 (en) | Use of palladium in IC manufacturing with conductive polymer bump | |
EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
US6413862B1 (en) | Use of palladium in IC manufacturing | |
US6518649B1 (en) | Tape carrier type semiconductor device with gold/gold bonding of leads to bumps | |
TW200303588A (en) | Semiconductor device and its manufacturing method | |
US6548326B2 (en) | Semiconductor device and process of producing same | |
JPH1197480A (en) | Interconnection structure with conductive adhesive | |
JP2005503014A (en) | Device having compliant electrical terminal and method of manufacturing the same | |
JPS629642A (en) | Manufacture of semiconductor device | |
US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
JPH04263433A (en) | Formation of electric connection contact and manufacture of mounted substrate | |
JPH0432541B2 (en) | ||
JP2643613B2 (en) | Method of forming electrical connection contact and method of mounting electronic component | |
KR100310037B1 (en) | Method for fabricating flexible printed circuit boad with a plurality of chip | |
JPS63122133A (en) | Electrically connecting method for semiconductor chip | |
US20070063344A1 (en) | Chip package structure and bumping process | |
KR20090108744A (en) | Flip Chip Packages with Bump/Pad Joints Locally Surrounded by Adhesive and the Process Methods Using the Same | |
CN113257766A (en) | Semiconductor device and method for manufacturing the same | |
JP2002118210A (en) | Interposer for semiconductor device and semiconductor using the same | |
JPS63122135A (en) | Electrically connecting method for semiconductor chip | |
JPS63168028A (en) | Fine connection structure | |
JP2000252320A (en) | Semiconductor device and manufacture thereof | |
KR20130100441A (en) | Manufacturing method for flip chip packages using bumps of complex structure and flip chip packages produced using the same method | |
JP2511909B2 (en) | Method for micro-forming electrical connection material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110830 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |