KR20130100441A - Manufacturing method for flip chip packages using bumps of complex structure and flip chip packages produced using the same method - Google Patents

Manufacturing method for flip chip packages using bumps of complex structure and flip chip packages produced using the same method

Info

Publication number
KR20130100441A
KR20130100441A KR1020120021631A KR20120021631A KR20130100441A KR 20130100441 A KR20130100441 A KR 20130100441A KR 1020120021631 A KR1020120021631 A KR 1020120021631A KR 20120021631 A KR20120021631 A KR 20120021631A KR 20130100441 A KR20130100441 A KR 20130100441A
Authority
KR
South Korea
Prior art keywords
alloy
copper
flip chip
bump
substrate
Prior art date
Application number
KR1020120021631A
Other languages
Korean (ko)
Inventor
오태성
최정열
Original Assignee
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단 filed Critical 홍익대학교 산학협력단
Priority to KR1020120021631A priority Critical patent/KR20130100441A/en
Publication of KR20130100441A publication Critical patent/KR20130100441A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: A method for manufacturing a flip chip package using a bump of a complex structure and the flip chip package manufactured by the same are provided to reduce the connection resistance of a flip chip connection part by maximizing a contact area between a chip bump and a substrate pad. CONSTITUTION: A bump (21) composed of a support part (211) and a surface part (212) is formed on a semiconductor chip. A substrate pad (14) is formed on a substrate (13). An adhesive is sprayed on the bump of the semiconductor chip or the substrate pad of the substrate. The bump of the semiconductor chip is arranged on the substrate pad of the substrate. The bump is connected to the substrate pad through a thermocompression bonding.

Description

복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지{MANUFACTURING METHOD FOR FLIP CHIP PACKAGES USING BUMPS OF COMPLEX STRUCTURE AND FLIP CHIP PACKAGES PRODUCED USING THE SAME METHOD}Manufacture method of flip chip package using bump of composite structure and flip chip package manufactured by the present invention {MANUFACTURING METHOD FOR FLIP CHIP PACKAGES USING BUMPS OF COMPLEX STRUCTURE AND FLIP CHIP PACKAGES PRODUCED USING THE SAME METHOD}

본 발명은 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지에 관한 것으로서, 특히 반도체 칩에 구비하는 범프로서 강도가 높은 금속으로 형성한 지지부와 강도가 낮고 연성이 우수한 금속으로 형성한 표면부로 구성된 복합구조의 범프를 구비함으로써 기판패드에 반도체 칩을 본딩시 강도가 높은 지지부에 의해 범프의 형상 변화가 최소화되면서도 연성이 우수한 표면부가 용이하게 소성변형되어 범프와 기판패드 간의 접촉 면적이 최대화되어 플립칩 접속부의 접속저항을 현저히 낮출 수 있도록 한 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a flip chip package using a bump of a composite structure, and a flip chip package manufactured by the present invention. In particular, a bump included in a semiconductor chip, and a support formed of a metal having high strength and a low strength and softness By providing a bump having a complex structure composed of the surface portion formed of the excellent metal, the high strength support portion when bonding the semiconductor chip to the substrate pad minimizes the shape change of the bump and easily plastically deforms the bump and the substrate. The present invention relates to a method for manufacturing a flip chip package and a flip chip package manufactured by using a bump having a complex structure in which the contact area between pads is maximized to significantly lower the connection resistance of the flip chip connection.

반도체 칩을 회로기판에 연결하는 실장 방법으로 기존에는 금 또는 알루미늄 세선을 이용하여 반도체 칩의 패드와 리드 프레임을 연결하는 와이어본딩 방법이 많이 사용되어져 왔다. 이와 같은 와이어본딩 방법에서는 입출력단자로 사용되는 금속패드를 반도체 칩의 가장자리에만 형성할 수 있기 때문에, 반도체 칩이 고밀도화되어 입출력단자수가 증가하고 패드간의 간격이 미세화될수록 사용하기 어렵다는 문제점이 있다. 또한 신호주파수가 증가할수록 본딩한 와이어에서의 잡음 발생으로 전기적 특성이 떨어지게 된다. As a mounting method for connecting a semiconductor chip to a circuit board, a wire bonding method for connecting pads and lead frames of a semiconductor chip using gold or aluminum thin wires has been widely used. In such a wire bonding method, since the metal pad used as an input / output terminal can be formed only at the edge of the semiconductor chip, the semiconductor chip becomes more dense and the number of input / output terminals increases, and thus the use of the pad becomes more difficult. In addition, as the signal frequency increases, the electrical characteristics of the bonded wire are degraded.

상기 와이어본딩 방법의 문제점을 해결하기 위해 반도체 칩의 뒷면에 솔더 범프를 형성하고 이를 리플로우하여 기판패드에 융착시켜 반도체 칩을 회로기판에 본딩하는 플립칩본딩 방법이 개발되었다. 플립칩본딩 방법은 칩의 가장자리만을 이용하는 와이어본딩 방법에 비해 칩의 전면적을 활용하는 면 배열(area array) 방식이므로 단위면적당 입출력 단자 수를 크게 증가시킬 수 있으며, 솔더 범프의 길이가 본딩와이어에 비해 매우 짧기 때문에 전기적 특성이 우수한 장점이 있다. 또한 고분자 회로기판에 반도체 칩을 플립칩본딩 방법으로 직접 실장하면 패키지의 크기를 최소화할 수 있는 장점이 있다.In order to solve the problem of the wire bonding method, a flip chip bonding method for bonding a semiconductor chip to a circuit board by forming solder bumps on a back surface of a semiconductor chip, reflowing the same and bonding them to a substrate pad, has been developed. Since the flip chip bonding method is an area array method that utilizes the entire area of the chip, compared to the wire bonding method using only the edge of the chip, the number of input / output terminals per unit area can be greatly increased, and the length of solder bumps is larger than that of the bonding wire. Since it is very short, it has an advantage of excellent electrical characteristics. In addition, directly mounting a semiconductor chip on a polymer circuit board by a flip chip bonding method has an advantage of minimizing the size of a package.

기존의 플립칩 실장 방법은 반도체 칩에 솔더 범프를 형성하고 반도체 칩의 솔더 범프들을 회로 기판의 금속성 기판 패드 또는 UBM(under bump metallurgy)에 정렬 후, 적외선 가열방식이나 대류가열 방식 등을 사용하여 반도체 칩과 회로 기판들을 모두 솔더 범프의 융점 이상으로 가열하여 솔더 범프를 리플로우, 즉 용해시킴으로써 반도체 칩의 솔더 범프와 회로 기판의 기판 패드 간의 본딩이 이루어지는 것이었다. The conventional flip chip mounting method forms a solder bump on a semiconductor chip, aligns solder bumps of the semiconductor chip with a metallic substrate pad or under bump metallurgy (UBM) of a circuit board, and then uses an infrared heating method or a convection heating method. Both the chip and the circuit boards were heated above the melting point of the solder bumps to reflow, ie, dissolve, the solder bumps, thereby bonding between the solder bumps of the semiconductor chip and the substrate pads of the circuit board.

반도체 칩을 회로기판에 플립칩 본딩하기 위한 솔더 재료로는 63Sn-37Pb가 주로 사용되었으나, 최근에는 납의 환경유해성에 대한 문제가 심각하게 대두되어 Sn-3.5Ag나 Sn-0.7Cu 또는 Sn-3.5Ag-1.0Cu와 같은 무연 솔더로 대치되고 있다. 63Sn-37Pb 솔더의 융점은 183℃이며 Sn-3.5Ag나 Sn-0.7Cu 또는 Sn-3.5Ag-1.0Cu와 같은 무연 솔더들의 융점은 220℃ 이상으로 63Sn-37Pb 솔더의 융점보다 높다. 63Sn-37Pb was mainly used as a soldering material for flip chip bonding semiconductor chips to circuit boards, but recently, the environmental problem of lead has been seriously raised and Sn-3.5Ag, Sn-0.7Cu or Sn-3.5Ag It is being replaced by a lead-free solder such as -1.0Cu. The melting point of 63Sn-37Pb solder is 183 ℃, and the melting point of lead-free solders such as Sn-3.5Ag, Sn-0.7Cu or Sn-3.5Ag-1.0Cu is higher than 220 ℃, higher than that of 63Sn-37Pb solder.

솔더범프의 리플로우를 이용한 기존의 플립칩본딩 방법으로 상기의 63Sn-37Pb 솔더범프나 Sn-3.5Ag, Sn-0.7Cu, Sn-3.5Ag-1.0Cu 등의 무연 솔더 범프를 갖는 반도체 칩을 기판 패드에 플립칩 본딩하기 위해서는 반도체 칩과 회로기판을 모두 솔더 범프의 리플로우가 가능한 200∼300℃ 범위의 온도까지 가열하여야 하기 때문에, 고분자 기판이나 LCD(Liquid Crystal Display) 기판과 같이 열에 약한 기판이 손상을 입는 문제점이 있다. Conventional flip chip bonding method using reflow of solder bump is a semiconductor chip having 63Sn-37Pb solder bump or lead-free solder bump such as Sn-3.5Ag, Sn-0.7Cu, Sn-3.5Ag-1.0Cu In order to flip-chip bond the pads, both the semiconductor chip and the circuit board must be heated to a temperature in the range of 200 to 300 ° C. where solder bumps can be reflowed. There is a problem of damage.

솔더 범프의 리플로우를 이용한 기존의 플립칩 실장 방법의 다른 문제점으로는 플럭스 세척 공정이 있다. 솔더 범프의 리플로우를 이용한 플립칩 실장방법에서는 반도체 칩의 솔더 범프와 회로 기판의 기판 패드에 형성된 산화피막을 제거하기 위하여 플럭스가 사용되고 있으며, 플립칩 실장을 한 후에 잔류하는 플럭스를 제거하여야 한다. 그러나 상기 플럭스 도포와 플럭스 세척공정에 의해 제조 단가가 높아진다는 문제점이 있다. 또한 평판 디스플레이 패널, MEMS(Micro Electromechanical System) 패키지, RF-SoP(Radio-Frequency System-on-Package) 패키지 등과 같이 여러 부품들이 반도체 칩과 함께 회로 기판에 실장되어 있는 패키지에서는 플럭스 세척이 용이하지 않다는 문제점이 있어 플럭스 사용이 불필요한 무플럭스 플립칩 실장방법이 필요한 것이었다. Another problem with conventional flip chip mounting methods using reflow of solder bumps is the flux cleaning process. In the flip chip mounting method using the reflow of solder bumps, a flux is used to remove the oxide bumps formed on the solder bumps of the semiconductor chip and the substrate pad of the circuit board, and the flux remaining after the flip chip mounting must be removed. However, there is a problem that the manufacturing cost is increased by the flux coating and flux cleaning process. In addition, flux cleaning is not easy in packages where several components are mounted on a circuit board with a semiconductor chip, such as a flat panel display panel, a Micro Electromechanical System (MEMS) package, or a Radio-Frequency System-on-Package (RF-SoP) package. The problem was that there was a need for a flux-free flip chip mounting method that did not require flux.

상기와 같은 솔더범프의 리플로우를 이용한 플립칩 실장방법의 문제점을 해결하기 위해 접착제 또는 접착필름을 이용한 플립칩 실장방법이 제시되었다. 접착제 또는 접착필름을 이용한 플립칩 실장방법은 솔더범프의 리플로우를 이용한 방법에 비해 저온 공정이 가능하며, 본딩 후에 플럭스 세척공정이 필요없는 장점이 있다. In order to solve the problems of the flip chip mounting method using the reflow of the solder bump as described above, a flip chip mounting method using an adhesive or an adhesive film has been proposed. The flip chip mounting method using the adhesive or the adhesive film has a low temperature process compared to the method using the reflow of the solder bumps, there is an advantage that does not need a flux cleaning process after bonding.

접착제를 이용한 플립칩 실장방법은 이방성 전도접착제(anisotropic conductive adhesive, ASA) 또는 이방성 전도필름(anisotropic conductive film, ACF)을 사용하는 방법과 비전도성 접착제(non-conductive adhesive, NCA) 또는 비전도성 필름(non-conductive film, NCF)을 사용하는 방법으로 대별할 수 있다. The flip chip mounting method using an adhesive includes an anisotropic conductive adhesive (ASA) or an anisotropic conductive film (ACF) and a non-conductive adhesive (NCA) or non-conductive film ( Non-conductive film (NCF) can be used as a method.

이방성 전도접착제 또는 이방성 전도필름을 이용한 플립칩 실장방법으로 기존에는 도 1과 같이 고분자 내에 금(Au), 은(Ag), 니켈(Ni) 등의 금속 입자(16) 또는 Au/Ni을 코팅한 플라스틱 입자와 같은 전도 입자(16)가 들어 있는 이방성 전도접착제 또는 이방성 전도필름(15)을 반도체 칩(11)의 금(Au) 범프(12)와 금속성 기판 패드 또는 UBM(under bump metallurgy)(14) 사이에 넣고 열압착시켜 본딩하는 방법이다. In a flip chip mounting method using an anisotropic conductive adhesive or an anisotropic conductive film, a metal particle (16) such as gold (Au), silver (Ag), nickel (Ni) or Au / Ni is coated in a polymer as shown in FIG. 1. The anisotropic conductive adhesive or anisotropic conductive film 15 containing the conductive particles 16 such as plastic particles is attached to the gold bumps 12 of the semiconductor chip 11 and the metallic substrate pad or under bump metallurgy UBM 14. It is a method of bonding by thermal compression bonding between them.

상기와 같은 이방성 전도접착제(anisotropic conductive adhesive, ACA) 또는 이방성 전도필름(anisotropic conductive film, ACF)(15)을 이용한 기존의 플립칩 실장방법에서는 칩 범프(12)로서 금(Au) 범프를 사용하고 있다. 그러나 금(Au)은 kg당 가격이 미화 52,000달러로 매우 비싸다는 문제점이 있다. 또한 이방성 전도접착제 또는 이방성 전도필름(15)도 가격이 고가로서 Au 칩 범프(12)와 함께 플립칩 공정의 단가를 크게 증가시키는 문제점이 있다.
In the conventional flip chip mounting method using the above anisotropic conductive adhesive (ACA) or anisotropic conductive film (ACF) 15, gold bumps are used as the chip bumps 12. have. However, Au has a problem that the price per kilogram is very high at US $ 52,000. In addition, the anisotropic conductive adhesive or anisotropic conductive film 15 also has a problem in that the price of the flip chip process with the Au chip bump 12 increases significantly because of the high price.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 그 목적은 Au 칩 범프와 이방성 전도접착제 또는 이방성 전도필름을 사용한 종래 기술의 문제점을 개선하여 반도체 칩에 구리(Cu)와 같이 강도가 높은 금속으로 형성한 지지부와 주석(Sn)과 같이 강도가 낮고 연성이 우수한 금속으로 형성한 표면부로 구성된 복합구조의 칩 범프를 구비하고 상기 칩 범프를 비전도성 접착제를 사용하여 기판 패드에 플립칩 본딩함으로써 해결하게 되는 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지를 제공하는 것이다.
The present invention has been made to solve the above problems, the object is to improve the problems of the prior art using Au chip bumps and anisotropic conductive adhesive or anisotropic conductive film to high strength, such as copper (Cu) in the semiconductor chip A chip bump having a complex structure including a support part formed of a metal and a surface part formed of a metal having low ductility and excellent ductility such as tin (Sn), and the chip bump is flip-chip bonded to the substrate pad using a non-conductive adhesive The present invention provides a method for manufacturing a flip chip package using a bump of a composite structure and a flip chip package manufactured thereby.

본 발명의 일측면에 따르면, (a) 반도체 칩에 지지부와 그 외면의 표면부로 이루어지는 범프를 형성시키는 단계; (b) 기판에 기판 패드를 형성시키는 단계; (c) 상기 반도체 칩의 범프 또는 기판의 기판 패드에 접착제를 도포하는 단계; (d) 상기 반도체 칩의 범프를 기판의 기판 패드에 배열하는 단계; 및 (e) 상기 범프를 기판 패드에 열압착하여 접속시키는 단계; 를 포함하는 것을 특징으로 하는 플립칩 패키지 제조방법을 제공한다. According to one aspect of the invention, (a) forming a bump consisting of a support portion and the surface portion of the outer surface in the semiconductor chip; (b) forming a substrate pad on the substrate; (c) applying an adhesive to a bump of the semiconductor chip or a substrate pad of the substrate; (d) arranging bumps of the semiconductor chip on substrate pads of a substrate; And (e) thermocompression bonding the bumps to the substrate pads; It provides a flip chip package manufacturing method comprising a.

바람직하게는, 상기 지지부는 구리를 사용하여 이루어지며, 상기 표면부는 주석을 사용하여 이루어지며, 상기 기판 패드는 구리를 사용하여 이루어지는 것을 특징으로 한다. Preferably, the support is made of copper, the surface is made of tin, the substrate pad is characterized in that using copper.

바람직하게는, 상기 (a) 단계는, 실리콘 웨이퍼에 티타늄, 구리, 티타늄을 순차적으로 스퍼터링하는 단계; 상기 스퍼터링된 티타늄, 구리, 티타늄의 층의 표면에 포토레지스트를 도포하고 마스킹을 하여 칩 범프 패턴을 형성하는 단계; 상기 칩 범프 패턴에서 포토레지스트 패턴 내에 노출된 외부 티타늄층을 에칭하여 제거하는 단계; 상기 칩 범프 패턴을 구리 도금액에 장입하여 구리를 전기도금하는 단계; 및 상기 전기도금된 구리 위에 주석을 전기도금하여 범프를 형성시키는 단계; 를 포함하는 것을 특징으로 한다. Preferably, the step (a) comprises the steps of sequentially sputtering titanium, copper, titanium on the silicon wafer; Applying a photoresist to the surface of the sputtered titanium, copper or titanium layer and masking to form a chip bump pattern; Etching away the outer titanium layer exposed in the photoresist pattern in the chip bump pattern; Inserting the chip bump pattern into a copper plating solution to electroplat copper; And electroplating tin on the electroplated copper to form bumps; Characterized in that it comprises a.

바람직하게는, 상기 (b) 단계는, 실리콘 웨이퍼에 티타늄, 구리, 티타늄을 순차적으로 스퍼터링하는 단계; 상기 스퍼터링된 티타늄, 구리, 티타늄의 층의 표면에 포토레지스트를 도포하고 마스킹을 하여 기판 패드 패턴을 형성하는 단계; 및 상기 기판 패드 패턴에서 포토레지스트 패턴 내에 노출된 외부 티타늄층을 에칭한 후 포토레지스트를 제거하여 기판 패드를 형성시키는 단계; 를 포함하는 것을 특징으로 한다. Preferably, the step (b) comprises the steps of sequentially sputtering titanium, copper, titanium on the silicon wafer; Applying and masking a photoresist on the surface of the sputtered titanium, copper and titanium layers to form a substrate pad pattern; And etching the outer titanium layer exposed in the photoresist pattern in the substrate pad pattern and removing the photoresist to form a substrate pad. Characterized in that it comprises a.

바람직하게는, 상기 범프의 지지부는 구리 또는 구리합금, 니켈 또는 니켈합금, 은 또는 은 합금, 금 또는 금 합금, 철 또는 철 합금 중 적어도 하나 이상으로 이루어지는 것을 특징으로 한다. Preferably, the support portion of the bump is characterized in that consisting of at least one of copper or copper alloy, nickel or nickel alloy, silver or silver alloy, gold or gold alloy, iron or iron alloy.

바람직하게는, 상기 범프의 지지부는 구리 또는 구리합금, 니켈 또는 니켈합금, 은 또는 은 합금, 금 또는 금 합금, 철 또는 철 합금 중 적어도 둘 이상을 사용하여 구성되는 다층 구조로 이루어지는 것을 특징으로 한다. Preferably, the support portion of the bump is characterized in that the multi-layer structure consisting of at least two or more of copper or copper alloy, nickel or nickel alloy, silver or silver alloy, gold or gold alloy, iron or iron alloy. .

바람직하게는, 상기 범프의 지지부와 표면부는 전기도금법, 스퍼터링법, 진공증착법, 전자빔 증착법, 화학증착법, 무전해도금법, 스크린프린팅법, 잉크젯 분사법 중 적어도 하나 이상의 방식을 통해 형성되는 것을 특징으로 한다. Preferably, the support portion and the surface portion of the bump is characterized in that it is formed by at least one or more of the electroplating method, sputtering method, vacuum deposition method, electron beam deposition method, chemical vapor deposition method, electroless plating method, screen printing method, inkjet injection method. .

바람직하게는, 상기 표면부는 주석 또는 솔더합금을 사용하여 이루어지는 것을 특징으로 한다. Preferably, the surface portion is characterized in that using the tin or solder alloy.

바람직하게는, 상기 표면부는 주석 또는 솔더합금에 금 또는 금 합금, 은 또는 은 합금, 백금 또는 백금 합금 중 적어도 하나 이상을 사용하여 코팅층을 형성하는 것을 특징으로 한다. Preferably, the surface portion is characterized in that to form a coating layer using at least one or more of gold or gold alloy, silver or silver alloy, platinum or platinum alloy in the tin or solder alloy.

바람직하게는, 상기 솔더합금은 주석에 은, 구리, 비스무스, 인듐, 아연, 안티몬, 납 및 금 중 적어도 하나 이상이 함유된 합금 조성으로 이루어지는 것을 특징으로 한다. Preferably, the solder alloy is characterized by consisting of an alloy composition containing at least one of silver, copper, bismuth, indium, zinc, antimony, lead and gold in the tin.

바람직하게는, 주석 또는 솔더합금을 사용하여 이루어지는 표면부는 전기도금법, 스퍼터링법, 진공증착법, 전자빔 증착법, 화학증착법, 무전해도금법, 스크린프린팅법, 잉크젯 분사법 중 적어도 하나 이상의 방식을 통해 형성되는 것을 특징으로 한다. Preferably, the surface portion formed using tin or solder alloy is formed by at least one of electroplating, sputtering, vacuum deposition, electron beam deposition, chemical vapor deposition, electroless plating, screen printing, and inkjet spraying. It features.

바람직하게는, 상기 접착제는 비전도성 접착제 또는 비전도성 필름인 것을 특징으로 한다. Preferably, the adhesive is characterized in that the non-conductive adhesive or non-conductive film.

바람직하게는, 상기 접착제는 이방성 전도접착제 또는 이방성 전도필름인 것을 특징으로 한다. Preferably, the adhesive is characterized in that the anisotropic conductive adhesive or an anisotropic conductive film.

바람직하게는, 상기 기판은 인쇄회로기판, 유연 기판, 세라믹 기판, 유리 기판, 플라스틱 기판 중 적어도 하나 이상으로 이루어지는 것을 특징으로 한다. Preferably, the substrate is made of at least one of a printed circuit board, a flexible substrate, a ceramic substrate, a glass substrate, a plastic substrate.

바람직하게는, 상기 기판 패드는, 구리, 구리합금, 니켈, 니켈 합금, 금, 금 합금, 은, 은 합금, 백금, 백금 합금, 크롬, 크롬 합금, 티타늄, 티타늄 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 주석, 주석 합금 중 어느 하나로 이루어진 단층 구조이거나, 구리, 구리합금, 니켈, 니켈 합금, 금, 금 합금, 은, 은 합금, 백금, 백금 합금, 크롬, 크롬 합금, 티타늄, 티타늄 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 주석, 주석 합금 중 적어도 둘 이상으로 이루어진 다층 구조인 것을 특징으로 한다. Preferably, the substrate pad is copper, copper alloy, nickel, nickel alloy, gold, gold alloy, silver, silver alloy, platinum, platinum alloy, chromium, chromium alloy, titanium, titanium alloy, aluminum, aluminum alloy, iron , Single layer structure consisting of iron alloy, tin, tin alloy, copper, copper alloy, nickel, nickel alloy, gold, gold alloy, silver, silver alloy, platinum, platinum alloy, chromium, chrome alloy, titanium, titanium alloy It is characterized in that the multilayer structure consisting of at least two of aluminum, aluminum alloy, iron, iron alloy, tin, tin alloy.

한편 본 발명의 다른 측면에 따르면, 전술한 특징들 중 하나에 따른 제조방법으로 제조된 플립칩 패키지를 제공한다. Meanwhile, according to another aspect of the present invention, there is provided a flip chip package manufactured by the manufacturing method according to one of the above-described features.

한편 본 발명의 또 다른 측면에 따르면, 전술한 특징들 중 하나에 따른 제조방법으로 제조되며, 반도체 칩에 형성되는 범프의 지지부는 그 외면의 표면부에 비해 높은 강도를 가지는 것을 특징으로 하는 플립칩 패키지를 제공한다.
Meanwhile, according to another aspect of the present invention, a flip chip manufactured by the manufacturing method according to one of the above-described characteristics, and the support portion of the bump formed on the semiconductor chip has a higher strength than the surface portion of the outer surface Provide the package.

본 발명에 따르면, 지지부와 표면부로 구성된 복합구조의 범프들을 기판 패드에 열압착하여 접속하면 강도가 높은 지지부에 의해 범프의 형상 변화가 최소화 되면서도 연성이 우수한 표면부가 용이하게 소성변형됨으로써 칩 범프와 기판패드간의 접촉 면적이 최대화되어 플립칩 접속부의 접속저항을 현저히 낮출 수 있는 이점이 있다. 또한 전기적 특성이 우수하며 크기가 최소화된 칩 실장방법을 저온 공정, 무플럭스 공정과 저가 공정으로 이룰 수 있는 이점이 있다. According to the present invention, when the bumps of the composite structure including the support part and the surface part are thermally compressed and connected to the substrate pad, the bumps and the substrate are easily plastically deformed by minimizing the shape change of the bumps by the support part having high strength and having excellent ductility. There is an advantage that the contact area between the pads is maximized to significantly lower the connection resistance of the flip chip connection. In addition, there is an advantage in that the chip mounting method having excellent electrical characteristics and minimized size can be achieved by a low temperature process, a flux-free process, and a low cost process.

실제 구리(Cu)는 kg당 가격이 미화 7.4달러이며, 주석(Sn)은 kg당 가격이 미화 19달러로 금에 비해 가격이 훨씬 저렴하다. 또한 비전도성 접착제에는 전도입자가 없기 때문에 가격이 이방성 전도접착제 또는 이방성 전도필름에 비해 훨씬 저렴하다. In fact, copper (Cu) is priced at US $ 7.4 / kg, and tin (Sn) is US $ 19 / kg, much cheaper than gold. In addition, since the non-conductive adhesive has no conductive particles, the price is much lower than that of the anisotropic conductive adhesive or the anisotropic conductive film.

기존의 Au 범프를 구비한 반도체 칩을 전도 입자를 함유하고 있지 않은 비전도성 접착제를 사용하여 플립칩 본딩하면 Au 범프의 표면이 변형되지 않아 Au 범프와 기판 패드 사이에 비전도성 접착제가 포획되며, 금 범프와 기판 패드의 접촉이 제대로 이루어지지 않게 된다. 이에 따라 비전도성 접착제를 사용하여 플립칩 본딩한 접속부의 접속저항이 이방성 전도접착제 또는 이방성 전도필름을 사용하여 플립칩 본딩한 접속부의 접속저항보다 높기 때문에, Au 범프를 구비한 반도체 칩을 플립칩 본딩하는데 비전도성 접착제가 잘 사용되지 않고 있는 실정이었다. 그러나 본 발명에서는 주석(Sn)과 같이 금(Au) 보다 강도가 훨씬 낮으며 연성이 우수한 금속을 사용하여 칩 범프의 표면부를 구성함으로써 플립칩 본딩을 위한 열압착시 범프 표면부가 용이하게 변형됨으로써 칩 범프와 기판 패드 사이의 접촉면적이 크게 증가하게 되어 플립칩 접속부의 접속저항을 낮출 수 있게 된다. When flip chip bonding a conventional semiconductor chip with Au bumps using a non-conductive adhesive containing no conductive particles, the surface of the Au bumps is not deformed and non-conductive adhesive is captured between the Au bumps and the substrate pads. The bumps and the substrate pads are not properly contacted. Accordingly, since the connection resistance of the connection portion flip-bonded using a non-conductive adhesive is higher than the connection resistance of the connection portion flip-bonded using an anisotropic conductive adhesive or an anisotropic conductive film, the semiconductor chip having Au bumps is flip-chip bonded. However, the non-conductive adhesive was not used well. However, in the present invention, the bump surface portion is easily deformed during thermocompression bonding for flip chip bonding by forming the surface portion of the chip bump using a metal having much lower strength and superior ductility, such as tin (Sn). The contact area between the bump and the substrate pad is greatly increased, thereby reducing the connection resistance of the flip chip connection.

본 발명과는 달리 강도가 높은 금속으로 구성한 범프 지지부가 없이 주석(Sn)이나 솔더합금과 같이 강도가 낮고 연성이 우수한 금속들만으로 구성된 칩 범프를 구비한 시편을 플립칩 본딩하면 주석 범프가 심하게 소성변형되어 옆으로 심하게 퍼지기 때문에 미세피치의 반도체 칩을 플립칩 실장하는데 문제점이 있다. 반면에 본 발명과 같이 지지부와 표면부의 복합구조로 구성된 칩 범프를 구비한 반도체 칩을 플립칩 본딩하면 범프의 변형이 표면부에만 국한되고 지지부에서는 억제되기 때문에 미세 피치의 반도체 칩을 기판에 플립칩 실장할 수 있는 장점이 있다.
Unlike the present invention, when flip chip bonding a specimen having a chip bump made of only low strength and ductile metals such as tin (Sn) or solder alloy without a bump support part made of high strength metal, the tin bump is severely plastically deformed. Since it spreads heavily to the side, there is a problem in flip chip mounting of a fine pitch semiconductor chip. On the other hand, when flip chip bonding a semiconductor chip having a chip bump composed of a complex structure of a support part and a surface part as in the present invention, since the deformation of the bump is limited to the surface part and the support part is suppressed, a fine pitch semiconductor chip is flipped onto the substrate. There is an advantage that can be implemented.

도 1은 종래 기술에 따른 플립칩 실장 방법을 설명하기 위한 도면.
도 2는 본 발명에 따른 복합구조의 범프를 사용하여 이루어진 플립칩 패키지와 그 제조방법을 설명하기 위한 도면.
도 3은 본 발명에 따른 플립칩 패키지의 접속부를 보여주는 사진.
도 4는 본 발명의 제조방법과 종래 방법을 대비하여 설명하기 위한 도면. 1 is a view for explaining a flip chip mounting method according to the prior art.
Figure 2 is a view for explaining a flip chip package and a manufacturing method using a bump of a composite structure according to the present invention.
Figure 3 is a photograph showing a connection of the flip chip package according to the present invention.
Figure 4 is a view for explaining the preparation method and the conventional method of the present invention.

이하 본 발명에 따른 복합구조의 범프를 사용하여 이루어진 플립칩 패키지와 그 제조방법에 대한 실시 예를 첨부한 도면을 참고하여 더 상세히 설명한다.Hereinafter, an embodiment of a flip chip package and a method of manufacturing the same using a bump of a composite structure according to the present invention will be described in more detail with reference to the accompanying drawings.

본 발명에서는 도 2의 (a)와 (b)에 도시된 바와 같이 반도체 칩(11)에 구리(Cu)와 같이 강도가 높은 금속으로 형성한 지지부(211)와 주석(Sn)과 같이 강도가 낮고 연성이 우수한 금속으로 형성한 표면부(212)로 구성된 복합구조의 칩 범프(21)를 구비시키고, 상기 칩 범프(21)를 비전도성 접착제(22)를 사용하여 기판 패드(14)에 플립칩 본딩함으로써 플립칩 패키지를 제조하게 된다. In the present invention, as shown in (a) and (b) of FIG. 2, the strength of the semiconductor chip 11 is high, such as the support portion 211 and tin (Sn) formed of a metal having high strength such as copper (Cu). A chip bump 21 having a complex structure composed of a surface portion 212 formed of a low ductility metal is provided, and the chip bump 21 is flipped onto the substrate pad 14 using a non-conductive adhesive 22. By chip bonding, a flip chip package is manufactured.

본 발명에 따라 구리(Cu)로 형성한 지지부(211)와 주석(Sn)으로 형성한 표면부(212)의 복합구조로 구성된 Cu/Sn 칩 범프(21)를 구비하고 비전도성 접착제(22)를 사용하여 기판 패드(14)에 플립칩 본딩하여 이루어진 시편을 제작하기 위해 우선 Cu/Sn 복합구조의 범프(21)가 구비되어 있는 반도체 칩(11) 시편과 금속성의 기판 패드(14)가 구비되어 있는 기판(13) 시편을 제작하였다. According to the present invention, a non-conductive adhesive 22 having a Cu / Sn chip bump 21 having a complex structure of a support portion 211 formed of copper (Cu) and a surface portion 212 formed of tin (Sn) is provided. In order to fabricate the specimen formed by flip chip bonding to the substrate pad 14 using the semiconductor chip 11 and the metallic substrate pad 14 and the semiconductor chip 11 is provided with a bump 21 of the Cu / Sn composite structure A specimen of the substrate 13 was prepared.

반도체 칩(11) 시편을 제작하기 위해 실리콘(Si) 웨이퍼에 0.1㎛ 두께의 티타늄(Ti), 2㎛ 두께의 구리(Cu)와 0.1㎛ 두께의 티타늄(Ti)를 순차적으로 스퍼터링하여 Ti/Cu/Ti 층을 형성한 후에 AZ4620 포토레지스트를 도포하고 접촉식 마스크 얼라이너를 사용하여 Cu/Sn 복합구조의 칩 범프 패턴을 형성하였다. 5% HF를 사용하여 포토레지스트 패턴 내에 노출된 Ti/Cu/Ti의 표면 Ti 층을 에칭하여 제거하였다. 이와 같은 시편을 Cu 도금액에 장입하고 10 mA/cm2의 전류밀도를 인가하여 원하는 두께의 구리(Cu)를 전기도금한 후, 시편을 증류수로 세척하고 주석(Sn) 용액에 다시 장입하여 10 mA/cm2의 전류밀도로 주석(Sn)을 전기도금하여 Cu/Sn 복합구조의 칩 범프(21)를 형성하였다. To fabricate the semiconductor chip 11 specimen, Ti / Cu was sequentially sputtered with 0.1 μm thick titanium (Ti), 2 μm thick copper (Cu), and 0.1 μm thick titanium (Ti) on a silicon (Si) wafer. After forming the / Ti layer, the AZ4620 photoresist was applied and a contact bump aligner was used to form a chip bump pattern of a Cu / Sn composite structure. 5% HF was used to etch away the surface Ti layer of Ti / Cu / Ti exposed in the photoresist pattern. After loading the specimen into the Cu plating solution and applying a current density of 10 mA / cm 2 to electroplating copper (Cu) of a desired thickness, the specimen was washed with distilled water and reloaded into a tin (Sn) solution to load 10 mA. Tin (Sn) was electroplated at a current density of / cm 2 to form a chip bump 21 having a Cu / Sn composite structure.

구리(Cu) 기판 패드(14)가 구비된 기판(13) 시편을 제작하기 위해 실리콘(Si) 웨이퍼에 0.1㎛ 두께의 티타늄(Ti), 2㎛ 두께의 구리(Cu)와 0.1㎛ 두께의 티타늄(Ti)를 순차적으로 스퍼터링하여 Ti/Cu/Ti 층을 형성한 후에 AZ4620 포토레지스트를 도포하고 접촉식 마스크 얼라이너를 사용하여 Cu/Sn 칩 범프(21)를 플립칩 본딩할 기판 패드(14) 패턴을 형성하였다. 5% HF를 사용하여 포토레지스트 패턴 내에 노출된 Ti/Cu/Ti의 표면 Ti 층을 에칭한 후 포토레지스트를 제거하여, 구리 기판 패드(14)가 구비된 기판(13) 시편을 형성하였다. 0.1 μm thick titanium (Ti), 2 μm thick copper (Cu) and 0.1 μm thick titanium on a silicon (Si) wafer to fabricate a substrate 13 specimen having a copper (Cu) substrate pad 14 After the sputtering of (Ti) to form a Ti / Cu / Ti layer, the substrate pad 14 pattern to apply the AZ4620 photoresist and flip chip bond the Cu / Sn chip bumps 21 using a contact mask aligner. Formed. After etching the surface Ti layer of Ti / Cu / Ti exposed in the photoresist pattern using 5% HF, the photoresist was removed, thereby forming a substrate 13 specimen having the copper substrate pads 14.

반도체 칩(11) 시편의 Cu/Sn 칩 범프(21) 부위에 비전도성 접착제(22)를 도포하고 Cu/Sn 칩 범프(21)들을 기판 패드(14)에 플립칩 본더를 사용하여 정렬한 후 6℃의 승온 속도로 160℃에서 60초 동안 100 MPa의 압력으로 가압하여 플립칩 본딩하였다. 본 발명에 의한 플립칩 실장 방법에서는 Cu/Sn 칩 범프(21)의 주석(Sn) 표면부(212)를 리플로우할 필요가 없기 때문에 주석의 용융온도인 221℃보다 낮은 160℃에서의 저온공정이 가능하며 또한 무플럭스 공정이 가능하였다. After the non-conductive adhesive 22 is applied to the Cu / Sn chip bump 21 portion of the semiconductor chip 11 specimen, the Cu / Sn chip bumps 21 are aligned with the substrate pad 14 by using a flip chip bonder. Flip chip bonding was performed by pressing at a pressure of 100 MPa at 160 ° C. for 60 seconds at a temperature rising rate of 6 ° C. In the flip chip mounting method according to the present invention, since it is not necessary to reflow the tin (Sn) surface portion 212 of the Cu / Sn chip bump 21, a low temperature process at 160 ° C. lower than 221 ° C., which is the melting temperature of tin, This was possible and also a flux-free process was possible.

도 3에는 본 발명의 실시예에 의해 플립칩 본딩된 접속부의 주사전자현미경 사진을 나타내었다. 플립칩 본딩 압력에 의해 Cu/Sn 범프(21)의 주석 표면부(212)가 용이하게 변형되기 때문에 Cu/Sn 칩 범프(21)가 기판 패드(14)에 잘 접촉되어 있는 것을 도 3을 통해 관찰할 수 있다. 본 실시예에 의해 Cu/Sn 복합구조의 범프(21)가 구비된 반도체 칩(11)을 비전도성 접착제(22)를 사용하여 기판 패드(14)에 플립칩 본딩한 시편들은 10 mΩ의 매우 낮은 평균 접속저항을 나타내었다. 3 shows a scanning electron micrograph of a flip chip bonded connection according to an embodiment of the present invention. 3 shows that the Cu / Sn chip bump 21 is in good contact with the substrate pad 14 because the tin surface 212 of the Cu / Sn bump 21 is easily deformed by the flip chip bonding pressure. Can be observed. According to the present embodiment, the specimens in which the semiconductor chip 11 including the Cu / Sn bumps 21 are flip-chip bonded to the substrate pad 14 using the non-conductive adhesive 22 have a very low 10 mΩ. Average connection resistance is shown.

반면에 기존의 금(Au) 범프(12)를 사용하여 플립칩 본딩을 하면 도 4의 (a)와 (b)에 도시한 바와 같이 주석(Sn)에 비해 강도가 높은 금(Au) 범프(12)의 표면이 변형되지 않아 금(Au) 범프(12)와 기판 패드(14) 사이의 계면에서 접촉면적이 충분하지 않게 되어, 접속저항이 크게 나빠지게 된다. 기존의 금(Au) 범프(12)가 구비된 반도체 칩(11)을 비전도성 접착제(22)를 사용하여 기판 패드(14)에 플립칩 본딩한 시편은 본 발명의 결과물에 의한 평균 접속저항인 10 mΩ보다 훨씬 높은 250 mΩ의 평균접속저항을 나타내었다. On the other hand, when flip chip bonding using the existing Au bump 12, as shown in (a) and (b) of FIG. The surface of 12 is not deformed, so that the contact area is not sufficient at the interface between the gold bumps 12 and the substrate pads 14, and the connection resistance is greatly worsened. A specimen in which the semiconductor chip 11 having the existing Au bumps 12 is flip-chip bonded to the substrate pad 14 using the non-conductive adhesive 22 is an average connection resistance according to the result of the present invention. The average connection resistance was 250 mΩ, much higher than 10 mΩ.

본 실시예에서는 Cu/Sn 복합구조의 범프(21)를 전기도금법을 사용하여 형성하였다. 하지만 본 발명이 이에 제한되는 것은 아니며, Cu/Sn 복합구조의 범프(21)를 전기도금법, 스퍼터링법, 진공증착법, 전자빔 증착법, 화학증착법, 무전해도금법, 스크린프린팅법, 잉크젯 분사법 중의 어느 하나 또는 둘 이상으로 이루어진 방법을 사용하여 형성하는 것도 가능하다. In this embodiment, the bump 21 of the Cu / Sn composite structure was formed by the electroplating method. However, the present invention is not limited thereto, and the bump 21 of the Cu / Sn composite structure may be any one of an electroplating method, a sputtering method, a vacuum deposition method, an electron beam deposition method, a chemical vapor deposition method, an electroless plating method, a screen printing method, and an inkjet spraying method. Or it can also form using the method which consists of two or more.

본 실시예에서는 복합구조의 칩 범프(21)의 지지부(211)로 구리(Cu)를 사용하였다. 하지만 본 발명이 이에 제한되는 것은 아니며, 칩 범프(21)의 지지부(211) 재질로서 구리(Cu) 또는 구리합금, 니켈(Ni) 또는 니켈합금, 은(Ag) 또는 은 합금, 금(Au) 또는 금 합금, 철(Fe) 또는 철 합금 중의 어느 하나 또는 둘 이상을 함유하는 재료를 사용하는 것도 가능하다. In the present embodiment, copper (Cu) is used as the support portion 211 of the chip bump 21 of the composite structure. However, the present invention is not limited thereto, and as the support part 211 of the chip bump 21, copper (Cu) or copper alloy, nickel (Ni) or nickel alloy, silver (Ag) or silver alloy, gold (Au) Alternatively, it is also possible to use a material containing any one or two or more of gold alloys, iron (Fe) or iron alloys.

본 실시예에서는 칩 범프(21)의 지지부(211)로 구리(Cu) 단일층 구조를 사용하였다. 하지만 본 발명이 이에 제한되는 것은 아니며, 칩 범프(21)의 지지부(211) 구조로서 구리(Cu) 또는 구리합금, 니켈(Ni) 또는 니켈합금, 은(Ag) 또는 은 합금, 금(Au) 또는 금 합금, 철(Fe) 또는 철 합금 중의 어느 하나를 사용하여 형성된 단일층 구조 또는 둘 이상을 사용하여 구성된 다층 구조를 사용하는 것도 가능하다. In this embodiment, a copper (Cu) single layer structure is used as the support portion 211 of the chip bump 21. However, the present invention is not limited thereto, and as the structure of the support part 211 of the chip bump 21, copper (Cu) or copper alloy, nickel (Ni) or nickel alloy, silver (Ag) or silver alloy, gold (Au) Alternatively, it is also possible to use a single layer structure formed using any one of a gold alloy, iron (Fe) or an iron alloy, or a multilayer structure constructed using two or more.

본 실시예에서는 칩 범프(21)의 표면부(212)로서 주석(Sn)을 사용하였다. 하지만 본 발명이 이에 제한되는 것은 아니며, 칩 범프(21)의 표면부(212) 재질로서 주석에 은(Ag), 구리(Cu), 비스무스(Bi), 인듐(In), 아연(Zn), 안티몬(Sb), 납(Pb) 및 금(Au) 중 적어도 어느 하나가 함유된 합금 조성으로 이루어진 솔더합금을 사용하는 것도 가능하다. In the present embodiment, tin (Sn) is used as the surface portion 212 of the chip bump 21. However, the present invention is not limited thereto, and as a material of the surface portion 212 of the chip bump 21, silver (Ag), copper (Cu), bismuth (Bi), indium (In), zinc (Zn), It is also possible to use a solder alloy made of an alloy composition containing at least one of antimony (Sb), lead (Pb) and gold (Au).

본 실시예에서는 칩 범프(21)의 표면부(212)로서 주석(Sn)을 사용하였다. 하지만 본 발명이 이에 제한되는 것은 아니며, 주석(Sn) 또는 솔더합금으로 구성한 칩 범프(21)의 표면부(212)에 산화방지막으로서 금(Au) 또는 금 합금, 은(Ag) 또는 은 합금, 백금(Pt) 또는 백금 합금 중의 어느 하나 또는 둘 이상을 사용하여 코팅층을 형성하는 것도 가능하다. In the present embodiment, tin (Sn) is used as the surface portion 212 of the chip bump 21. However, the present invention is not limited thereto, and gold (Au), gold alloys, silver (Ag), or silver alloys may be used as anti-oxidation films on the surface portions 212 of the chip bumps 21 formed of tin (Sn) or solder alloys. It is also possible to form the coating layer using any one or more of platinum (Pt) or platinum alloy.

본 실시예에서는 비전도성 접착제(22)를 사용하여 Cu/Sn 범프(21)가 구비된 반도체 칩(11)을 기판 패드(14)에 플립칩 본딩하였다. 하지만 본 발명이 이에 제한되는 것은 아니며, 비전도성 접착필름(non-conductive film)을 사용하여 Cu/Sn 범프(21)가 구비된 반도체 칩(11)을 기판 패드(14)에 플립칩 본딩하는 것도 가능하다. In this embodiment, the semiconductor chip 11 with the Cu / Sn bumps 21 is flip-chip bonded to the substrate pad 14 using the non-conductive adhesive 22. However, the present invention is not limited thereto, and flip chip bonding of the semiconductor chip 11 having the Cu / Sn bumps 21 to the substrate pad 14 may be performed using a non-conductive film. It is possible.

본 실시예에서는 비전도성 접착제(22)를 사용하여 Cu/Sn 범프(21)가 구비된 반도체 칩(11)을 기판 패드(14)에 플립칩 본딩하였다. 하지만 본 발명이 이에 제한되는 것은 아니며, 이방성 전도접착제 또는 이방성 전도필름(15)을 사용하여 Cu/Sn 범프(21)가 구비된 반도체 칩(11)을 기판 패드(14)에 플립칩 본딩하는 것도 가능하다. In this embodiment, the semiconductor chip 11 with the Cu / Sn bumps 21 is flip-chip bonded to the substrate pad 14 using the non-conductive adhesive 22. However, the present invention is not limited thereto, and flip chip bonding of the semiconductor chip 11 having the Cu / Sn bumps 21 to the substrate pad 14 using the anisotropic conductive adhesive or the anisotropic conductive film 15 is also possible. It is possible.

본 실시예에서는 지지부와 표면부로 구성된 Cu/Sn 범프(21)가 구비된 반도체 칩(11)을 플립칩 본딩할 기판(13)으로 실리콘 웨이퍼를 사용하여 구성하였다. 하지만 본 발명이 이에 제한되는 것은 아니며, 지지부(211)와 표면부(212)로 구성된 복합구조의 범프(21)를 플립칩 본딩할 기판(13)으로 인쇄회로기판, 유연 기판, 세라믹 기판, 유리 기판, 플라스틱 기판 중에서 선택된 어느 하나 또는 둘 이상을 조합하여 구성하는 것이 가능하다. In this embodiment, a silicon wafer is used as the substrate 13 to flip chip bond the semiconductor chip 11 with the Cu / Sn bumps 21 composed of the support portion and the surface portion. However, the present invention is not limited thereto, and the printed circuit board, the flexible substrate, the ceramic substrate, and the glass may be used as the substrate 13 for flip chip bonding the bump 21 having the complex structure including the support part 211 and the surface part 212. It is possible to configure by combining any one or two or more selected from a substrate, a plastic substrate.

본 실시예에서는 지지부(211)와 표면부(212)로 구성된 Cu/Sn 범프(21)가 구비된 반도체 칩(11)을 플립칩 본딩할 기판(13)의 기판 패드(14)로서 티타늄(Ti)과 구리(Cu)의 다층구조로 구성된 기판 패드(14)를 사용하였다. 하지만 본 발명이 이에 제한되는 것은 아니며, 반도체 칩(11)을 플립칩 본딩할 기판(13)의 기판 패드(14)로서 구리(Cu), 구리합금, 니켈(Ni), 니켈 합금, 금(Au), 금 합금, 은(Ag), 은 합금, 백금(Pt), 백금 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 알루미늄(Al), 알루미늄 합금, 철(Fe), 철 합금, 주석(Sn), 주석 합금 중의 어느 하나로 이루어진 단층구조 또는 둘 이상으로 이루어진 다층구조의 기판 패드(14)를 사용하여 플립칩 본딩하는 것도 가능하다. In the present embodiment, titanium (Ti) is used as the substrate pad 14 of the substrate 13 to flip-chip bond the semiconductor chip 11 having the Cu / Sn bumps 21 including the support 211 and the surface 212. ) And a substrate pad 14 having a multilayer structure of copper (Cu). However, the present invention is not limited thereto, and as the substrate pad 14 of the substrate 13 to flip-chip the semiconductor chip 11, copper (Cu), copper alloy, nickel (Ni), nickel alloy, and gold (Au) may be used. ), Gold alloy, silver (Ag), silver alloy, platinum (Pt), platinum alloy, chromium (Cr), chromium alloy, titanium (Ti), titanium alloy, aluminum (Al), aluminum alloy, iron (Fe), It is also possible to flip-chip bond using a monolayer structure made of any one of iron alloy, tin (Sn) and tin alloy, or a substrate pad 14 having a multilayer structure made of two or more.

이상과 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
As described above, an optimal embodiment has been disclosed in the drawings and specification. Although specific terms have been employed herein, they are used for purposes of illustration only and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

11 : 반도체 칩 12 : 범프
13 : 기판 14 : 기판 패드
15 : 전도접착제 16 : 금속 입자
21 : 범프 211 : 지지부
212 : 표면부 22 : 비전도성 접착제11: semiconductor chip 12: bump
13 substrate 14 substrate pad
15 conductive adhesive 16 metal particles
21 bump 211: support portion
212: surface portion 22: non-conductive adhesive

Claims (17)

(a) 반도체 칩에 지지부와 그 외면의 표면부로 이루어지는 범프를 형성시키는 단계;
(b) 기판에 기판 패드를 형성시키는 단계;
(c) 상기 반도체 칩의 범프 또는 기판의 기판 패드에 접착제를 도포하는 단계;
(d) 상기 반도체 칩의 범프를 기판의 기판 패드에 배열하는 단계; 및
(e) 상기 범프를 기판 패드에 열압착하여 접속시키는 단계; 를 포함하는 것을 특징으로 하는 플립칩 패키지 제조방법.
(a) forming a bump on the semiconductor chip, the bump comprising a support portion and a surface portion of its outer surface;
(b) forming a substrate pad on the substrate;
(c) applying an adhesive to a bump of the semiconductor chip or a substrate pad of the substrate;
(d) arranging bumps of the semiconductor chip on substrate pads of a substrate; And
(e) thermocompression bonding the bumps to the substrate pads; Flip chip package manufacturing method comprising a.
제 1항에 있어서,
상기 지지부는 구리를 사용하여 이루어지며, 상기 표면부는 주석을 사용하여 이루어지며, 상기 기판 패드는 구리를 사용하여 이루어지는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 1,
The support portion is made of copper, the surface portion is made of tin, the substrate pad is a flip chip package manufacturing method, characterized in that made of copper.
제 2항에 있어서,
상기 (a) 단계는,
실리콘 웨이퍼에 티타늄, 구리, 티타늄을 순차적으로 스퍼터링하는 단계;
상기 스퍼터링된 티타늄, 구리, 티타늄의 층의 표면에 포토레지스트를 도포하고 마스킹을 하여 칩 범프 패턴을 형성하는 단계;
상기 칩 범프 패턴에서 포토레지스트 패턴 내에 노출된 외부 티타늄층을 에칭하여 제거하는 단계;
상기 칩 범프 패턴을 구리 도금액에 장입하여 구리를 전기도금하는 단계; 및
상기 전기도금된 구리 위에 주석을 전기도금하여 범프를 형성시키는 단계; 를 포함하는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 2,
The step (a)
Sequentially sputtering titanium, copper, and titanium on the silicon wafer;
Applying a photoresist to the surface of the sputtered titanium, copper or titanium layer and masking to form a chip bump pattern;
Etching away the outer titanium layer exposed in the photoresist pattern in the chip bump pattern;
Inserting the chip bump pattern into a copper plating solution to electroplat copper; And
Electroplating tin on the electroplated copper to form bumps; Flip chip package manufacturing method comprising a.
제 2항에 있어서,
상기 (b) 단계는,
실리콘 웨이퍼에 티타늄, 구리, 티타늄을 순차적으로 스퍼터링하는 단계;
상기 스퍼터링된 티타늄, 구리, 티타늄의 층의 표면에 포토레지스트를 도포하고 마스킹을 하여 기판 패드 패턴을 형성하는 단계; 및
상기 기판 패드 패턴에서 포토레지스트 패턴 내에 노출된 외부 티타늄층을 에칭한 후 포토레지스트를 제거하여 기판 패드를 형성시키는 단계; 를 포함하는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 2,
The step (b)
Sequentially sputtering titanium, copper, and titanium on the silicon wafer;
Applying and masking a photoresist on the surface of the sputtered titanium, copper and titanium layers to form a substrate pad pattern; And
Etching the outer titanium layer exposed in the photoresist pattern in the substrate pad pattern and removing the photoresist to form a substrate pad; Flip chip package manufacturing method comprising a.
제 1항에 있어서,
상기 범프의 지지부는 구리 또는 구리합금, 니켈 또는 니켈합금, 은 또는 은 합금, 금 또는 금 합금, 철 또는 철 합금 중 적어도 하나 이상으로 이루어지는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 1,
The support portion of the bump is a flip chip package manufacturing method, characterized in that made of at least one of copper or copper alloy, nickel or nickel alloy, silver or silver alloy, gold or gold alloy, iron or iron alloy.
제 1항에 있어서,
상기 범프의 지지부는 구리 또는 구리합금, 니켈 또는 니켈합금, 은 또는 은 합금, 금 또는 금 합금, 철 또는 철 합금 중 적어도 둘 이상을 사용하여 구성되는 다층 구조로 이루어지는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 1,
Fabrication of the flip chip package, characterized in that the support portion of the bump consists of a multi-layer structure consisting of at least two or more of copper or copper alloy, nickel or nickel alloy, silver or silver alloy, gold or gold alloy, iron or iron alloy Way.
제 1항에 있어서,
상기 범프의 지지부와 표면부는 전기도금법, 스퍼터링법, 진공증착법, 전자빔 증착법, 화학증착법, 무전해도금법, 스크린프린팅법, 잉크젯 분사법 중 적어도 하나 이상의 방식을 통해 형성되는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 1,
The support part and the surface part of the bump are manufactured by at least one of electroplating method, sputtering method, vacuum deposition method, electron beam deposition method, chemical vapor deposition method, electroless plating method, screen printing method, inkjet spraying method. Way.
제 1항에 있어서,
상기 표면부는 주석 또는 솔더합금을 사용하여 이루어지는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 1,
The surface portion of the flip chip package manufacturing method, characterized in that using the tin or solder alloy.
제 8항에 있어서,
상기 표면부는 주석 또는 솔더합금에 금 또는 금 합금, 은 또는 은 합금, 백금 또는 백금 합금 중 적어도 하나 이상을 사용하여 코팅층을 형성하는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 8,
The surface portion of the flip chip package manufacturing method characterized in that to form a coating layer using at least one of gold or gold alloy, silver or silver alloy, platinum or platinum alloy in the tin or solder alloy.
제 8항에 있어서,
상기 솔더합금은 주석에 은, 구리, 비스무스, 인듐, 아연, 안티몬, 납 및 금 중 적어도 하나 이상이 함유된 합금 조성으로 이루어지는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 8,
The solder alloy is a flip chip package manufacturing method, characterized in that consisting of an alloy composition containing at least one of silver, copper, bismuth, indium, zinc, antimony, lead and gold in the tin.
제 8항에 있어서,
주석 또는 솔더합금을 사용하여 이루어지는 표면부는 전기도금법, 스퍼터링법, 진공증착법, 전자빔 증착법, 화학증착법, 무전해도금법, 스크린프린팅법, 잉크젯 분사법 중 적어도 하나 이상의 방식을 통해 형성되는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 8,
The surface portion formed using tin or solder alloy is flip formed by at least one of electroplating, sputtering, vacuum deposition, electron beam deposition, chemical vapor deposition, electroless plating, screen printing, and inkjet spraying. Chip package manufacturing method.
제 1항에 있어서,
상기 접착제는 비전도성 접착제 또는 비전도성 필름인 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 1,
The adhesive is a non-conductive adhesive or non-conductive film, characterized in that the flip chip package manufacturing method.
제 1항에 있어서,
상기 접착제는 이방성 전도접착제 또는 이방성 전도필름인 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 1,
The adhesive is an anisotropic conductive adhesive or anisotropic conductive film, characterized in that the flip chip package manufacturing method.
제 1항에 있어서,
상기 기판은 인쇄회로기판, 유연 기판, 세라믹 기판, 유리 기판, 플라스틱 기판 중 적어도 하나 이상으로 이루어지는 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 1,
The substrate is a flip chip package manufacturing method, characterized in that made of at least one of a printed circuit board, a flexible substrate, a ceramic substrate, a glass substrate, a plastic substrate.
제 1항에 있어서,
상기 기판 패드는,
구리, 구리합금, 니켈, 니켈 합금, 금, 금 합금, 은, 은 합금, 백금, 백금 합금, 크롬, 크롬 합금, 티타늄, 티타늄 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 주석, 주석 합금 중 어느 하나로 이루어진 단층 구조이거나,
구리, 구리합금, 니켈, 니켈 합금, 금, 금 합금, 은, 은 합금, 백금, 백금 합금, 크롬, 크롬 합금, 티타늄, 티타늄 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 주석, 주석 합금 중 적어도 둘 이상으로 이루어진 다층 구조인 것을 특징으로 하는 플립칩 패키지 제조방법.
The method of claim 1,
The substrate pad,
Among copper, copper alloy, nickel, nickel alloy, gold, gold alloy, silver, silver alloy, platinum, platinum alloy, chromium, chrome alloy, titanium, titanium alloy, aluminum, aluminum alloy, iron, iron alloy, tin, tin alloy Or any one-layer structure,
Among copper, copper alloy, nickel, nickel alloy, gold, gold alloy, silver, silver alloy, platinum, platinum alloy, chromium, chrome alloy, titanium, titanium alloy, aluminum, aluminum alloy, iron, iron alloy, tin, tin alloy Flip chip package manufacturing method characterized in that the multilayer structure consisting of at least two or more.
제 1항 내지 제 15항 중 어느 한 항의 제조방법으로 제조된 플립칩 패키지.
A flip chip package manufactured by the manufacturing method of any one of claims 1 to 15.
제 1항 내지 제 15항 중 어느 한 항의 제조방법으로 제조되며, 반도체 칩에 형성되는 범프의 지지부는 그 외면의 표면부에 비해 높은 강도를 가지는 것을 특징으로 하는 플립칩 패키지.
The flip chip package manufactured by the manufacturing method of any one of claims 1 to 15, wherein the support portion of the bump formed on the semiconductor chip has a higher strength than the surface portion of the outer surface thereof.
KR1020120021631A 2012-03-02 2012-03-02 Manufacturing method for flip chip packages using bumps of complex structure and flip chip packages produced using the same method KR20130100441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120021631A KR20130100441A (en) 2012-03-02 2012-03-02 Manufacturing method for flip chip packages using bumps of complex structure and flip chip packages produced using the same method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120021631A KR20130100441A (en) 2012-03-02 2012-03-02 Manufacturing method for flip chip packages using bumps of complex structure and flip chip packages produced using the same method

Publications (1)

Publication Number Publication Date
KR20130100441A true KR20130100441A (en) 2013-09-11

Family

ID=49451135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120021631A KR20130100441A (en) 2012-03-02 2012-03-02 Manufacturing method for flip chip packages using bumps of complex structure and flip chip packages produced using the same method

Country Status (1)

Country Link
KR (1) KR20130100441A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077216A (en) * 2014-10-31 2017-07-05 제네럴 일렉트릭 컴퍼니 Non-magnetic package and method of manufacture
CN113130407A (en) * 2020-01-15 2021-07-16 武汉利之达科技股份有限公司 Packaging cover plate and preparation method thereof
WO2024130786A1 (en) * 2022-12-21 2024-06-27 深圳清华大学研究院 Superlubricity device and processing method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077216A (en) * 2014-10-31 2017-07-05 제네럴 일렉트릭 컴퍼니 Non-magnetic package and method of manufacture
CN113130407A (en) * 2020-01-15 2021-07-16 武汉利之达科技股份有限公司 Packaging cover plate and preparation method thereof
CN113130407B (en) * 2020-01-15 2023-12-12 武汉利之达科技股份有限公司 Packaging cover plate and preparation method thereof
WO2024130786A1 (en) * 2022-12-21 2024-06-27 深圳清华大学研究院 Superlubricity device and processing method therefor

Similar Documents

Publication Publication Date Title
KR101592044B1 (en) Thermal mechanical flip chip die bonding
JPH10509278A (en) Flip-chip technology core metal solder knob
CN100583432C (en) A method of assembly and assembly thus made
JPH07302797A (en) Semiconductor element, its manufacturing and method of application
JPH1197480A (en) Interconnection structure with conductive adhesive
TWI301738B (en) Method of mounting an electronic part
WO2006098196A1 (en) Package equipped with semiconductor chip and method for producing same
US20100309641A1 (en) Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip
WO2008095405A1 (en) Microelectronic element and method of manufacturing the same
US20020076910A1 (en) High density electronic interconnection
US20090041981A1 (en) Packaging substrate having electrical connection structure and method for fabricating the same
KR100843632B1 (en) Flip chip mount type of bump, manufacturing method thereof, and bonding method for flip chip using non conductive adhesive
TWI242866B (en) Process of forming lead-free bumps on electronic component
KR20130100441A (en) Manufacturing method for flip chip packages using bumps of complex structure and flip chip packages produced using the same method
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
KR101054294B1 (en) A flip chip package having a bump / pad connection locally enclosed by an adhesive and a method of manufacturing the same
JP2004273401A (en) Electrode connecting member, circuit module using it and manufacturing method therefor
KR100834804B1 (en) Flip-chip interconnecting method using metal stud stack or column, and electric circuit board
KR100705757B1 (en) Flip Chip Having Ultra-fine Pitch and Fabrication Method thereof
JP7480789B2 (en) Connection structure and method for manufacturing the same
Wong et al. Low cost flip chip bumping technologies
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JP4590783B2 (en) Method for forming solder balls
JP3284034B2 (en) Semiconductor device and manufacturing method thereof
JPH09148693A (en) Flip chip mounting board and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J121 Written withdrawal of request for trial