KR20000018873A - 교환 시스템에서의 아이피씨 데이터 송수신 방법 - Google Patents

교환 시스템에서의 아이피씨 데이터 송수신 방법 Download PDF

Info

Publication number
KR20000018873A
KR20000018873A KR1019980036688A KR19980036688A KR20000018873A KR 20000018873 A KR20000018873 A KR 20000018873A KR 1019980036688 A KR1019980036688 A KR 1019980036688A KR 19980036688 A KR19980036688 A KR 19980036688A KR 20000018873 A KR20000018873 A KR 20000018873A
Authority
KR
South Korea
Prior art keywords
ipc data
ipc
link
bus
signal
Prior art date
Application number
KR1019980036688A
Other languages
English (en)
Inventor
김인철
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019980036688A priority Critical patent/KR20000018873A/ko
Publication of KR20000018873A publication Critical patent/KR20000018873A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/64—Distributing or queueing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/106—Microcomputer; Microprocessor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 교환 시스템에서의 IPC(Inter Processor Communication) 데이터 송수신에 관한 것으로, 특히 해당 교환 시스템에서 각 프로세서의 직렬 통신 제어기에 내장된 복수개의 직렬 통신 포트를 이용하여 서로 다른 서브 시스템간 또는 한 서브 시스템내의 프로세서간에 IPC 데이터의 송수신이 가능하도록 한 교환 시스템에서의 IPC 데이터 송수신 방법에 관한 것이다.
종래의 교환 시스템에서는 서로 다른 서브 시스템간에 IPC 데이터를 송수신하기 위해서는 여러 번에 걸쳐 해당 IPC 데이터를 직렬 또는 병렬 형태로 상호 변환해야 하고, 게이트 웨이에서 목적지 주소 정보 검색, FIFO 제어 등의 여러 단계를 거치게 되므로, 해당 IPC 데이터 송수신시 잦은 송수신 에러가 발생되어 교환 시스템의 안정성 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 교환 시스템에서 각 프로세서의 직렬 통신 제어기에 내장된 복수개의 직렬 통신 포트 중에서 하나는 프로세서간의 IPC 데이터 송수신을 위해 할당하고 다른 하나는 서로 다른 서브 시스템간의 IPC 데이터 송수신을 위해 할당하여 해당 교환 시스템에서의 IPC 데이터 송수신을 수행하게 함으로써, 해당 교환 시스템에서의 IPC 데이터 송수신 에러가 감소되어 시스템의 신뢰성 및 안정성이 향상된다.

Description

교환 시스템에서의 아이피씨 데이터 송수신 방법
본 발명은 교환 시스템에서의 IPC(Inter Processor Communication) 데이터 송수신에 관한 것으로, 특히 해당 교환 시스템에서 각 프로세서의 직렬 통신 제어기에 내장된 복수개의 직렬 통신 포트를 이용하여 서로 다른 서브 시스템간 또는 한 서브 시스템내의 프로세서간에 IPC 데이터의 송수신이 가능하도록 한 교환 시스템에서의 IPC 데이터 송수신 방법에 관한 것이다.
종래의 교환 시스템에서 IPC 시스템의 구성은 첨부된 도면 도 1에 도시된 바와 같이, 각 서브 시스템(SUB)간의 IPC 전송 버스(이하 'U-링크'라 칭함)와 정합하여 해당 각 서브 시스템(SUB)간의 IPC 데이터를 스위칭하는 IPC 스위칭 모듈(10)과, 각 서브 시스템(SUB)내의 프로세서간 IPC 전송 버스(이하 'GS-BUS'라 칭함) 상의 IPC 데이터 중에서 다른 서브 시스템으로 송신할 IPC 데이터를 U-링크로 송출하거나 해당 U-링크 상의 IPC 데이터를 수신하여 GS-BUS로 송출하는 기능을 수행하는 게이트 웨이(20)와, GS-BUS에 병렬로 접속되어 교환 시스템의 각종 기능을 처리하는 다수개의 프로세서를 구비하여 이루어진다.
한편, 해당 교환 시스템에서 각 서브 시스템(SUB)의 구성을 좀 더 자세히 설명하면, 첨부된 도면 도 2와 같이 메인 프로세서(MP)와 다수개의 서브 프로세서(SP1~SPn)를 구비하여 이루어진다.
메인 프로세서(MP)는 게이트 웨이(20)와, 송신 FIFO(21 ; First In First Out)와, 수신 FIFO(22)와, 직렬 통신 제어기(23)와, GS-BUS 정합부(24) 및 FRS/ASTCLK 발생부(25)를 구비하여 이루어지는데, 해당 게이트 웨이(20)는 GS-BUS 상의 IPC 데이터 중에서 다른 서브 시스템으로 전송해야 하는 IPC 데이터를 송신 FIFO(21)에 저장하였다가 U-링크로 송출하거나, U-링크상의 IPC 데이터를 수신하여 수신 FIFO(22)에 저장하였다가 GS-BUS에 송출하는 기능을 수행하며, 해당 송신 FIFO(21) 및 수신 FIFO(22)는 게이트 웨이(20)로부터 인가되는 병렬 형태의 IPC 데이터를 일시 저장한다. 해당 직렬 통신 제어기(23)는 SCC1 포트를 통해 RTS1 신호를 GS-BUS 정합부로 인가하고, GS-BUS 정합부(24)로부터 CTS1 신호가 인가되는 경우 SCC1 전송 버퍼에 저장된 IPC 데이터를 해당 GS-BUS 정합부(24)로 인가한다. 해당 GS-BUS 정합부(24)는 FRS 신호와 ASTCLK 신호를 이용하여 업 카운트하다가 자신의 전송 순서가 되는 경우 직렬 통신 제어기(23)에 CTS1 신호를 인가하고, 해당 직렬 통신 제어기(23)로부터 IPC 데이터가 인가되는 경우 AST 신호와 해당 IPC 데이터를 GS-BUS에 송출하며, 해당 FRS/ASTCLK 발생부(25)는 FRS 신호와 ASTCLK 신호를 생성하여 GS-BUS 정합부(24)를 통해 GS-BUS로 송출한다.
각 서브 프로세서(SP1~SPn)는 GS-BUS 정합부(31)와 직렬 통신 제어기(32)를 구비하여 이루어지는데, 해당 GS-BUS 정합부(31)와 직렬 통신 제어기(32)는 위에서 설명한 메인 프로세서(MP)의 각 부와 동일한 기능을 수행하므로 그 설명을 생략한다.
그리고, 각 프로세서(MP, SP1~SPn)는 GS-BUS 상의 FRS, ASTCLK, AST, DATA, DATACLK 신호를 이용하여 해당 GS-BUS의 점유 및 IPC 데이터를 송수신하는데, 해당 FRS 신호는 메인 프로세서(MP)에서 제공하여 각 프로세서(MP, SP1~SPn)의 GS-BUS 점유기회를 정해진 순서에 의해 부여하기 위한 기준 신호로 카운트의 초기값을 로드하며, 해당 ASTCLK 신호는 메인 프로세서(MP)에서 제공하여 각 프로세서(MP, SP1~SPn)의 중재 로직의 동기 클럭으로 사용한다. 해당 AST 신호는 GS-BUS로 IPC 데이터를 송출하는 프로세서에서 다른 프로세서에게 해당 GS-BUS를 점유하고 있음을 알리기 위해 구동하며, 해당 DATA 및 DATACLK 신호는 양방향 신호로서 데이터의 송수신을 위한 동기 클럭(DATACLK)과 해당 클럭(DATACLK)에 동기되어 전송되는 직렬 형태의 IPC 데이터(DATA)를 나타낸다.
이와 같이 구성된 교환 시스템에서 IPC 데이터를 송수신하는 동작은 다음과 같은 순서로 수행된다.
먼저, 해당 교환 시스템에서 서로 다른 서브 시스템(SUB)에 각각 연결된 프로세서간에 U-링크를 경유하여 IPC 데이터를 송신하는 경우 서브 시스템(SUB)의 어느 한 프로세서(예를 들어, 제 1 서브 프로세서(SP1)라고 가정하자)에서 다른 서브 시스템의 프로세서로 송신하고자 하는 IPC 데이터를 직렬 통신 제어기(32)의 SCC1 전송 버퍼에 저장하면, 해당 직렬 통신 제어기(32)는 이를 감지하여 해당 SCC1 전송 버퍼에 송신할 IPC 데이터가 저장되어 있음을 알리기 위해 GS-BUS 정합부(31)로 RTS1 신호를 인가한다.
이에, 해당 GS-BUS 정합부(31)는 FRS 신호와 ASTCLK 신호를 이용하여 업 카운트하다가 자신의 버스 점유 순서가 되는 순간 해당 직렬 통신 제어기(32)로 CTS1 신호를 인가하여 IPC 데이터를 송신해도 된다는 것을 알림과 동시에 AST 신호를 GS-BUS로 송출하여 다른 프로세서(MP, SP2~SPn)에게 자신이 버스를 점유하고 있음을 알린다.
그리고, 해당 직렬 통신 제어기(32)는 SCC1 전송 버퍼에 저장된 IPC 데이터를 TXD1을 통해 GS-BUS 정합부(31)로 인가하고, 이에 해당 GS-BUS 정합부(31)는 해당 IPC 데이터를 GS-BUS에 송출한다.
이때, 해당 GS-BUS에 연결된 메인 프로세서(MP)의 게이트 웨이(20)는 해당 GS-BUS 상의 IPC 데이터의 목적지 주소 정보를 검색하여 다른 서브 시스템으로 송신해야 할 IPC 데이터인 것을 인식하게 되면, 해당 IPC 데이터를 병렬 형태의 IPC 데이터로 변환하여 송신 FIFO(21)에 저장한다.
그리고, 해당 게이트 웨이(20)는 송신 FIFO(21)에 저장된 병렬 형태의 IPC 데이터를 직렬 형태의 IPC 데이터로 변환하여 U-링크로 송출함으로써, 다른 서브 시스템으로 해당 IPC 데이터를 송신하게 된다.
다음으로, 해당 교환 시스템의 서브 시스템(SUB)의 어느 한 프로세서(예를 들어, 제 1 서브 프로세서(SP1)라고 가정하자)에서 U-링크를 통해 다른 서브 시스템으로부터 송신되는 IPC 데이터를 수신하는 경우 해당 서브 시스템(SUB)의 게이트 웨이(20)는 해당 U-링크 상의 IPC 데이터의 목적지 주소 정보를 검색하여 자신의 주소 정보에 해당하면, 해당 IPC 데이터를 수신하여 병렬 형태의 IPC 데이터로 변환한 후, 수신 FIFO(22)에 저장한다.
그리고, 해당 게이트 웨이(20)의 GS-BUS 정합 로직에서 FRS 신호와 ASTCLK 신호를 이용하여 업 카운트하다가 자신의 버스 점유 순서가 되는 순간 GS-BUS로 AST 신호를 구동하여 다른 프로세서(SP1~SPn)에게 자신이 버스를 점유하고 있음을 알림과 동시에 해당 수신 FIFO(22)에 저장된 병렬 형태의 IPC 데이터를 직렬 형태의 IPC 데이터로 변환하여 해당 GS-BUS로 송출한다.
이에, 각 프로세서(MP, SP1~SPn)의 GS-BUS 정합부(24, 31)는 해당 GS-BUS 상의 IPC 데이터의 목적지 주소 정보를 검색하는데, 이때, 해당 IPC 데이터의 목적지 주소 정보가 자신의 주소 정보와 일치하는 프로세서(SP1)에서 해당 IPC 데이터를 수신하게 된다.
상술한 바와 같은 종래의 교환 시스템에서 GS-BUS의 마스터 권을 갖는 메인 프로세서(MP)에서 라운드 로빈 방식에 따라 FRS 신호와 ASTCLK 신호를 구동하여 나머지 프로세서(SP1~SPn)들에게 순차적으로 버스 점유권을 부여하여 IPC 데이터를 송수신하는데, 해당 메인 프로세서(MP)의 게이트 웨이(20)는 ASIC(Application Specific Integated Circuit) 혹은 FPGA(Field Programmable Gate Array)로 이루어져서 해당 GS-BUS의 IPC 데이터에 대한 모니터링(목적지 주소 정보 검색) 기능, 직렬 형태의 IPC 데이터를 병렬 형태의 IPC 데이터로 변환하는 기능, 변환한 병렬 형태의 IPC 데이터를 FIFO에 저장하는 기능, FIFO에 저장된 병렬 형태의 IPC 데이터를 직렬 형태의 IPC 데이터로 변환하여 U-링크나 GS-BUS에 송출하는 기능을 수행하고, 위에서 설명하지 않은 각종 에러 즉, FIFO 풀(Full) 상태나 프레임 에러 등을 검출할 수 있는 기능도 수행하며, 각 프로세서(MP, SP1~SPn)의 직렬 통신 제어기(23)는 여러 개의 직렬 통신 포트를 제공하고 있지만, 현재 GS-BUS 및 U-링크 정합에 하나의 직렬 통신 포트(SCC1 포트) 만을 사용하고 있다.
전술한 바와 같은 종래의 교환 시스템에서는 서로 다른 서브 시스템간에 IPC 데이터를 송수신하기 위해서는 여러 번에 걸쳐 해당 IPC 데이터를 직렬 또는 병렬 형태로 상호 변환해야 하고, 게이트 웨이에서 목적지 주소 정보 검색, FIFO 제어 등의 여러 단계를 거치게 되므로, 해당 IPC 데이터 송수신시 잦은 송수신 에러가 발생되어 교환 시스템의 안정성 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 교환 시스템에서 각 프로세서의 직렬 통신 제어기에 내장된 복수개의 직렬 통신 포트 중에서 하나는 프로세서간의 IPC 데이터 송수신을 위해 할당하고 다른 하나는 서로 다른 서브 시스템간의 IPC 데이터 송수신을 위해 할당하여 해당 교환 시스템에서의 IPC 데이터 송수신을 수행하게 함으로써, 해당 교환 시스템에서의 IPC 데이터 송수신 에러를 감소시키는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 교환 시스템의 IPC 시스템에서 서로 다른 서브 시스템에 각각 연결된 프로세서간에 U-링크를 경유하여 IPC 데이터를 송수신하는 교환 시스템에서의 IPC 데이터 송신 방법에 있어서, 프로세서에서 다른 서브 시스템으로 송신할 IPC 데이터를 직렬 통신 제어기의 대응하는 전송 버퍼에 저장하는 과정과; U-링크 정합부에서 UFRS 신호와 UASTCLK 신호를 이용하여 업 카운트하다가 자신의 버스 점유 순서가 되는 순간 상기 직렬 통신 제어기로 이를 보고하는 과정과; 상기 전송 버퍼에 저장된 IPC 데이터를 상기 U-링크 정합부를 통해 U-링크로 송출하는 과정을 포함하는데 있다.
본 발명의 다른 특징은, 교환 시스템의 IPC 시스템에서 서로 다른 서브 시스템에 각각 연결된 프로세서간에 U-링크를 경유하여 IPC 데이터를 송수신하는 교환 시스템에서의 IPC 데이터 수신 방법에 있어서, 각 프로세서에서 U-링크 상의 IPC 데이터의 목적지 주소 정보를 검색하는 과정과; 자신의 주소 정보와 상기 목적지 주소 정보가 일치하는 프로세서에서 해당 IPC 데이터를 수신하는 과정을 포함하는데 있다.
도 1은 종래의 교환 시스템에서 IPC 시스템의 구성 블록도.
도 2는 도 1에 있어 각 서브 시스템의 상세한 구성 블록도.
도 3은 본 발명에 따른 교환 시스템에서 IPC 시스템의 구성 블록도.
도 4는 도 3에 있어 각 서브 시스템의 상세한 구성 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
40 : IPC 스위칭 모듈 51 : 직렬 통신 제어기
52 : U-링크 정합부 53 : GS-BUS 정합부
54 : FRS/ASTCLK 발생부 SUB : 서브 시스템
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 교환 시스템에서 IPC 시스템의 구성은 첨부한 도면 도 3에 도시한 바와 같이, U-링크와 정합하여 각 서브 시스템(SUB)간의 IPC 데이터를 스위칭하는 IPC 스위칭 모듈(40)과, U-링크 및 GS-BUS에 병렬로 접속되어 IPC 데이터의 송수신 기능을 수행하는 다수개의 프로세서를 구비하여 이루어지는데, 이때, 해당 각 서브 시스템(SUB)의 구성을 좀 더 자세히 설명하면, 첨부한 도면 도 4에 도시한 바와 같이 메인 프로세서(MP)와 다수개의 서브 프로세서(SP)를 구비하여 이루어진다.
메인 프로세서(MP)는 직렬 통신 제어기(51)와 U-링크 정합부(52)와 GS-BUS 정합부(53) 및 FRS/ASTCLK 발생부(54)를 구비하여 이루어지는데, 해당 직렬 통신 제어기(51)는 SCC1 포트를 통해 RTS1 신호를 GS-BUS 정합부(53)로 인가하고 GS-BUS 정합부(53)로부터 CTS1 신호가 인가되는 경우 SCC1 전송 버퍼에 저장된 IPC 데이터를 해당 GS-BUS 정합부(53)로 인가하며, SCC2포트를 통해 RTS2 신호를 U-링크 정합부(52)로 인가하고 U-링크 정합부(52)로부터 CTS2 신호가 인가되는 경우 SCC2 전송 버퍼에 저장된 IPC 데이터를 해당 U-링크 정합부(52)로 인가한다. 해당 U-링크 정합부(52)는 직렬 통신 제어기(51)의 SCC2 포트와 연결되어, UFRS 신호와 UASTCLK 신호를 이용하여 업 카운트하다가 자신의 전송 순서가 되는 경우 해당 직렬 통신 제어기(51)의 SCC2 포트에 CTS2 신호를 인가하고, 해당 직렬 통신 제어기의 SCC2 포트로부터 IPC 데이터가 인가되는 경우 UAST 신호와 해당 IPC 데이터를 U-링크에 송출하여 서로 다른 서브 시스템(SUB)에 각각 연결된 프로세서간의 IPC 데이터 송수신 기능을 수행한다. 해당 GS-BUS 정합부(53)는 직렬 통신 제어기(51)의 SCC1 포트와 연결되어, FRS 신호와 ASTCLK 신호를 이용하여 업 카운트하다가 자신의 전송 순서가 되는 경우 해당 직렬 통신 제어기(51)의 SCC1 포트에 CTS1 신호를 인가하고, 해당 직렬 통신 제어기(51)의 SCC1 포트로부터 IPC 데이터가 인가되는 경우 AST 신호와 해당 IPC 데이터를 GS-BUS에 송출하여 프로세서간 IPC 데이터 송수신 기능을 수행한다. 해당 FRS/ASTCLK 발생부(54)는 FRS 신호와 ASTCLK 신호를 생성하여 GS-BUS 정합부(53) 또는 U-링크 정합부(52)를 통해 GS-BUS와 U-링크로 송출하는데, 이때 설명의 편의를 위해 U-링크 정합부(52)측으로의 신호는 UFRS 신호와 UASTCLK 신호로 표시한다.
서브 프로세서(SP)는 직렬 통신 제어기(51)와 U-링크 정합부(52) 및 GS-BUS 정합부(53)를 구비하여 이루어지는데, 위에 설명한 메인 프로세서(MP)의 각 부와 동일한 기능을 수행하므로 그 설명을 생략한다.
그리고, 각 프로세서(MP, SP)는 GS-BUS 상에서 이용하는 FRS, ASTCLK, AST, DATA, DATACLK 신호와 마찬가지로 U-링크 상에서도 UFRS, UASTCLK, UAST, UDATA, UDATACLK 신호를 이용하여 해당 U-링크의 점유 및 IPC 데이터를 송수신한다.
이와 같이 구성된 교환 시스템에서 IPC 데이터를 송수신하는 동작을 첨부한 도면 도 5를 참조하여 설명하면 다음과 같다.
먼저, 해당 교환 시스템에서 서로 다른 서브 시스템에 각각 연결된 프로세서간에 U-링크를 경유하여 IPC 데이터를 송신하는 경우 서브 시스템(SUB)의 어느 한 프로세서(예를 들어, 서브 프로세서(SP)라 가정하자)에서 다른 서브 시스템의 프로세서로 송신하고자 하는 IPC 데이터를 직렬 통신 제어기(51)의 SCC2 전송 버퍼에 저장하면(스텝 S51), 해당 직렬 통신 제어기(51)는 이를 감지하여 해당 SCC2 전송 버퍼에 송신할 IPC 데이터가 저장되어 있음을 알리기 위해 U-링크 정합부(52)로 RTS2 신호를 인가한다(스텝 S52).
이에, 해당 U-링크 정합부(52)는 UFRS 신호와 UASTCLK 신호를 이용하여 업 카운트하다가 자신의 버스 점유 순서가 되는가를 확인하여(스텝 S53), 자신의 버스 점유 순서가 되는 경우 해당 직렬 통신 제어기(51)의 SCC2 포트로 CTS2 신호를 인가하여 IPC 데이터를 송신해도 된다는 것을 알림과 동시에 UAST 신호를 U-링크로 송출하여 다른 프로세서에게 자신이 버스를 점유하고 있음을 알린다(스텝 S54).
그리고, 해당 직렬 통신 제어기(51)는 SCC2 전송 버퍼에 저장된 IPC 데이터를 TXD2를 통해 U-링크 정합부(52)로 인가하고(스텝 S55), 이에 해당 U-링크 정합부(52)는 해당 IPC 데이터를 U-링크로 송출함으로써(스텝 S56), 다른 서브 시스템으로 해당 IPC 데이터를 송신하게 된다.
다음으로, 해당 교환 시스템에서 어느 한 서브 시스템의 프로세서에서 U-링크에 송출한 IPC 데이터를 다른 서브 시스템의 프로세서에서 수신하는 경우 해당 서브 시스템(SUB)의 각 프로세서(MP, SP)는 해당 U-링크 상의 IPC 데이터의 목적지 주소 정보를 검색하는데, 이때, 해당 IPC 데이터의 목적지 주소 정보가 자신의 주소 정보와 일치하는 프로세서에서 해당 IPC 데이터를 수신하여 직렬 통신 제어기(51)의 SCC2 전송 버퍼에 저장한다.
한편, 해당 교환 시스템에서 GS-BUS를 경유하여 어느 한 서브 시스템내의 프로세서간 IPC 데이터를 송수신하는 경우 해당 서브 시스템(SUB)의 어느 한 프로세서(예를 들어, 서브 프로세서(SP)라 가정하자)에서 다른 프로세서(MP)로 송신하고자 하는 IPC 데이터를 직렬 통신 제어기(51)의 SCC1 전송 버퍼에 저장하면, 해당 직렬 통신 제어기(51)는 이를 감지하여 해당 SCC1 전송 버퍼에 송신할 IPC 데이터가 저장되어 있음을 알리기 위해 GS-BUS 정합부(53)로 RTS1 신호를 인가한다.
이에, 해당 GS-BUS 정합부(53)는 FRS 신호와 ASTCLK 신호를 이용하여 업 카운트하다가 자신의 버스 점유 순서가 되는 순간 해당 직렬 통신 제어기(51)의 SCC1 포트로 CTS1 신호를 인가하여 IPC 데이터를 송신해도 된다는 것을 알림과 동시에 AST 신호를 GS-BUS로 송출하여 다른 프로세서에게 자신이 버스를 점유하고 있음을 알린다.
그리고, 해당 직렬 통신 제어기(51)는 SCC1 전송 버퍼에 저장된 IPC 데이터를 TXD1을 통해 GS-BUS 정합부(53)로 인가하고, 이에 해당 GS-BUS 정합부(53)는 해당 IPC 데이터를 GS-BUS에 송출함으로써, 다른 프로세서에게 해당 IPC 데이터를 송신하게 된다.
상술한 바와 같이 본 발명에 따른 교환 시스템에서는 각 프로세서(MP, SP)의 직렬 통신 제어기(51)에 내장된 복수개의 직렬 통신 포트 중에서 하나의 직렬 통신 포트는 서브 시스템(SUB) 내에서 프로세서(MP, SP)간의 IPC 데이터 송수신을 위해 할당하고, 다른 하나의 직렬 통신 포트는 서로 다른 서브 시스템에 각각 연결된 프로세서간의 IPC 데이터 송수신을 위해 할당하여 각 프로세서들이 GS-BUS 및 U-링크와 정합이 가능하도록 하였다.
따라서, 해당 교환 시스템의 어느 한 서브 시스템의 프로세서에서 다른 서브 시스템의 프로세서로 IPC 데이터를 송신하는 경우에 GS-BUS를 경유하지 않고 바로 U-링크 정합부(52)를 통해 해당 U-링크로 송출하여 다른 서브 시스템의 프로세서로 해당 IPC 데이터를 송신하고, U-링크 상의 IPC 데이터 중에서 자신의 주소 정보와 일치하는 프로세서에서 직렬 통신 제어기(51)의 SCC2 전송 버퍼로 바로 수신함으로 인해 해당 교환 시스템의 교환 성능이 향상됨과 동시에 다른 서브 시스템의 프로세서로 송신되는 IPC 데이터는 해당 GS-BUS를 거치지 않으므로 인해 내부 GS-BUS의 성능이 향상된다.
또한, 해당 교환 시스템에서 IPC 데이터를 U-링크를 경유하여 다른 서브 시스템의 프로세서로 송신하는 경우 직렬 통신 제어기(51)의 SCC2 전송 버퍼와 U-링크 정합부(52)를 통해 해당 U-링크로 IPC 데이터를 송출하여 다른 서브 시스템의 프로세서로 송신하고, 다른 서브 시스템의 프로세서로부터 송신되는 U-링크 상의 IPC 데이터를 수신하는 경우 해당 U-링크 상의 IPC 데이터에 대한 데이터 형태의 변환없이 수신하여 직렬 통신 제어기(51)의 SCC2 전송 버퍼에 저장함으로, 해당 교환 시스템의 서로 다른 서브 시스템에 각각 연결된 프로세서간에 해당 IPC 데이터 송수신 기능을 간단하게 수행할 수 있어 송수신 에러가 감소된다.
이상과 같이, 본 발명은 교환 시스템에서 각 프로세서의 직렬 통신 제어기에 내장된 복수개의 직렬 통신 포트 중에서 하나는 프로세서간의 IPC 데이터 송수신을 위해 할당하고 다른 하나는 서로 다른 서브 시스템간의 IPC 데이터 송수신을 위해 할당하여 해당 교환 시스템에서의 IPC 데이터 송수신을 수행하게 함으로써, 해당 교환 시스템에서의 IPC 데이터 송수신 에러가 감소되어 시스템의 신뢰성 및 안정성이 향상된다.

Claims (2)

  1. 교환 시스템의 IPC 시스템에서 서로 다른 서브 시스템에 각각 연결된 프로세서간에 U-링크를 경유하여 IPC 데이터를 송수신하는 교환 시스템에서의 IPC 데이터 송신 방법에 있어서,
    프로세서에서 다른 서브 시스템으로 송신할 IPC 데이터를 직렬 통신 제어기의 대응하는 전송 버퍼에 저장하는 과정과; U-링크 정합부에서 UFRS 신호와 UASTCLK 신호를 이용하여 업 카운트하다가 자신의 버스 점유 순서가 되는 순간 상기 직렬 통신 제어기로 이를 보고하는 과정과; 상기 전송 버퍼에 저장된 IPC 데이터를 상기 U-링크 정합부를 통해 U-링크로 송출하는 과정을 포함하는 것을 특징으로 하는 교환 시스템에서의 IPC 데이터 송신 방법.
  2. 교환 시스템의 IPC 시스템에서 서로 다른 서브 시스템에 각각 연결된 프로세서간에 U-링크를 경유하여 IPC 데이터를 송수신하는 교환 시스템에서의 IPC 데이터 수신 방법에 있어서,
    각 프로세서에서 U-링크 상의 IPC 데이터의 목적지 주소 정보를 검색하는 과정과; 자신의 주소 정보와 상기 목적지 주소 정보가 일치하는 프로세서에서 해당 IPC 데이터를 수신하는 과정을 포함하는 것을 특징으로 하는 교환 시스템에서의 IPC 데이터 수신 방법.
KR1019980036688A 1998-09-03 1998-09-03 교환 시스템에서의 아이피씨 데이터 송수신 방법 KR20000018873A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036688A KR20000018873A (ko) 1998-09-03 1998-09-03 교환 시스템에서의 아이피씨 데이터 송수신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036688A KR20000018873A (ko) 1998-09-03 1998-09-03 교환 시스템에서의 아이피씨 데이터 송수신 방법

Publications (1)

Publication Number Publication Date
KR20000018873A true KR20000018873A (ko) 2000-04-06

Family

ID=19549735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036688A KR20000018873A (ko) 1998-09-03 1998-09-03 교환 시스템에서의 아이피씨 데이터 송수신 방법

Country Status (1)

Country Link
KR (1) KR20000018873A (ko)

Similar Documents

Publication Publication Date Title
RU2454710C2 (ru) Коммуникационный модуль
JP3767904B2 (ja) 高効率なポーリング手順によるデータ通信
US6035360A (en) Multi-port SRAM access control using time division multiplexed arbitration
KR100773013B1 (ko) 메모리를 통해 데이터 처리 시스템들간의 데이터 흐름을제어하기 위한 방법 및 장치
US4536874A (en) Bandwidth efficient multipoint data communication system
US8060672B2 (en) Event signaling between peripheral modules and a processing unit
JP4808514B2 (ja) 大域的非同期ネットワークオンチップシステムにおける通信ノードアーキテクチャ
US7940788B2 (en) System for transmitting data within a network between nodes of the network and flow control process for transmitting the data
CN1364264A (zh) 数据通信系统的节点中多链路层到单个物理层的接口
KR100640515B1 (ko) 주변장치로부터 호스트 컴퓨터 시스템에 인터럽트를전달하기 위한 방법 및 장치
JP2008542946A (ja) 通信システムノード用記憶装置、データ記憶方法、及び通信システムノード
EP1779609B1 (en) Integrated circuit and method for packet switching control
JPH04261245A (ja) ネットワークアダプタのためのネットワークコントローラ
JPH0748739B2 (ja) 多重アクセス制御方法および該方法を実施する多重アクセス制御システム
US8630358B2 (en) Data packet flow control across an asynchronous clock domain boundary
US6131114A (en) System for interchanging data between data processor units having processors interconnected by a common bus
US5724343A (en) Device for communications between a plurality of functional modules installed in a local unit and an ARINC 629 type external bus
US20050015529A1 (en) Duplexing system and method using serial-parallel bus matching
US6219353B1 (en) Message hub
KR20010053612A (ko) 기억 장치 및 상기 기억 장치를 동작시키기 위한 방법
US7272151B2 (en) Centralized switching fabric scheduler supporting simultaneous updates
KR20000018873A (ko) 교환 시스템에서의 아이피씨 데이터 송수신 방법
US5970253A (en) Priority logic for selecting and stacking data
JP3639651B2 (ja) 少なくとも２台のプロセッサからなる情報処理装置
US6078962A (en) Bi-directional asynchronous transfer scheme using a single handshake

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid