KR20000018502A - Method for manufacturing a trench isolation - Google Patents
Method for manufacturing a trench isolation Download PDFInfo
- Publication number
- KR20000018502A KR20000018502A KR1019980036106A KR19980036106A KR20000018502A KR 20000018502 A KR20000018502 A KR 20000018502A KR 1019980036106 A KR1019980036106 A KR 1019980036106A KR 19980036106 A KR19980036106 A KR 19980036106A KR 20000018502 A KR20000018502 A KR 20000018502A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- dent
- layer
- trench isolation
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000002955 isolation Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 12
- 230000003647 oxidation Effects 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract 1
- 235000011007 phosphoric acid Nutrition 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100042630 Caenorhabditis elegans sin-3 gene Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 트렌치 격리의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing trench isolation.
종래의 반도체 장치의 제조 공정에 있어서, 소자 격리(device isolation)를 형성하기 위한 방법으로는 LOCOS(local oxidation of silicon) 공정과, 트렌치 격리(trench isolation) 공정으로 크게 구분된다. 반도체 장치가 고집적화 됨에 따라, 격리 방법이 LOCOS 공정에서 트렌치 격리 공정으로 전환되고 있는 추세이다.In the manufacturing process of a conventional semiconductor device, a method for forming device isolation is largely divided into a local oxidation of silicon (LOCOS) process and a trench isolation process. As semiconductor devices are highly integrated, isolation methods are shifting from LOCOS processes to trench isolation processes.
도 1a 내지 도 1f는 종래의 트렌치 격리의 제조 방법의 공정들을 순차적으로 보여주는 흐름도이다.1A-1F are flow diagrams showing in sequence the processes of a conventional method of making trench isolation.
도 1a를 참조하면, 종래의 트렌치 격리의 제조 방법은, 먼저 반도체 기판(1) 상에 패드 산화막(pad oxide)(2) 및 실리콘 질화막(SiN)(3)이 차례로 증착 된다. 상기 실리콘 질화막(3) 상에 활성 영역(active region)과 비활성 영역(inactive region)을 정의하기 위한 포토레지스트 패턴(photoresist pattern)(4)이 형성된다.Referring to FIG. 1A, in the conventional method of manufacturing trench isolation, a pad oxide film 2 and a silicon nitride film SiN 3 are sequentially deposited on a semiconductor substrate 1. A photoresist pattern 4 is formed on the silicon nitride film 3 to define an active region and an inactive region.
상기 포토레지스트 패턴(4)을 마스크로 사용하여 상기 실리콘 질화막(3) 및 패드 산화막(2)이 차례로 식각 되어 트렌치 식각 마스크(trench etch mask)(6)가 형성된다. 상기 포토레지스트 패턴(4)이 스트립(strip)된 후, 트렌치 식각 마스크(6)를 사용하여 반도체 기판(1)이 식각 되어 도 1b에서와 같이, 트렌치(8)가 형성된다.Using the photoresist pattern 4 as a mask, the silicon nitride film 3 and the pad oxide film 2 are sequentially etched to form a trench etch mask 6. After the photoresist pattern 4 is stripped, the semiconductor substrate 1 is etched using the trench etch mask 6 to form the trench 8 as shown in FIG. 1B.
도 1c를 참조하면, 상기 트렌치 내벽의 표면 요철을 개선하기 위해 산화 공정(oxidation)을 통해 트렌치 내벽에 열산화막(thermal oxide)(10)이 형성된다. 이러한 열산화막(10) 형성 공정은 또한 트렌치 식각시 발생된 반도체 기판(1)의 손상 부위를 제거하기 위해 수행된다.Referring to FIG. 1C, a thermal oxide layer 10 is formed on the trench inner wall through oxidation to improve surface irregularities of the trench inner wall. The thermal oxide film 10 forming process is also performed to remove the damaged portion of the semiconductor substrate 1 generated during the trench etching.
후속 산화 공정에서 트렌치 내벽의 산화를 방지하고, 이로써 트렌치 내벽에 가해지는 스트레스에 의한 격리 특성 저하를 방지하기 위해서 상기 열산화막(10)을 포함하여 반도체 기판(1) 전면에 실리콘 질화막 라이너(SiN liner)(이하 'SiN 라이너'라 함)(12)가 형성된다. 상기 트렌치(8)가 완전히 채워질 때까지 상기 SiN 라이너(12) 상에 트렌치 격리막(14)이 증착 된다.In order to prevent oxidation of the inner wall of the trench in a subsequent oxidation process, thereby preventing the deterioration of isolation characteristics due to stress applied to the inner wall of the trench, the silicon nitride film liner (SiN liner) including the thermal oxide film 10 is disposed on the entire surface of the semiconductor substrate 1. (Hereinafter referred to as 'SiN liner') 12 is formed. A trench isolation layer 14 is deposited on the SiN liner 12 until the trench 8 is completely filled.
다음, 상기 활성 영역 상의 트렌치 격리막(14)이 제거될 때까지 트렌치 격리막(14)이 CMP(chemical mechanical polishing) 공정으로 평탄화 식각 된다.(도 1d)Next, the trench isolation layer 14 is flattened by a chemical mechanical polishing (CMP) process until the trench isolation layer 14 on the active region is removed.
도 1e에 있어서, 상기 평탄화 식각 공정으로 노출된 실리콘 질화막(3)이 인산 스트립(H3PO4strip) 공정으로 제거된다. 이때, 상기 SiN 라이너(12)의 일부도 함께 제거되어 덴트(dent)(15)가 발생된다. 도 1f는 상기 패드 산화막(2)이 제거되어 트렌치 격리(16)가 완성된 모습을 나타낸다.In FIG. 1E, the silicon nitride film 3 exposed by the planarization etching process is removed by a H 3 PO 4 strip process. At this time, a portion of the SiN liner 12 is also removed to generate a dent 15. FIG. 1F shows the trench isolation 16 completed by removing the pad oxide layer 2.
이러한 덴트(15)는 후속 산화 공정인 게이트 산화막 형성 공정 및 게이트 폴리 산화(gate poly oxidation) 공정 진행 시에 덴트(15) 부위의 트렌치 측벽이 산화 분위기에 노출되어 그 부위가 산화되는 현상이 발생된다. 이로 인해, 트렌치 측벽의 스트레스가 증가되어 트렌치 격리의 특성이 저하되는 문제점이 발생된다.In the dent 15, a trench sidewall of the dent 15 is exposed to an oxidizing atmosphere during the gate oxide film formation process and the gate poly oxidation process, which are subsequent oxidation processes, thereby causing oxidization of the site. . As a result, a stress of the trench sidewalls is increased, thereby degrading the characteristics of the trench isolation.
후속 공정으로, 활성 영역 상에 게이트 산화막(18)이 형성된 후, 반도체 기판(1) 전면에 게이트 전극(21)을 형성하기 위한 폴리실리콘막(19) 및 실리사이드막(WSi)(20)이 차례로 증착 된다.In a subsequent process, after the gate oxide film 18 is formed on the active region, the polysilicon film 19 and the silicide film (WSi) 20 for forming the gate electrode 21 on the entire surface of the semiconductor substrate 1 are in turn. Is deposited.
게이트 형성 마스크를 사용하여 상기 실리사이드막(20) 및 폴리실리콘막(19)이 차례로 식각 되어 게이트 전극(21)이 형성된 모습이 도 2에 도시되어 있다.The silicide layer 20 and the polysilicon layer 19 are sequentially etched using a gate forming mask to form the gate electrode 21.
상기 게이트 전극(21) 형성 공정시, 상기 덴트(15) 부위에 폴리 스트링어(poly stringer)(22)가 형성되고 즉, 상기 덴트(15) 부위에 폴리실리콘막(19)의 일부가 남게 되고, 이는 배선간 브리지(bridge)를 유발하게 된다.In the process of forming the gate electrode 21, a poly stringer 22 is formed in the dent 15, that is, a part of the polysilicon film 19 remains in the dent 15. This causes a bridge between wires.
이러한 문제점들은 트렌치 격리를 사용하는 공정에 있어서, 가장 치명적인 불량으로 발전되어 소자의 특성 및 품질을 저하시키는 요인이 된다.These problems develop into the most fatal defects in the process of using trench isolation, which causes deterioration of device characteristics and quality.
상기 덴트(15)를 방지하기 위해 SiN 라이너(12)의 두께를 더 얇게 형성하면 트렌치 내벽의 산화를 방지하는 기능이 상실되고, 소자의 특성을 향상시키기 위해 SiN 라이너(12)의 두께를 더 두껍게 형성하면 상기 덴트(15)가 심화되는 문제점이 발생된다. 즉, SiN 라이너(12)의 두께를 임의로 변화시키는 것이 어렵다.If the thickness of the SiN liner 12 is made thinner to prevent the dent 15, the function of preventing oxidation of the inner wall of the trench is lost, and the thickness of the SiN liner 12 is made thicker to improve device characteristics. If formed, a problem occurs that the dent 15 is deepened. That is, it is difficult to arbitrarily change the thickness of the SiN liner 12.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 트렌치 식각 마스크인 실리콘 질화막 스트립 공정시 발생되는 SiN 라이너 덴트를 제거할 수 있고, 따라서 소자 불량을 방지할 수 있는 트렌치 격리의 제조 방법을 제공함에 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems, and provides a method for manufacturing trench isolation, which can remove SiN liner dents generated during a silicon nitride film strip process, which is a trench etching mask, and thus prevent device defects. Has its purpose.
본 발명의 다른 목적은 SiN 라이너 덴트를 제거하는 공정을 제공함으로써 SiN 라이너의 두께를 임의로 증가시킬 수 있는 트렌치 격리의 제조 방법을 제공함에 있다.It is another object of the present invention to provide a method of making trench isolation that can optionally increase the thickness of the SiN liner by providing a process for removing the SiN liner dent.
도 1a 내지 도 1f는 종래의 트렌치 격리의 제조 방법의 공정들을 순차적으로 보여주는 흐름도;1A-1F are flow diagrams showing in sequence the processes of a conventional method of making trench isolation;
도 2는 종래의 게이트 전극이 형성된 트렌치 격리 구조를 보여주는 단면도;2 is a cross-sectional view showing a trench isolation structure in which a conventional gate electrode is formed;
도 3a 내지 도 3h는 본 발명의 실시예에 따른 트렌치 격리의 제조 방법의 공정들을 순차적으로 보여주는 흐름도;3A-3H are flow diagrams showing in sequence the processes of a method of making trench isolation in accordance with an embodiment of the present invention;
도 4는 본 발명의 실시예에 따른 게이트 전극이 형성된 트렌치 격리 구조를 보여주는 단면도.4 is a cross-sectional view illustrating a trench isolation structure in which a gate electrode is formed in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1, 100 : 반도체 기판 2, 102 : 패드 산화막1, 100: semiconductor substrate 2, 102: pad oxide film
3, 103 : 실리콘 질화막 4, 104 : 포토레지스트 패턴3, 103 silicon nitride film 4, 104 photoresist pattern
6, 106 : 트렌치 식각 마스크 8, 108 : 트렌치6, 106 trench trench mask 8, 108 trench
10, 110 : 열산화막 12, 112 : SiN 라이너10, 110: thermal oxide film 12, 112: SiN liner
14, 114 : 트렌치 격리막 15, 115 : 덴트14, 114: trench isolation 15, 115: dent
16, 120 : 트렌치 격리 18, 122 : 게이트 산화막16, 120 trench isolation 18, 122 gate oxide film
21, 125 : 게이트 전극 22 : 폴리 스트링어21, 125: gate electrode 22: poly stringer
116a : 폴리 스페이서 118 : 산화막116a: poly spacer 118: oxide film
(구성)(Configuration)
상술한 목적을 달성하기 위한 본 발명에 의하면, 트렌치 격리의 제조 방법은, 반도체 기판(100) 상에 활성 영역과 비활성 영역을 정의하기 위해 제 1 질화막(103)을 갖는 트렌치 식각 마스크(106)를 형성하는 단계; 상기 트렌치 식각 마스크(106)를 사용하여 반도체 기판(100)을 식각 하여 트렌치(108)를 형성하는 단계; 상기 트렌치(108) 내벽에 열산화막(110)을 형성하는 단계; 상기 열산화막(110) 및 트렌치 식각 마스크(106) 상에 제 2 질화막(112)을 형성하는 단계; 상기 트렌치(108)를 완전히 채울 때까지 제 2 질화막(112) 상에 트렌치 격리막(114)을 형성하는 단계; 상기 트렌치(108) 양측의 적어도 상기 제 2 질화막(112)의 상부 표면이 노출될 때까지 트렌치 격리막(114)을 평탄화 식각 하는 단계; 상기 트렌치(108) 양측의 제 1 질화막(103)이 모두 제거될 때까지 질화막 스트립 공정(strip process)을 수행하는 단계; 상기 질화막 스트립 공정시 발생된 제 2 질화막(112) 식각에 따른 덴트(dent)(115) 부위를 완전히 채울 때까지 반도체 기판(100) 전면에 폴리실리콘막(116)을 형성하는 단계; 상기 폴리실리콘막(116)을 건식 식각 하여 상기 덴트(115) 부위에 폴리 스페이서(116a)를 형성하는 단계; 및 상기 폴리 스페이서(116a)를 산화시켜서 상기 덴트(115) 부위를 산화막(118)으로 채우는 단계를 포함한다.According to the present invention for achieving the above object, a method of manufacturing a trench isolation, a trench etching mask 106 having a first nitride film 103 to define an active region and an inactive region on the semiconductor substrate 100. Forming; Etching the semiconductor substrate 100 using the trench etch mask 106 to form a trench 108; Forming a thermal oxide film (110) on an inner wall of the trench (108); Forming a second nitride film (112) on the thermal oxide film (110) and the trench etching mask (106); Forming a trench isolation layer 114 on the second nitride layer 112 until the trench 108 is completely filled; Planar etching the trench isolation layer 114 until at least an upper surface of the second nitride layer 112 on both sides of the trench is exposed; Performing a nitride film strip process until all of the first nitride films 103 on both sides of the trench 108 are removed; Forming a polysilicon layer (116) on the entire surface of the semiconductor substrate (100) until the portion of the dent 115 corresponding to the etching of the second nitride layer 112 generated during the nitride film strip process is completely filled; Dry etching the polysilicon layer 116 to form a poly spacer 116a at a portion of the dent 115; And oxidizing the poly spacer 116a to fill the dent 115 with the oxide film 118.
이 방법의 바람직한 실시예에 있어서, 상기 건식 식각 공정은 에치 백 공정이다.In a preferred embodiment of this method, the dry etching process is an etch back process.
(작용)(Action)
도 3h를 참조하면, 본 발명의 실시예에 따른 신규한 트렌치 격리의 제조 방법은, 실리콘 질화막 스트립 공정시 발생된 SiN 라이너 덴트 부위에 폴리 스페이서를 형성하고, 이 폴리 스페이서를 산화시켜서 상기 덴트 부위를 산화막으로 채운다. 이로써, 후속 게이트 폴리 형성시 덴트 부위에 발생되는 폴리 스트링어에 의한 브리지를 방지할 수 있고, 따라서 소자 불량을 방지할 수 있다. 또한, SiN 라이너 덴트를 제거하는 공정이 수행되므로 SiN 라이너의 두께를 임의로 증가시킬 수 있다.Referring to FIG. 3H, a novel trench isolation method according to an embodiment of the present invention forms a poly spacer on a SiN liner dent portion generated during a silicon nitride film strip process, and oxidizes the poly spacer to form the dent portion. Fill with oxide film. As a result, it is possible to prevent the bridge caused by the poly stringer generated in the dent portion during the subsequent gate poly formation, and thus to prevent the device defect. In addition, since the process of removing the SiN liner dent is performed, the thickness of the SiN liner can be arbitrarily increased.
(실시예)(Example)
이하, 도 3 및 도 4를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 3 and 4.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 트렌치 격리의 제조 방법의 공정들을 순차적으로 보여주는 흐름도이다.3A-3H are flow diagrams showing in sequence the processes of a method of making trench isolation in accordance with an embodiment of the present invention.
도 3a를 참조하면, 본 발명의 실시예에 따른 트렌치 격리의 제조 방법은 먼저, 반도체 기판(100) 상에 패드 산화막(102) 및 실리콘 질화막(103)이 차례로 형성된다. 상기 실리콘 질화막(103) 상에 활성 영역과 비활성 영역을 정의하기 위해 포토레지스트 패턴(104)이 형성된다.Referring to FIG. 3A, in the method of manufacturing trench isolation according to an exemplary embodiment of the present invention, a pad oxide film 102 and a silicon nitride film 103 are sequentially formed on a semiconductor substrate 100. A photoresist pattern 104 is formed on the silicon nitride film 103 to define active and inactive regions.
상기 포토레지스트 패턴(104)을 마스크로 사용하여 상기 실리콘 질화막(103) 및 패드 산화막(102)이 차례로 식각 되어 트렌치 식각 마스크(106) 즉, 엑티브 패턴(active pattern)이 형성된다. 상기 포토레지스트 패턴(104)이 스트립된 후, 상기 트렌치 식각 마스크(106)를 사용하여 반도체 기판(100)이 식각 되어 도 3b에서와 같이, 트렌치(108)가 형성된다.Using the photoresist pattern 104 as a mask, the silicon nitride film 103 and the pad oxide film 102 are sequentially etched to form a trench etch mask 106, that is, an active pattern. After the photoresist pattern 104 is stripped, the semiconductor substrate 100 is etched using the trench etch mask 106 to form a trench 108 as shown in FIG. 3B.
상기 트렌치 내벽의 표면 요철을 개선하고, 트렌치 식각시 발생된 반도체 기판(100)의 손상 부위를 제거하기 위해 산화 공정이 수행되어 트렌치 내벽에 열산화막(110)이 형성된다. 상기 열산화막(110)을 포함하여 반도체 기판(100) 전면에 SiN 라이너(112)가 형성된다. 상기 SiN 라이너(112)는 후속 산화 공정에서 트렌치 내벽이 산화되어 이에 따른 스트레스로 트렌치 격리 특성이 저하되는 것을 방지하기 위해 형성된다.An oxidation process is performed to improve surface irregularities of the inner wall of the trench and to remove damaged portions of the semiconductor substrate 100 generated during the trench etching, thereby forming a thermal oxide film 110 on the inner wall of the trench. The SiN liner 112 is formed on the entire surface of the semiconductor substrate 100 including the thermal oxide film 110. The SiN liner 112 is formed to prevent the trench inner wall from being oxidized in the subsequent oxidation process, thereby reducing the trench isolation characteristics.
상기 트렌치(108)가 완전히 채워질 때까지 SiN 라이너(112) 상에 트렌치 격리막(114) 예를 들어, USG(undoped silicate glass)막이 증착 된다.(도 3c)A trench isolation layer 114, eg, an undoped silicate glass (USG) layer, is deposited on the SiN liner 112 until the trench 108 is fully filled (FIG. 3C).
상기 활성 영역 상의 트렌치 격리막(114)이 제거될 때까지 트렌치 격리막(114)이 CMP 공정 등에 의해 평탄화 식각 된다.(도 3d)The trench isolation layer 114 is planarized by a CMP process or the like until the trench isolation layer 114 on the active region is removed (FIG. 3D).
다음, 상기 트렌치 식각 마스크(106)로 사용된 실리콘 질화막(103)이 인산 스트립 공정에 의해 제거된다. 이때, 종래와 마찬가지로 트렌치 상부의 SiN 라이너(112)의 일부가 동시에 제거되어 덴트(115)가 발생된다.(도 3e)Next, the silicon nitride film 103 used as the trench etching mask 106 is removed by a phosphate strip process. At this time, as in the prior art, a portion of the SiN liner 112 in the upper portion of the trench is simultaneously removed to generate the dent 115 (FIG. 3E).
도 3f를 참조하면, 상기 덴트(115)를 제거하기 위해 반도체 기판(100) 전면에 본 발명의 실시예에 따른 신규한 막질 형성 공정이 수행된다. 이 막질은 예를 들어, 폴리실리콘막(116)으로서, 상기 덴트(115)를 완전히 채우도록 형성된다.Referring to FIG. 3F, a novel film forming process according to an embodiment of the present invention is performed on the entire surface of the semiconductor substrate 100 to remove the dent 115. This film quality is formed, for example, as the polysilicon film 116 so as to completely fill the dent 115.
상기 폴리실리콘막(116)이 에치 백(etch back) 공정으로 식각 되어 트렌치 격리막(114) 양측의 덴트(115) 부위에 도 3g에서와 같이, 폴리 스페이서(poly spacer)(116a)가 형성된다.The polysilicon layer 116 is etched by an etch back process to form a poly spacer 116a on the dents 115 at both sides of the trench isolation layer 114, as shown in FIG. 3G.
이어서, 산화 공정을 수행하면 상기 폴리 스페이서(116a)가 산화되어 상기 덴트(115) 부위가 산화막(118)으로 채워지게 된다.(도 3h) 이로써, 본 발명에 따른 트렌치 격리(120)가 완성된다. 상기 덴트(115) 부위에 형성된 산화막(118)이 트렌치 격리막(114)과 단차를 갖는 문제점은 후속 세정 공정인 HF 내지 BOE 등의 산화막 제거를 위한 공정 조건을 변경함으로써 개선된다.Subsequently, when the oxidation process is performed, the poly spacer 116a is oxidized to fill the dent 115 with the oxide film 118 (FIG. 3H). Thus, the trench isolation 120 according to the present invention is completed. . The problem that the oxide film 118 formed at the dent 115 has a step difference with the trench isolation film 114 is improved by changing process conditions for removing oxide films such as HF to BOE, which are subsequent cleaning processes.
이와 같은 본 발명에 따른 덴트(115) 제거 공정을 통해 SiN 라이너(112)의 두께를 임의로 증가시킬 수 있게 된다.Through the dent 115 removal process according to the present invention it is possible to increase the thickness of the SiN liner 112 arbitrarily.
후속 공정으로, 상기 패드 산화막(102)이 제거된 후 활성 영역 상에 게이트 산화막(122)이 형성된다. 반도체 기판(100) 전면에 게이트 전극(125)을 형성하기 위한 폴리실리콘막(123) 및 실리사이드막(124)이 차례로 증착 된다. 게이트 형성 마스크를 사용하여 상기 실리사이드막(124) 및 폴리실리콘막(123)이 차례로 식각 되어 게이트 전극(125)이 형성된다. 이 공정의 결과가 도 4에 도시되어 있다.In a subsequent process, the gate oxide layer 122 is formed on the active region after the pad oxide layer 102 is removed. The polysilicon layer 123 and the silicide layer 124 are formed in order to form the gate electrode 125 on the entire surface of the semiconductor substrate 100. The silicide layer 124 and the polysilicon layer 123 are sequentially etched using a gate forming mask to form a gate electrode 125. The results of this process are shown in FIG.
본 발명은 실리콘 질화막 스트립 공정시 발생된 SiN 라이너 덴트 부위에 폴리 스페이서를 형성하고, 이 폴리 스페이서를 산화시켜서 덴트 부위를 산화막으로 채움으로써, 후속 게이트 폴리 형성시 덴트 부위에 발생되는 폴리 스트링어에 의한 브리지를 방지할 수 있고, 따라서 소자 불량을 방지할 수 있는 효과가 있다. 또한, SiN 라이너 덴트를 제거하는 공정이 수행되므로 SiN 라이너의 두께를 임의로 증가시킬 수 있는 효과가 있다.According to the present invention, a poly spacer is formed in a SiN liner dent portion generated during a silicon nitride film strip process, and the poly spacer is oxidized to fill a dent portion with an oxide film, thereby forming a poly spacer by a poly stringer generated in the dent portion during subsequent gate poly formation. The bridge can be prevented, and therefore, there is an effect of preventing device defects. In addition, since the process of removing the SiN liner dent is performed, there is an effect that can optionally increase the thickness of the SiN liner.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036106A KR20000018502A (en) | 1998-09-02 | 1998-09-02 | Method for manufacturing a trench isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980036106A KR20000018502A (en) | 1998-09-02 | 1998-09-02 | Method for manufacturing a trench isolation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000018502A true KR20000018502A (en) | 2000-04-06 |
Family
ID=19549348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980036106A KR20000018502A (en) | 1998-09-02 | 1998-09-02 | Method for manufacturing a trench isolation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000018502A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020003031A (en) * | 2000-06-30 | 2002-01-10 | 박종섭 | Method for forming isolation in semiconductor device |
| KR100762230B1 (en) * | 2004-12-30 | 2007-10-01 | 주식회사 하이닉스반도체 | manufacturing method for semiconductor device |
| KR100937661B1 (en) * | 2007-12-24 | 2010-01-19 | 주식회사 동부하이텍 | Semiconductor devcie and method for fabricating the same |
-
1998
- 1998-09-02 KR KR1019980036106A patent/KR20000018502A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020003031A (en) * | 2000-06-30 | 2002-01-10 | 박종섭 | Method for forming isolation in semiconductor device |
| KR100762230B1 (en) * | 2004-12-30 | 2007-10-01 | 주식회사 하이닉스반도체 | manufacturing method for semiconductor device |
| KR100937661B1 (en) * | 2007-12-24 | 2010-01-19 | 주식회사 동부하이텍 | Semiconductor devcie and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436611B1 (en) | Trench isolation method for semiconductor integrated circuit | |
| US5677232A (en) | Methods of fabricating combined field oxide/trench isolation regions | |
| JPH11340317A (en) | Formation of isolation structure | |
| KR100286127B1 (en) | How to Form Trench Isolation in Semiconductor Devices | |
| KR20000018502A (en) | Method for manufacturing a trench isolation | |
| KR100464388B1 (en) | The manufacturing method of trench isolation layer for semiconductor device | |
| JPH11260903A (en) | Method for forming non-cavity trench isolation | |
| JP2000323565A (en) | Manufacture of semiconductor device and semiconductor device | |
| KR19990025534A (en) | How to form trench isolation region | |
| KR100923760B1 (en) | Method for forming device isolation layer in semiconductor device | |
| KR20000003486A (en) | Gate electrode forming method of semiconductor device | |
| KR100515037B1 (en) | A method for fabricating trench isolation | |
| KR100671155B1 (en) | Method for manufacturing an isolation layer in a semiconductor device | |
| KR0172240B1 (en) | Method of separating element from semiconductor device | |
| CN1224927A (en) | Method of forming void free trench isolation | |
| KR20000015466A (en) | Trench isolation method | |
| KR19990025195A (en) | Trench element isolation | |
| KR100586072B1 (en) | Method for improving edge moat of sti corner | |
| KR100504549B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100587607B1 (en) | Method for manufacturing semiconductor device | |
| KR100595854B1 (en) | Manufacturing method for semiconductor device | |
| KR100967672B1 (en) | The method for forming shall trench isolation in semiconductor device | |
| KR100944667B1 (en) | Method for preventing edge moat of sti | |
| KR100439105B1 (en) | Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines | |
| KR19990074726A (en) | Separation layer of semiconductor device and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |