KR100504549B1 - Method for Fabricating of Semiconductor Device - Google Patents
Method for Fabricating of Semiconductor Device Download PDFInfo
- Publication number
- KR100504549B1 KR100504549B1 KR10-2000-0078493A KR20000078493A KR100504549B1 KR 100504549 B1 KR100504549 B1 KR 100504549B1 KR 20000078493 A KR20000078493 A KR 20000078493A KR 100504549 B1 KR100504549 B1 KR 100504549B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- film
- polysilicon
- nitride
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Abstract
본 발명은 필드 산화막과 폴리 패턴간의 오버랩 마진을 향상시키기 위한 반도체 소자의 제조방법에 관한 것으로, 반도체 기판의 소정 영역에 소자 격리 영역을 형성하는 단계와, 상기 반도체 기판의 전면에 폴리 실리콘막을 형성하고 전면에 1000∼2000Å의 두께로 제 1 질화막을 형성하는 단계와, 상기 폴리 실리콘막의 소정 영역상에 남도록 상기 제 1 질화막을 선택적으로 제거하는 단계와, 상기 반도체 기판의 표면상에 제 2 질화막을 증착하고 상기 선택적으로 제거된 제 1 질화막의 양측면에 남도록 상기 제 2 질화막을 선택적으로 제거하여 질화막 측벽을 형성하는 단계와, 상기 소자 격리 영역이 노출되도록 상기 선택적으로 제거된 제 1 질화막과 질화막 측벽을 마스크로 이용하여 상기 폴리 실리콘막을 선택적으로 제거하는 단계와, 인산 용액을 이용하여 상기 선택적으로 제거된 제 1 질화막과 질화막 측벽을 제거하는 단계를 포함하여 형성한다.The present invention relates to a method of manufacturing a semiconductor device for improving the overlap margin between a field oxide film and a poly pattern, comprising the steps of forming a device isolation region in a predetermined region of a semiconductor substrate, and forming a polysilicon film on the entire surface of the semiconductor substrate. Forming a first nitride film with a thickness of 1000 to 2000 microns on the entire surface, selectively removing the first nitride film so as to remain on a predetermined region of the polysilicon film, and depositing a second nitride film on the surface of the semiconductor substrate Selectively removing the second nitride film so as to remain on both sides of the selectively removed first nitride film to form a nitride film sidewall, and masking the selectively removed first nitride film and nitride film sidewall to expose the device isolation region. Selectively removing the polysilicon layer by using a phosphoric acid solution, and Thereby removing the selectively removed first nitride film and sidewalls of the nitride film.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 질화막 스페이서와 질화막 하드 마스크를 이용하여 필드 산화막과 폴리 패턴간의 오버래 마진을 향상시키기 위한 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device for improving an overlap margin between a field oxide film and a poly pattern using a nitride spacer and a nitride hard mask.
0.13㎛ 플레쉬(Flash)에서 폴리 패턴 형성시에 소자 격리막에 대한 폴리 실리콘 패턴의 오버랩 마진(Overlap Margin)이 부족하여 포토레지스트(Photoresist)를 이용하여 패터닝을 할 경우 오정렬(Misalign)이 발생될 가능성이 크다.There is a possibility of misalignment when patterning using photoresist due to lack of overlap margin of polysilicon pattern on device isolation layer when forming poly pattern in 0.13㎛ flash. Big.
따라서, 종래에는 PSG(Phosphorous Silicate Glass) 하드 마스크 및 스페이서(Spacer)를 이용하여 폴리 패턴을 패터닝하고 있다.Therefore, the poly pattern is conventionally patterned using a PSG (Phosphorous Silicate Glass) hard mask and a spacer.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조공정 단면도이다.1A to 1E are cross-sectional views illustrating a manufacturing process of a semiconductor device according to the prior art.
우선, 도 1a에 도시된 바와 같이, STI(Shallow Trench Isolation) 공정으로 상기 반도체 기판(11)의 소정 영역에 필드 산화막(12)을 형성한다.First, as shown in FIG. 1A, a field oxide film 12 is formed in a predetermined region of the semiconductor substrate 11 by a shallow trench isolation (STI) process.
그리고, 상기 반도체 기판(11)상에 폴리 실리콘막(13)을 증착하고, 상기 폴리 실리콘막(13)상에 약 600Å의 두께로 하드 마스크(Hard Mask)용 제 1 PSG(Phosphor Silicate Glass)막(14)을 증착한다.Then, a polysilicon film 13 is deposited on the semiconductor substrate 11, and a first PSG (Phosphor Silicate Glass) film for a hard mask is formed on the polysilicon film 13 at a thickness of about 600 μs. (14) is deposited.
그리고, 상기 제 1 PSG막(14)상에 포토레지스트(15)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(15)를 패터닝한다.After the photoresist 15 is applied onto the first PSG film 14, the photoresist 15 is patterned by an exposure and development process.
그리고, 도 1b에 도시된 바와 같이, 상기 패터닝된 포토레지스트(15)를 마스크로 이용하여 상기 제 1 PSG막(14)을 선택적으로 제거한 후, 상기 포토레지스트(15)를 제거한다.As shown in FIG. 1B, the first PSG film 14 is selectively removed using the patterned photoresist 15 as a mask, and then the photoresist 15 is removed.
그리고, 상기 반도체 기판(11)의 표면상에 300∼500Å의 두께로 제 2 PSG막(16)을 증착한다.Then, a second PSG film 16 is deposited on the surface of the semiconductor substrate 11 to a thickness of 300 to 500 Å.
그리고, 도 1c에 도시된 바와 같이 상기 제 2 PSG막(16)을 에치백하여 스페이서(16a)를 형성한다.1C, the second PSG layer 16 is etched back to form a spacer 16a.
이때, 상기 제 1 PSG막(14)의 높이가 낮음으로 인하여 상기 에치백 공정에서 스페이서(16a)의 상부가 손실되게 된다.At this time, the upper portion of the spacer 16a is lost in the etch back process due to the low height of the first PSG film 14.
그리고, 도 1d에 도시된 바와 같이 상기 선택적으로 제거된 제 1 PSG막(14)과 스페이서(16a)를 마스크로 이용하여 상기 필드 산화막(12)이 노출되도록 상기 폴리 실리콘막(13)을 선택적으로 제거하여 폴리 실리콘막 패턴(13a)을 형성한다.As shown in FIG. 1D, the polysilicon layer 13 may be selectively exposed to expose the field oxide layer 12 using the selectively removed first PSG layer 14 and the spacer 16a as a mask. By removing, the polysilicon film pattern 13a is formed.
여기서, 상기 상부가 손실된 스페이서(16a)를 마스크로 이용하여 상기 폴리 실리콘막 패턴(13a)을 형성하므로 상기 필드 산화막(12)과 폴리 실리콘막 패턴(13a)간에 오버랩되는 부분이 줄어들게 된다.Here, since the polysilicon layer pattern 13a is formed using the spacer 16a having the upper portion as a mask, the overlapped portion between the field oxide layer 12 and the polysilicon layer pattern 13a is reduced.
그리고, 도 1e에 도시된 바와 같이 BOE(Buffered Oxide Etchant)를 이용하여 상기 스페이서(16a)와 제 1 PSG막(14)을 제거한다.As shown in FIG. 1E, the spacer 16a and the first PSG layer 14 are removed using BOE (Buffered Oxide Etchant).
상기 공정에서 상기 스페이서(16a)와 제 1 PSG막(14)뿐만 아니라 필드 산화막(12)의 상부도 식각되게 된다.In the process, not only the spacer 16a and the first PSG film 14 but also the upper portion of the field oxide film 12 are etched.
그러나, 상기와 같은 종래의 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.However, the conventional method of manufacturing a semiconductor device as described above has the following problems.
첫째, 스페이서에 로스가 발생되어 상기 스페이서를 마스크로 이용하여 형성되는 폴리 실리콘막 패턴과 필드 영역간의 오버랩 마진이 줄어든다.First, a loss is generated in the spacer, thereby reducing the overlap margin between the polysilicon layer pattern formed by using the spacer as a mask and the field region.
둘째, 하드 마스크용 패턴과 스페이서를 제거하기 위한 BOE 용액으로 인하여 필드 산화막이 손상되므로 소자의 절연 특성이 열화된다.Second, since the field oxide film is damaged by the BOE solution for removing the hard mask pattern and the spacer, the insulation characteristic of the device is degraded.
셋째, 필드 산화막의 손실에 따른 단차 및 이후 공정에서 발생되는 잔유물로 인하여 소자에 불량이 발생된다.Third, a defect occurs in the device due to the step caused by the loss of the field oxide film and the residue generated in the subsequent process.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 질화막을 이용하여 폴리 실리콘막 패터닝 공정을 실시하여 공정 마진을 향상시키고 절연 특성을 향상시키기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method of manufacturing a semiconductor device for improving the process margin and the insulation properties by performing a polysilicon film patterning process using a nitride film to solve the above problems.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판의 소정 영역에 소자 격리 영역을 형성하는 단계와, 상기 반도체 기판의 전면에 폴리 실리콘막을 형성하고 전면에 1000∼2000Å의 두께로 제 1 질화막을 형성하는 단계와, 상기 폴리 실리콘막의 소정 영역상에 남도록 상기 제 1 질화막을 선택적으로 제거하는 단계와, 상기 반도체 기판의 표면상에 제 2 질화막을 증착하고 상기 선택적으로 제거된 제 1 질화막의 양측면에 남도록 상기 제 2 질화막을 선택적으로 제거하여 질화막 측벽을 형성하는 단계와, 상기 소자 격리 영역이 노출되도록 상기 선택적으로 제거된 제 1 질화막과 질화막 측벽을 마스크로 이용하여 상기 폴리 실리콘막을 선택적으로 제거하는 단계와, 인산 용액을 이용하여 상기 선택적으로 제거된 제 1 질화막과 질화막 측벽을 제거하는 단계를 포함하여 형성함을 특징으로 한다.The semiconductor device manufacturing method of the present invention for achieving the above object comprises the steps of forming a device isolation region in a predetermined region of the semiconductor substrate, forming a polysilicon film on the front surface of the semiconductor substrate and a thickness of 1000 ~ 2000Å Forming a first nitride film, selectively removing the first nitride film so as to remain on a predetermined region of the polysilicon film, depositing a second nitride film on the surface of the semiconductor substrate, and selectively removing the first nitride film. Selectively removing the second nitride film so as to remain on both sides of the first nitride film to form a nitride film sidewall, and using the selectively removed first nitride film and the nitride film sidewall to expose the device isolation region as a mask. Selectively removing, and selectively removing the first nitriding using a phosphoric acid solution And it is characterized in that it is formed by removing the nitride film side wall.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도이다.2A through 2E are cross-sectional views illustrating a process of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
우선, 도 2a에 도시된 바와 같이, STI 공정으로 반도체 기판(21)의 소정 영역에 필드 산화막(22)을 형성한다.First, as shown in FIG. 2A, a field oxide film 22 is formed in a predetermined region of the semiconductor substrate 21 by an STI process.
그리고, 상기 반도체 기판(21)상에 폴리 실리콘막(23)을 증착하고, 상기 폴리 실리콘막(23)상에 하드 마스크용 제 1 질화막(24)을 1000∼2000Å의 두께로 증착한다.Then, a polysilicon film 23 is deposited on the semiconductor substrate 21, and a first nitride film 24 for a hard mask is deposited on the polysilicon film 23 to a thickness of 1000 to 2000 GPa.
그리고, 상기 제 1 질화막(24)상에 포토레지스트(25)를 도포하고 노광 및 현상 공정으로 상기 포토레지스트(25)를 선택적으로 패터닝한다.Then, the photoresist 25 is coated on the first nitride film 24, and the photoresist 25 is selectively patterned by an exposure and development process.
그리고, 도 2b에 도시된 바와 같이 CF4, CHF3, O2 혼합 가스 분위기에서 상기 패터닝된 포토레지스트(25)를 마스크로 이용하여 상기 제 1 질화막(24)을 식각하여 질화막 패턴(24a)을 형성한 후, 상기 포토레지스트(25)를 제거한다.As illustrated in FIG. 2B, the first nitride layer 24 is etched using the patterned photoresist 25 as a mask in a CF 4 , CHF 3 , O 2 mixed gas atmosphere to form the nitride layer pattern 24a. After formation, the photoresist 25 is removed.
이때, 상기 폴리 실리콘막(23)에 대한 고선택비를 갖도록 O2 가스를 20∼40sccm으로 플로우시킨다.At this time, the O 2 gas is flowed at 20 to 40 sccm so as to have a high selectivity with respect to the polysilicon film 23.
그리고, 상기 반도체 기판(21)의 표면상에 300∼500Å의 두께로 제 2 질화막(26)을 증착한다.Then, a second nitride film 26 is deposited on the surface of the semiconductor substrate 21 to a thickness of 300 to 500 kPa.
그리고, 도 2c에 도시된 바와 같이, 상기 질화막 패턴(24a) 양측면에 남도록 상기 제 2 질화막(26)을 에치백하여 스페이서(26a)를 형성한다.As illustrated in FIG. 2C, the spacer 26a is formed by etching back the second nitride layer 26 to remain on both sides of the nitride layer pattern 24a.
이때, 상기 하드 마스크용 질화막 패턴(24a)의 높이가 확보됨에 따라서 그 양측면에 형성되는 스페이서(26a)의 임계치수(CD : Critical Dimension)를 충분히 확보할 수 있다.In this case, as the height of the hard mask nitride film pattern 24a is secured, a critical dimension (CD) of the spacer 26a formed on both side surfaces thereof may be sufficiently secured.
그리고, 도 2d에 도시된 바와 같이, 상기 질화막 패턴(24a) 및 스페이서(26a)를 마스크로 이용하여 상기 필드 산화막(22)이 노출되도록 상기 폴리 실리콘막(23)을 선택적으로 제거하여 폴리 실리콘막 패턴(23a)을 형성한다.As shown in FIG. 2D, the polysilicon layer 23 is selectively removed so that the field oxide layer 22 is exposed using the nitride layer pattern 24a and the spacer 26a as a mask. The pattern 23a is formed.
여기서, 상기 폴리 실리콘막 패턴(23a) 형성 공정은 상기 필드 산화막(22)에 대한 고선택비를 갖도록 염소(Cl2)와 산소(O2)의 혼합가스 분위기에서 실시한다.The polysilicon layer pattern 23a forming process is performed in a mixed gas atmosphere of chlorine (Cl 2 ) and oxygen (O 2 ) to have a high selectivity with respect to the field oxide layer 22.
그리고, 도 2e에 도시된 바와 같이, 인산(H3PO4)을 이용하여 상기 질화막 패턴(24a)과 스페이서(26a)를 제거하여 본 발명의 반도체 소자를 완성한다.As shown in FIG. 2E, the nitride layer pattern 24a and the spacer 26a are removed using phosphoric acid (H 3 PO 4 ) to complete the semiconductor device of the present invention.
상기와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다.The method of manufacturing a semiconductor device of the present invention as described above has the following effects.
첫째, 질화막 패턴의 높이를 충분히 높게 형성하여 스페이서의 손실을 방지할 수 있으므로 상기 폴리 실리콘막 패턴과 필드 산화막간의 오버랩 마진을 향상시킬 수 있다.First, since the height of the nitride film pattern may be sufficiently high to prevent loss of spacers, the overlap margin between the polysilicon film pattern and the field oxide film may be improved.
둘째, 질화막 패턴 및 스페이서 제거 공정시 필드 산화막이 손상되지 않으므로 소자의 절연 특성을 향상시킬 수 있다.Second, since the field oxide layer is not damaged during the nitride layer pattern and the spacer removing process, the insulation characteristics of the device may be improved.
셋째, 필드 산화막의 손실되지 않으므로 후속 공정에서 발생되는 잔유물로 인한 소자의 불량을 줄일 수 있으므로 소자의 특성을 향상시킬 수 있다.Third, since the field oxide film is not lost, defects of the device due to residues generated in subsequent processes can be reduced, thereby improving device characteristics.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조 공정 단면도1A to 1E are cross-sectional views of a manufacturing process of a semiconductor device according to the prior art
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 제조 공정 단면도2A through 2E are cross-sectional views illustrating a process of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of drawings
21 : 반도체 기판 22 : 필드 산화막21 semiconductor substrate 22 field oxide film
23 : 폴리 실리콘막 24 : 제 1 질화막23 polysilicon film 24 first nitride film
24a : 질화막 패턴 25 : 포토레지스트24a: nitride film pattern 25: photoresist
26 : 제 2 질화막 26a : 스페이서26 second nitride film 26a spacer
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0078493A KR100504549B1 (en) | 2000-12-19 | 2000-12-19 | Method for Fabricating of Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0078493A KR100504549B1 (en) | 2000-12-19 | 2000-12-19 | Method for Fabricating of Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020049343A KR20020049343A (en) | 2002-06-26 |
| KR100504549B1 true KR100504549B1 (en) | 2005-08-01 |
Family
ID=27683315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0078493A KR100504549B1 (en) | 2000-12-19 | 2000-12-19 | Method for Fabricating of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100504549B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102366782B1 (en) * | 2016-07-25 | 2022-02-23 | 호야 가부시키가이샤 | Mask blank, transfer mask, transfer mask manufacturing method, and semiconductor device manufacturing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890004567A (en) * | 1987-08-31 | 1989-04-22 | 최근선 | Projection tv receiver |
| JPH0799189A (en) * | 1993-04-28 | 1995-04-11 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| KR20000021278A (en) * | 1998-09-28 | 2000-04-25 | 윤종용 | Method for isolating trench device |
| KR20000073800A (en) * | 1999-05-14 | 2000-12-05 | 김영환 | Manufacturing method for isolation in semiconductor device |
-
2000
- 2000-12-19 KR KR10-2000-0078493A patent/KR100504549B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890004567A (en) * | 1987-08-31 | 1989-04-22 | 최근선 | Projection tv receiver |
| JPH0799189A (en) * | 1993-04-28 | 1995-04-11 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| KR20000021278A (en) * | 1998-09-28 | 2000-04-25 | 윤종용 | Method for isolating trench device |
| KR20000073800A (en) * | 1999-05-14 | 2000-12-05 | 김영환 | Manufacturing method for isolation in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020049343A (en) | 2002-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100504549B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100289660B1 (en) | Trench Formation Method for Semiconductor Devices | |
| KR100324933B1 (en) | method for forming self-align contact hole in semiconductor device | |
| JPH07297174A (en) | Manufacture of semiconductor device | |
| KR100408863B1 (en) | Method of forming a gate oxide in a semiconductor device | |
| KR100532839B1 (en) | Method for manufacturing shallow trench of semiconductor device | |
| KR100548586B1 (en) | Trench manufacturing method of semiconductor device | |
| KR100515037B1 (en) | A method for fabricating trench isolation | |
| KR100265340B1 (en) | Method of fabricating semiconductor device | |
| KR100318262B1 (en) | Method for forming alignment key of semiconductor device | |
| KR100421663B1 (en) | Method for preventing of contact spike state | |
| KR100370132B1 (en) | Method for fabricating semiconductor device | |
| KR100439105B1 (en) | Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines | |
| KR20040004990A (en) | Method for forming isolation layer of semiconductor device | |
| KR100876874B1 (en) | Device Separating Method of Semiconductor Device | |
| KR20060113265A (en) | Method for manufacturing semiconductor device using recess gate process | |
| KR100940115B1 (en) | Method for forming gate of semiconductor device | |
| KR100312983B1 (en) | A method for forming isolation layer in semiconductor device | |
| JPH05129253A (en) | Production of semiconductor device | |
| KR20020001113A (en) | method for manufacturing semiconductor devices | |
| KR20050022169A (en) | Method for forming isolation layer of semiconductor device | |
| KR20040001485A (en) | Method of manufacturing semiconductor device | |
| KR20040002136A (en) | method for fabricating of semiconductor device | |
| KR20060007175A (en) | Method of manufacturing semiconductor device | |
| KR20020009767A (en) | Method for Fabricating of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |