KR20000013584U - 이·피·비·지·에이 패키지구조 - Google Patents

이·피·비·지·에이 패키지구조 Download PDF

Info

Publication number
KR20000013584U
KR20000013584U KR2019980026795U KR19980026795U KR20000013584U KR 20000013584 U KR20000013584 U KR 20000013584U KR 2019980026795 U KR2019980026795 U KR 2019980026795U KR 19980026795 U KR19980026795 U KR 19980026795U KR 20000013584 U KR20000013584 U KR 20000013584U
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
chip
heat sink
package
Prior art date
Application number
KR2019980026795U
Other languages
English (en)
Inventor
이현규
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR2019980026795U priority Critical patent/KR20000013584U/ko
Publication of KR20000013584U publication Critical patent/KR20000013584U/ko

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 고안은 이·피·비·지·에이 패키지(EPBGA : Enhanced Power Ball Grid Array package)구조에 관한 것으로, 이·피·비·지·에이 패키지의 구조를 개선하여 접착공정시 접착제 및 에폭시의 흐름을 차단하여 제품의 신뢰성을 향상시킬 수 있도록 한 것이다.
이를 위해, 히트싱크(1)의 일측면에 접착된 인쇄회로기판(3)과, 상기 인쇄회로기판의 내부에 위치되게 히트싱크에 접착된 칩(5)과, 상기 인쇄회로기판과 칩을 전기적으로 연결하는 와이어(6)와, 상기 칩 및 와이어를 보호하는 몰드 바디(7)와, 상기 인쇄회로기판에 고정되어 용융된 수지가 외부로 넘치는 현상을 방지하는 댐(9)과, 인쇄회로기판의 일측에 고정되어 외부 단자역할을 하는 솔더볼(8)로 구성된 이·피·비·지·에이 패키지에 있어서, 상기 히트싱크(1)에 접착제 도포면과 에폭시 접착면을 격리하는 차폐벽(10)이 형성되어 있어 인쇄회로기판(3) 및 칩(5)의 접착불량을 미연에 방지하고, 접착제 도포면(11)과 에폭시 접착면(12)에 단차를 형성할 경우에는 칩(5)으로부터 발생된 고열이 히트싱크(1)와 인쇄회로기판(3)의 접착면으로 전달되는 현상을 최소화하게 되므로 제품의 신뢰성이 향상된다.

Description

이·피·비·지·에이 패키지구조
본 고안은 이·피·비·지·에이 패키지(EPBGA : Enhanced Power Ball Grid Array package)구조에 관한 것으로서, 좀 더 구체적으로는 이·피·비·지·에이 패키지의 구조를 개선하여 접착공정시 접착제 및 에폭시의 흐름을 차단하여 제품의 신뢰성을 향상시킬 수 있도록 한 것이다.
일반적으로, 비·지·에이 패키지는 피·비·지·에이 패키지(PBGA : Plastic Ball Grid Array package)와 이·피·비·지·에이 패키지(EPBGA : Enhanced Power Ball Grid Array package)로 대별된다.
상기 이·피·비·지·에이 패키지는 구동시 열방출을 위한 히트싱크가 구비되어 있으며, 파워(Power) 비·지·에이 패키지라고도 불린다.
상기 이·피·비·지·에이 패키지의 제조 과정을 첨부된 도 1을 참고하여 간략히 설명하면 다음과 같다.
히트싱크(1)의표면에 접착제(2)를 도포한 다음 배선 패턴이 형성된 인쇄회로기판(3)을 부착하는 공정, 상기 히트싱크(1)상에 에폭시(Epoxy)(4)를 도포한 다음 칩(5)을 탑재하는 다이 어태치 공정, 상기 칩(5)의 내부단자와 인쇄회로기판(2)상의 패턴을 골드 와이어(6)로 연결하는 와이어 본딩공정, 상기 히트싱크에 탑재된 칩(5)을 외부 환경으로부터 보호하기 위해 용융된 수지로 봉지하여 몰드 바디(7)를 형성하는 수지 봉지공정, 상기 인쇄회로기판(3)의 외부접속단자 패턴에 솔더볼(8)을 접합시키는 볼 마운트 공정이 순차적으로 진행되어 도 1과 같은 이·피·비·지·에이 패키지가 완성된다.
상기 인쇄회로기판(3)에는 몰드 바디(7)를 형성하는 수지의 봉지작업시 용융된 수지가 외부로 흘러 넘치는 현상을 방지하기 위한 댐(Dam)(9)이 구비되어 있다.
이는, 칩(5)의 내부단자와 인쇄회로기판(2)상의 패턴을 연결하는 골드 와이어(6)가 인쇄회로기판의 상측으로 노출되므로 인해 상기 골드 와이어(6)를 보호하기 위해서는 몰드 바디(7)를 인쇄회로기판의 상측으로 노출되게 형성하여야 되지만, 상기 몰드 바디는 용융된 수지를 주입하여 봉지작업을 실시하기 때문이다.
이와 같이 제조 완료된 제품은 트레이(도시는 생략함)에 로딩하여 외관 검사를 받게 된다.
도 1과 같은 구조를 갖는 이·피·비·지·에이 패키지는 외부로부터의 전기적 신호가 솔더볼(8)을 통해 인쇄회로기판(2)내에 형성된 메탈 패턴으로 전달되면, 이 신호는 다시 인너 패턴과 칩(3)의 본딩패드를 연결하고 있는 골드 와이어(6)를 통하여 칩(3)으로 전달되므로써 반도체 소자의 정상 작동이 이루어지게 된다.
반도체 소자인 칩(3)의 장시간 구동으로 칩으로부터 열이 발생되면 발생되는 열은 칩(3)과 직접적으로 접하고 있는 히트싱크(1)를 통해 대부분 외부로 신속하게 발산되므로 칩(3) 내부는 칩의 구동에 적당한 온도를 유지하게 된다.
그러나, 이와 같은 종래의 이·피·비·지·에이 패키지는 다음과 같은 문제점이 있었다.
첫째, 파워가 아주 높은 제품에 적용될 경우에는 칩(5)의 구동시 내부에서 발생되는 고열을 외부로 신속하게 발산시키지 못하게 되므로 반도체 소자가 오동작하거나, 심한 경우 동작 불능상태를 유발하게 된다.
둘째, 인쇄회로기판(3)과 칩(5)의 접착면이 히트싱크(1)의 접착면과 동일 평면상에 존재하기 때문에 히티싱크(1)와 인쇄회로기판(3)의 접착을 위해 도포되는 접착제(2)가 칩(5)의 본딩부위로 흘러 나오거나, 칩(5)의 접착을 위한 에폭시(4)가 히트싱크(1)와 인쇄회로기판(3)의 계면으로 침투하게 되므로 히트싱크와 인쇄회로기판이 상호 분리되는 경우가 발생되었다.
셋째, 동작시 고온을 발생시키는 칩(5)의 접착면과 동일한 평면상에 인쇄회로기판(3)의 접착면이 존재하므로 고온의 전달로 인해 이들의 접착면이 떨어질 염려가 있었다.
본 고안은 종래의 이와 같은 문제점을 해결하기 위해 안출한 것으로서, 히트싱크상에 형성되는 칩의 접착면과 인쇄회로기판의 접착면을 상호 격리하여 다른 영역의 접착면으로 접착제 또는 에폭시가 흐르지 않도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 고안의 형태에 따르면, 히트싱크의 일측면에 접착된 인쇄회로기판과, 상기 인쇄회로기판의 내부에 위치되게 히트싱크에 접착된 칩과, 상기 인쇄회로기판과 칩을 전기적으로 연결하는 와이어와, 상기 칩 및 와이어를 보호하는 몰드 바디와, 상기 인쇄회로기판에 고정되어 용융된 수지가 외부로 넘치는 현상을 방지하는 댐과, 인쇄회로기판의 일측에 고정되어 외부 단자역할을 하는 솔더볼로 구성된 이·피·비·지·에이 패키지에 있어서, 상기 히트싱크에 접착제 도포면과 에폭시 접착면을 격리하는 차폐벽이 형성된 것을 특징으로 하는 이·피·비·지·에이 패키지구조가 제공된다.
도 1은 종래의 이·피·비·지·에이 패키지를 나타낸 종단면도
도 2는 본 고안의 일 실시예를 나타낸 종단면도
도면의 주요부분에 대한 부호의 설명
1 : 히트싱크 3 : 인쇄회로기판
5 : 칩 10 : 차폐벽
11 : 접착제 도포면 12 : 에폭시 도포면
이하, 본 고안을 일 실시예로 도시한 도 2를 참고하여 더욱 상세히 설명하면 다음과 같다.
도 2는 본 고안의 일 실시예를 나타낸 종단면도로서, 종래 이·피·비·지·에이 패키지의 구조와 동일한 부분은 그 설명을 생략하고 동일부호를 부여하기로 한다.
본 고안은 히트싱크(1)의 접착제 도포면(11)과, 에폭시 접착면(12)이 이들의 경계면에 형성된 차폐벽(10)에 의해 격리되어 있다.
상기 접착제 도포면(11)과 에폭시 접착면(12)을 히트싱크(1)의 동일 평면상에 위치되도록 한 다음 이들의 경계면상에 차폐벽(10)을 형성하여도 되지만, 반도체 소자의 구동시 칩(5)으로부터 발생된 고열이 히트싱크(1)와 인쇄회로기판(3)사이로 전달되어 접착면이 분리되지 않도록 접착제 도포면(11)과 에폭시 접착면(12)을 단차지게 형성하는 것이 보다 바람직하다.
이와 같이 구성된 본 고안은 접착제 도포면(11)과 에폭시 접착면(12)사이에 차폐벽(10)이 형성되어 있어 히트싱크(1)에 인쇄회로기판(3)을 접착하기 위해 접착제 도포면(11)에 접착제(2)를 도포할 때, 접착제가 칩(5)의 접착면(12)으로 흐르는 현상이 방지된다.
또한, 히트싱크(1)에 인쇄회로기판(3)을 접착한 상태에서 칩(5)의 접착면에 칩을 접착하기 위해 에폭시(4)를 도포할 때, 에폭시(4)가 일측으로 흐르더라도 접착제 도포면(11)과 에폭시 접착면(12)사이에 차폐벽(10)이 형성되어 있으므로 히트싱크(1)와 인쇄회로기판(3)의 접착면사이로 침투하지 않게 된다.
한편, 도 2와 같이 접착제 도포면(11)과 에폭시 접착면(12)에 단차가 형성되어 있을 경우에는 반도체 소자의 구동시 칩(5)으로부터 고열이 발생되더라도 발생된 열이 히트싱크(1)와 인쇄회로기판(3)의 접착면으로 전달되는 현상을 최소화하게 되므로 히트싱크로부터 인쇄회로기판(3)이 분리되는 현상을 미연에 방지하게 되는 것이다.
이상에서와 같이 본 고안은 종래의 구조에 비하여 다음과 같은 장점을 갖는다.
첫째, 칩(5) 주위에 위치하는 히트싱크(1)의 단면적이 차폐벽(10)에 의해 넓어지게 되므로 칩으로부터 발생된 고열을 보다 신속하게 외부로 발산시키게 된다.
둘째, 접착제 도포면(11)과 에폭시 접착면(12)사이에 차폐벽(10)을 형성하는 간단한 구조 변경에 의해 인쇄회로기판(3) 및 칩(5)의 접착 불량을 미연에 방지하게 되므로 제품의 신뢰성을 향상시킬 수 있게 된다.
셋째, 접착제 도포면(11)과 에폭시 접착면(12)에 단차를 형성할 경우에는 칩의 구동시 발생되는 고열이 히트싱크(1)와 인쇄회로기판(3)의 접착면으로 전달되는 현상을 최소화하게 되므로 히트싱크로부터 인쇄회로기판(3)이 분리되는 현상을 미연에 방지하게 된다.

Claims (2)

  1. 히트싱크의 일측면에 접착된 인쇄회로기판과, 상기 인쇄회로기판의 내부에 위치되게 히트싱크에 접착된 칩과, 상기 인쇄회로기판과 칩을 전기적으로 연결하는 와이어와, 상기 칩 및 와이어를 보호하는 몰드 바디와, 상기 인쇄회로기판에 고정되어 용융된 수지가 외부로 넘치는 현상을 방지하는 댐과, 인쇄회로기판의 일측에 고정되어 외부 단자역할을 하는 솔더볼로 구성된 이·피·비·지·에이 패키지에 있어서, 상기 히트싱크에 접착제 도포면과 에폭시 접착면을 격리하는 차폐벽이 형성된 것을 특징으로 하는 이·피·비·지·에이 패키지구조.
  2. 제 1 항에 있어서,
    칩의 접착면보다 인쇄회로기판의 접착면이 낮게 히트싱크에 단차가 형성된 것을 특징으로 하는 이·피·비·지·에이 패키지구조.
KR2019980026795U 1998-12-28 1998-12-28 이·피·비·지·에이 패키지구조 KR20000013584U (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980026795U KR20000013584U (ko) 1998-12-28 1998-12-28 이·피·비·지·에이 패키지구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980026795U KR20000013584U (ko) 1998-12-28 1998-12-28 이·피·비·지·에이 패키지구조

Publications (1)

Publication Number Publication Date
KR20000013584U true KR20000013584U (ko) 2000-07-15

Family

ID=69503424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980026795U KR20000013584U (ko) 1998-12-28 1998-12-28 이·피·비·지·에이 패키지구조

Country Status (1)

Country Link
KR (1) KR20000013584U (ko)

Similar Documents

Publication Publication Date Title
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
KR0152700B1 (ko) 고방습 가능한 반도체 장치와 그 제조방법
US6177725B1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US5834839A (en) Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
US5994783A (en) Semiconductor chip package and fabrication method thereof
EP0923120A1 (en) Method for manufacturing semiconductor device
US8643172B2 (en) Heat spreader for center gate molding
KR100600690B1 (ko) 반도체장치및그제조방법
KR20000013584U (ko) 이·피·비·지·에이 패키지구조
KR19990060856A (ko) 볼 그리드 어레이 패키지
KR100214857B1 (ko) 멀티 칩 패키지
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
US6489571B1 (en) Molded tape ball grid array package
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
KR100221918B1 (ko) 칩 스케일 패키지
KR0144311B1 (ko) 캡형 볼 그리드 어레이 반도체 패키지 및 그 제조방법
KR100325409B1 (ko) 반도체패키지
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
KR100244509B1 (ko) 반도체 패키지의 제조방법
KR20000060748A (ko) 전기 소자 적층 구조
KR0125874Y1 (ko) 반도체 패키지
KR0163311B1 (ko) 고 열 방출 반도체 패키지
JP2771475B2 (ja) 半導体装置
KR19980036811A (ko) 칩 크기 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid