KR20000013555U - Ball grid array package - Google Patents
Ball grid array package Download PDFInfo
- Publication number
- KR20000013555U KR20000013555U KR2019980026759U KR19980026759U KR20000013555U KR 20000013555 U KR20000013555 U KR 20000013555U KR 2019980026759 U KR2019980026759 U KR 2019980026759U KR 19980026759 U KR19980026759 U KR 19980026759U KR 20000013555 U KR20000013555 U KR 20000013555U
- Authority
- KR
- South Korea
- Prior art keywords
- barrier metal
- ball
- metal layer
- lead frame
- ball land
- Prior art date
Links
Abstract
본 고안은 볼 그리드 어레이 패키지를 개시한다. 개시된 본 고안은, 패드(11)가 하부를 향하게 배치된 반도체 칩(10)의 밑면에 리드 프레임(20)이 접착되고, 리드 프레임(20)의 인너 리드(21)가 금속 와이어(40)에 의해 반도체 칩(10)의 패드(11)에 연결된다. 리드 프레임(20)의 밑면은 식각되어 오목한 형상의 볼 랜드(23)가 형성된다. 볼 랜드(23)와 리드 프레임(20)의 밑면에 봉지제(50)가 볼 랜드(23)로 스며들어가는 것을 방지하는 장벽 금속층(60)이 도금되고, 장벽 금속층(60)이 노출되도록 전체가 봉지제(50)로 몰딩된다. 노출된 장벽 금속층(60)에 솔더 볼(70)이 마운트된다.The present invention discloses a ball grid array package. In the disclosed subject matter, the lead frame 20 is adhered to the bottom surface of the semiconductor chip 10 with the pad 11 facing downward, and the inner lead 21 of the lead frame 20 is attached to the metal wire 40. It is connected to the pad 11 of the semiconductor chip 10 by the. The bottom surface of the lead frame 20 is etched to form a concave ball land 23. The bottom surface of the ball land 23 and the lead frame 20 is plated with a barrier metal layer 60 which prevents the encapsulant 50 from penetrating into the ball land 23, and the entire surface is exposed so that the barrier metal layer 60 is exposed. Molded with encapsulant 50. Solder balls 70 are mounted to the exposed barrier metal layer 60.
Description
본 고안은 볼 그리드 어레이 패키지에 관한 것으로서, 보다 구체적으로는 패키지 몰딩 공정에서 솔더 볼이 마운트되는 볼 랜드로 스며들어간 몰드 플래시를 제거가 용이한 볼 그리드 어레이 패키지에 관한 것이다.The present invention relates to a ball grid array package, and more particularly, to a ball grid array package that can easily remove a mold flash penetrating into a ball land in which solder balls are mounted in a package molding process.
반도체 기억 소자중 디램(DRAM)의 경우, 여러가지 형태의 플라스틱 패키지로 제작을 하고 있다. 패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP: Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.Among the semiconductor memory devices, DRAMs are manufactured in various types of plastic packages. An example of a package is a small outline J-lead (SOJ) type that is most commonly used, and a Zigzag Inline Package (ZIP) type that is used in a special case. There is a Thin Small Outline Package (TSOP) type that is configured to be suitable for a memory card.
이러한 패키지 제조 방법을 개략적으로 설명하면 다음과 같다.The manufacturing method of such a package is briefly described as follows.
먼저, 웨이퍼를 스크라이빙 라인을 따라 절단하는 소잉(sawing) 공정을 진행하여 개개의 반도체 칩으로 분리한 다음, 리드 프레임의 인너 리드를 각 반도체 칩에 부착하는 다이 어태치 공정을 진행한다.First, a sawing process of cutting a wafer along a scribing line is performed to separate the semiconductor chips into individual semiconductor chips, and then a die attach process of attaching the inner lead of the lead frame to each semiconductor chip is performed.
이후 일정온도에서 일정시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 패드와 리드 프레임의 인너 리드를 금속 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.After curing for a predetermined time at a predetermined temperature, a wire bonding process for electrically connecting the pad of the semiconductor chip and the inner lead of the lead frame with a metal wire is electrically connected.
와이어 본딩이 끝나면, 봉지제를 사용하여 반도체 칩을 몰딩하는 몰딩 공정을 수행한다. 이와 같이 반도체 칩을 몰딩해야만, 외부의 열적, 기계적 충격으로 부터 반도체 칩을 보호할 수가 있는 것이다.After the wire bonding is finished, a molding process of molding a semiconductor chip using an encapsulant is performed. Only by molding the semiconductor chip in this way, can the semiconductor chip be protected from external thermal and mechanical shocks.
상기와 같은 몰딩 공정이 완료된 후에는 아우터 리드을 도금하는 플래팅 공정, 아우터 리드를 지지하고 있는 댐바를 절단하는 트림 공정, 및 기판에 실장이 용이하도록 아우터 리드를 소정 형태로 절곡 형성하는 포밍 공정을 진행하여, 패키지를 제조한다.After the molding process is completed, a plating process for plating the outer lead, a trimming process for cutting the dam bar supporting the outer lead, and a forming process for bending the outer lead into a predetermined shape to facilitate mounting on the substrate are performed. To prepare the package.
이러한 공정으로 제작되는 일반적인 패키지에 대해, 패키지의 경박화를 위해 제시된 볼 그리드 어레이 패키지는 기판에 실장하기 위해서 수 개의 솔더 볼이 어레이식으로 배열된 구조로 이루어지고, 도 1에 일반적인 볼 그리드 어레이 패키지가 도시되어 있다.For a typical package manufactured by such a process, the ball grid array package proposed for thinning the package has a structure in which several solder balls are arranged in an array form for mounting on a substrate, and the ball grid array package shown in FIG. Is shown.
도시된 바와 같이, 반도체 칩(1)의 밑면에 리드 프레임(2)이 접착 테이프(3)로 접착되어 있고, 그의 인너 리드(2a)가 금속 와이어(6)에 의한 본딩, 또는 범프에 의해 반도체 칩(1)의 패드(미도시)에 전기적으로 연결되어 있다. 리드 프레임(2)의 중간 밑면에는 아우터 리드(2b)가 돌출되어 있는데, 이 아우터 리드(2b)는 리드 프레임(2)의 자체 형상이 아니라, 리드 프레임(2)의 밑면을 부분 식각하여 형성된 것이다.As shown in the drawing, the lead frame 2 is adhered to the underside of the semiconductor chip 1 with an adhesive tape 3, and the inner lead 2a thereof is bonded to the metal wire 6 or bumped by a semiconductor. It is electrically connected to a pad (not shown) of the chip 1. The outer lead 2b protrudes from the middle bottom of the lead frame 2, and the outer lead 2b is formed by partially etching the bottom of the lead frame 2, not the shape of the lead frame 2 itself. .
이러한 상태에서, 전체가 몰드 다이에 안치되어 봉지제(4)로 몰딩되는데, 아우터 리드(2b)가 노출되도록 봉지제(4)로 몰딩된다. 노출된 아우터 리드(2b) 부분에 솔더 볼(5)이 마운트되고, 이와 같이 솔더 볼(5)이 마운트되는 아우터 리드(2b) 부분을 총괄적으로 볼 랜드라 한다.In this state, the whole is placed in the mold die and molded into the encapsulant 4, which is molded into the encapsulant 4 so that the outer lead 2b is exposed. The solder ball 5 is mounted on the exposed outer lead 2b portion, and the outer lead 2b portion on which the solder ball 5 is mounted is collectively referred to as a ball land.
그런데, 종래에는 몰딩 공정에서, 봉지제가 볼 랜드로 스며들어가서, 볼 랜드의 가장자리 부분을 차단하는 몰드 플래시가 형성된다. 몰드 플래시는 볼 랜드와 솔더 볼간의 접착 강도를 취약하게 하는 주된 요인으로 작용하는 문제점이 있었다.By the way, conventionally, in the molding process, the encapsulant penetrates into the ball land, and a mold flash is formed to block the edge portion of the ball land. Mold flash has a problem that acts as a major factor to weaken the adhesive strength between the ball land and the solder ball.
따라서, 본 고안은 종래의 볼 그리드 어레이 패키지가 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 몰딩 공정에서 봉지제가 볼 랜드로 스며들어가는 것이 방지되도록 하여, 솔더 볼의 접착 강도를 취약하게 하는 몰드 플래시 발생을 방지할 수 있는 볼 그리드 어레이 패키지를 제공하는데 목적이 있다.Therefore, the present invention was devised to solve the problems of the conventional ball grid array package, and prevents the encapsulant from penetrating into the ball land in the molding process, thereby causing mold flash to weaken the adhesive strength of the solder ball. The purpose is to provide a ball grid array package that can be prevented.
도 1은 종래의 볼 그리드 어레이 패키지를 나타낸 단면도1 is a cross-sectional view showing a conventional ball grid array package
도 2는 본 고안에 따른 볼 그리드 어레이 패키지를 나타낸 단면도2 is a cross-sectional view showing a ball grid array package according to the present invention
도 3은 본 고안의 주요부인 장벽 금속막이 볼 랜드에 도금된 상태를 나타낸 부분 확대 단면도3 is a partially enlarged cross-sectional view showing a state in which a barrier metal film, which is a main part of the present invention, is plated on a ball land;
도 4는 장벽 금속막에 솔더 볼이 마운트된 상태를 나타낸 단면도4 is a cross-sectional view showing a state in which a solder ball is mounted on a barrier metal film.
- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-
10 ; 반도체 칩 11 ; 패드10; Semiconductor chip 11; pad
20 ; 리드 프레임 23 ; 볼 랜드20; Lead frame 23; Boland
30 ; 접착제 40 ; 금속 와이어30; Adhesive 40; Metal wire
50 ; 봉지제 60 ; 장벽 금속층50; Sealing agent 60; Barrier metal layer
70 ; 솔더 볼70; Solder ball
상기와 같은 목적을 달성하기 위해, 본 고안에 따른 볼 그리드 어레이 패키지는 다음과 같은 구성으로 이루어진다.In order to achieve the above object, the ball grid array package according to the present invention is made of the following configuration.
패드가 하부를 향하게 배치된 반도체 칩의 밑면에 리드 프레임이 접착되고, 리드 프레임의 인너 리드가 금속 와이어에 의해 반도체 칩의 패드에 연결된다. 리드 프레임의 밑면은 식각되어 오목한 형상의 볼 랜드가 형성된다. 볼 랜드와 리드 프레임의 밑면에 봉지제가 볼 랜드로 스며들어가는 것을 방지하는 장벽 금속층이 도금되고, 장벽 금속층이 노출되도록 전체가 봉지제로 몰딩된다. 노출된 장벽 금속층에 솔더 볼이 마운트된다.The lead frame is adhered to the bottom surface of the semiconductor chip with the pads facing downward, and the inner lead of the lead frame is connected to the pad of the semiconductor chip by a metal wire. The underside of the lead frame is etched to form concave ball lands. A barrier metal layer is plated on the underside of the ball land and lead frame to prevent encapsulant from seeping into the ball land, and the whole is molded with the encapsulant so that the barrier metal layer is exposed. Solder balls are mounted on the exposed barrier metal layer.
상기된 본 고안의 구성에 의하면, 볼 랜드에 장벽 금속층이 도금되어서, 몰딩 공정시 봉지제가 볼 랜드로 스며들어가는 것을 방지하게 되므로써, 볼 랜드에 몰드 플래시가 형성되는 것이 방지된다.According to the configuration of the present invention described above, the barrier metal layer is plated on the ball land, thereby preventing the encapsulant from seeping into the ball land during the molding process, thereby preventing the mold flash from being formed on the ball land.
이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 2는 본 고안에 따른 볼 그리드 어레이 패키지를 나타낸 단면도이고, 도 3은 본 고안의 주요부인 장벽 금속막이 볼 랜드에 도금된 상태를 나타낸 부분 확대 단면도이며, 도 4는 장벽 금속막에 솔더 볼이 마운트된 상태를 나타낸 단면도이다.2 is a cross-sectional view showing a ball grid array package according to the present invention, Figure 3 is a partially enlarged cross-sectional view showing a state in which the barrier metal film, which is the main part of the present invention is plated on the ball land, Figure 4 is a solder ball in the barrier metal film It is sectional drawing which shows the mounted state.
도 2에 도시된 바와 같이, 반도체 칩(10)은 패드(11)가 하부를 향하게 배치된다. 한 쌍의 리드 프레임(20)이 반도체 칩(10)의 밑면에 횡으로 배치되어, 열가소성 절연 접착제(30)에 의해 반도체 칩(10)의 밑면에 접착된다. 각 리드 프레임(20)의 인너 리드(21)가 금속 와이어(40)에 의해 반도체 칩(10)의 패드에 전기적으로 연결된다.As shown in FIG. 2, in the semiconductor chip 10, the pad 11 is disposed downward. The pair of lead frames 20 are laterally disposed on the bottom surface of the semiconductor chip 10 and adhered to the bottom surface of the semiconductor chip 10 by the thermoplastic insulating adhesive 30. The inner lead 21 of each lead frame 20 is electrically connected to the pad of the semiconductor chip 10 by the metal wire 40.
리드 프레임(20)의 밑면 중앙 부분이 부분 식각되어, 오목한 형상의 볼 랜드(23)가 형성된다. 따라서, 이후에 마운트될 솔더 볼이 볼 랜드(23)에 접촉되는 면적이 그만큼 증가하게 된다. 또한, 리드 프레임(20)의 아우터 리드(22) 밑면도 소정 두께만큼 식각된다. 볼 랜드(23)에는 도 3에 상세히 도시된 바와 같이, 장벽 금속층(60)이 도금된다. 장벽 금속층(60)은 볼 랜드(23)의 내면에만 도금되는 것이 아니라, 볼 랜드(23) 주위의 리드 프레임(20) 밑면에도 도금된다. 따라서, 장벽 금속층(60)은 리드 프레임(20)의 밑면보다 약간 하향으로 돌출된다.The bottom center portion of the lead frame 20 is partially etched to form a concave ball land 23. Therefore, the area where the solder balls to be mounted later come into contact with the ball lands 23 is increased by that amount. In addition, the bottom surface of the outer lead 22 of the lead frame 20 is also etched by a predetermined thickness. The ball land 23 is plated with a barrier metal layer 60, as shown in detail in FIG. The barrier metal layer 60 is not only plated on the inner surface of the ball land 23 but also the bottom surface of the lead frame 20 around the ball land 23. Thus, the barrier metal layer 60 protrudes slightly downward from the bottom of the lead frame 20.
장벽 금속층(60)이 노출되도록, 전체가 봉지제(50)로 몰딩된다. 이러한 몰딩 공정시, 전체는 몰드 다이의 저면에 안치되는데, 이때, 리드 프레임(20)의 밑면보다 하향으로 더 돌출된 장벽 금속층(60)이 볼 랜드(23)를 차단하게 되므로써, 봉지제(50)가 볼 랜드(23)로 스며들어가지 않게 된다.The whole is molded with encapsulant 50 so that the barrier metal layer 60 is exposed. During this molding process, the entirety is placed on the bottom of the mold die, whereby the barrier metal layer 60 protruding downward more than the bottom of the lead frame 20 blocks the ball lands 23, so that the encapsulant 50 ) Does not penetrate into the ball land (23).
한편, 봉지제(50)는 도 2에 도시된 바와 같이, 양측 리드 프레임(20)의 사이 부분이 양측 부분보다 더 하향으로 돌출된 부분(51)이 형성된다. 그 이유는, 금속 와이어(40)가 리드 프레임(20)의 원래 두께와 동일한 두께를 갖는 인너 리드(21)의 밑면에 연결되므로, 인너 리드(21)의 밑면보다 밑으로 약간 처지는 금속 와이어(40)가 봉지제(50)에서 노출되지 않도록 하기 위함이다.Meanwhile, as shown in FIG. 2, the encapsulant 50 is provided with a portion 51 in which portions between the two lead frames 20 protrude downward more than both portions. The reason is that since the metal wire 40 is connected to the bottom of the inner lead 21 having the same thickness as the original thickness of the lead frame 20, the metal wire 40 sagging slightly below the bottom of the inner lead 21. ) Is not to be exposed in the encapsulant 50.
솔더 볼(70)이 도 4에 보다 상세히 도시된 바와 같이, 장벽 금속층(60)을 매개로 볼 랜드(23)에 마운트된다.Solder balls 70 are mounted to the ball lands 23 via the barrier metal layer 60, as shown in more detail in FIG. 4.
이하, 상기와 같은 구조로 이루어진 패키지를 제조하는 방법을 설명한다.Hereinafter, a method of manufacturing a package having the above structure will be described.
먼저, 직사각 종단면 형상의 리드 프레임(20) 밑면 중앙을 식각하여, 오목한 형상의 볼 랜드(23)를 형성한다. 이러한 형상의 리드 프레임(20)의 인너 리드(21) 상부면에 열가소성 절연 접착제(30)를 도포한 후, 인너 리드(21)를 접착제(30)를 매개로 반도체 칩(10)의 밑면에 300 내지 400℃의 온도, 4㎏/㎠ 정도의 압력으로 열압착한다. 인너 리드(21)의 밑면과 반도체 칩(10)의 패드를 금속 와이어(40)로 와이어 본딩한다.First, the center of the bottom surface of the lead frame 20 having a rectangular longitudinal section shape is etched to form a concave ball land 23. After applying the thermoplastic insulating adhesive 30 to the upper surface of the inner lead 21 of the lead frame 20 having such a shape, the inner lead 21 is 300 on the bottom surface of the semiconductor chip 10 via the adhesive 30. The thermocompression bonding is carried out at a temperature of from 400 ° C. to a pressure of about 4 kg / cm 2. The bottom surface of the inner lead 21 and the pad of the semiconductor chip 10 are wire bonded to the metal wire 40.
그런 다음, 볼 랜드(23)에 장벽 금속층(60)을 도금한다. 특히, 장벽 금속층(60)을 볼 랜드(23)의 주위를 이루는 리드 프레임(20)의 밑면 부분에도 도금한다. 따라서, 장벽 금속층(60)은 리드 프레임(20)의 밑면보다 하향으로 약간 더 돌출된다. 장벽 금속층(60)의 재질로는 니켈, 은, 금, 팔라듐, 코발트, 크롬, 주석, 또는 납 중의 어느 하나이거나, 또는 2개 이상으로 이루어진 합금이 사용될 수 있고, 그 두께는 10㎛ 미만으로 한다.Then, the barrier metal layer 60 is plated on the ball land 23. In particular, the barrier metal layer 60 is also plated on the bottom portion of the lead frame 20 that forms the periphery of the ball land 23. Thus, the barrier metal layer 60 protrudes slightly further downward than the underside of the lead frame 20. As the material of the barrier metal layer 60, any one of nickel, silver, gold, palladium, cobalt, chromium, tin, or lead, or an alloy composed of two or more thereof may be used, and the thickness thereof is less than 10 μm. .
이어서, 전체를 몰드 다이의 저면에 안치시키고, 봉지제(50)를 몰드 다이로 플로우시켜 몰딩한다. 이때, 리드 프레임(20)의 밑면보다 하향으로 더 돌출된 장벽 금속층(60)이 볼 랜드(23)을 차단하고 있는 상태이므로, 봉지제(50)가 볼 랜드(23)가 스며들어가지 않게 된다. 설사, 볼 랜드(23)로 약간의 봉지제(50)가 스며들어가서, 볼 랜드(23)의 가장자리를 따라 몰드 플래시가 형성되어도, 이때 형성되는 몰드 플래시는 미소하므로, 디플래시(deflash) 공정을 통해 손쉽게 제거할 수가 있다. 한편, 전술된 바와 같이, 금속 와이어(40)가 노출되지 않도록, 봉지제(50)의 양측 리드 프레임(20) 사이 부분을 다른 부분보다 더 두껍게 형성한다.Subsequently, the whole is placed on the bottom of the mold die, and the encapsulant 50 is flowed into the mold die to be molded. At this time, since the barrier metal layer 60 protruding downward from the bottom of the lead frame 20 is blocking the ball land 23, the encapsulant 50 does not penetrate the ball land 23. . Even if a small amount of encapsulant 50 penetrates into the ball land 23 and a mold flash is formed along the edge of the ball land 23, the mold flash formed at this time is minute, so that the deflash process is performed. Can be easily removed. On the other hand, as described above, the portion between the two lead frames 20 of the encapsulant 50 is formed thicker than the other portion so that the metal wire 40 is not exposed.
마지막으로, 몰딩된 반도체 칩(10)을 몰드 다이에서 이탈시킨 후, 장벽 금속층(60)을 매개로 볼 랜드(23)에 솔더 볼(70)을 마운트한 다음, 리플로우시킨다.Finally, after removing the molded semiconductor chip 10 from the mold die, the solder ball 70 is mounted on the ball land 23 through the barrier metal layer 60 and then reflowed.
이상에서 설명한 바와 같이 본 고안에 의하면, 볼 랜드를 리드 프레임에 오목하게 형성하므로써, 솔더 볼이 볼 랜드와 접촉되는 면적이 늘어나게 된다. 따라서, 솔더 볼의 접착 강도가 강화된다.As described above, according to the present invention, the area where the solder balls contact the ball lands is increased by forming the ball lands concave in the lead frame. Thus, the adhesive strength of the solder balls is enhanced.
또한, 볼 랜드에 봉지제가 스며들어가는 것을 방지하는 장벽 금속층이 도금되므로써, 몰딩 공정에서 볼 랜드에 몰드 플래시가 형성되는 것도 방지된다.In addition, since the barrier metal layer which prevents the encapsulant from penetrating the ball land is plated, formation of a mold flash on the ball land in the molding process is also prevented.
이상에서는 본 고안에 의한 볼 그리드 어레이 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.In the above has been shown and described with respect to a preferred embodiment for carrying out the ball grid array package according to the present invention, the present invention is not limited to the above embodiment, it departs from the gist of the present invention claimed in the claims below Without those skilled in the art to which the present invention pertains, various modifications will be possible.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980026759U KR20000013555U (en) | 1998-12-28 | 1998-12-28 | Ball grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980026759U KR20000013555U (en) | 1998-12-28 | 1998-12-28 | Ball grid array package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000013555U true KR20000013555U (en) | 2000-07-15 |
Family
ID=69506140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980026759U KR20000013555U (en) | 1998-12-28 | 1998-12-28 | Ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000013555U (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020057351A (en) * | 2001-01-04 | 2002-07-11 | 윤종용 | Ball grid array package and mounting structure thereof |
| KR20020058205A (en) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | Circuit board and semiconductor package using it |
-
1998
- 1998-12-28 KR KR2019980026759U patent/KR20000013555U/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058205A (en) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | Circuit board and semiconductor package using it |
| KR20020057351A (en) * | 2001-01-04 | 2002-07-11 | 윤종용 | Ball grid array package and mounting structure thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265563B1 (en) | Ball grid array package and fabricating method thereof | |
| KR100192760B1 (en) | Method for manufacturing bga package using metal carrier frame | |
| US7382044B1 (en) | Semiconductor device package diepad having features formed by electroplating | |
| US6525406B1 (en) | Semiconductor device having increased moisture path and increased solder joint strength | |
| US6841414B1 (en) | Saw and etch singulation method for a chip package | |
| KR100299384B1 (en) | Ball grid array package | |
| US20040029318A1 (en) | Semiconductor device having contact prevention spacer | |
| KR100292033B1 (en) | Semiconductor chip package and method for manufacturing same | |
| US9659842B2 (en) | Methods of fabricating QFN semiconductor package and metal plate | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| KR20000013555U (en) | Ball grid array package | |
| KR100587033B1 (en) | method of fabricating chip size package | |
| KR100333386B1 (en) | chip scale package | |
| KR100575859B1 (en) | ball grid array package | |
| KR100247641B1 (en) | Package and method of manufacturing the same | |
| KR20010004610A (en) | transfer molded chip size package and method of fabricating the same | |
| KR100258852B1 (en) | Manufacturing method of semiconductor package | |
| KR100290783B1 (en) | Semiconductor package | |
| KR200159861Y1 (en) | Semiconductor package | |
| KR0152902B1 (en) | Structure of bottom lead package and method for manufacturing the same | |
| KR100370479B1 (en) | Lead frame of semiconductor package | |
| KR100209763B1 (en) | Method for manufacturing of semiconductor package | |
| KR100460072B1 (en) | Semiconductor Package | |
| KR100253708B1 (en) | Semiconductor package and method for manufacture thereof | |
| KR100370480B1 (en) | Lead frame for semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |