KR20000013330A - 반도체 소자 및 반도체 소자의 배선형성방법 - Google Patents

반도체 소자 및 반도체 소자의 배선형성방법 Download PDF

Info

Publication number
KR20000013330A
KR20000013330A KR1019980032140A KR19980032140A KR20000013330A KR 20000013330 A KR20000013330 A KR 20000013330A KR 1019980032140 A KR1019980032140 A KR 1019980032140A KR 19980032140 A KR19980032140 A KR 19980032140A KR 20000013330 A KR20000013330 A KR 20000013330A
Authority
KR
South Korea
Prior art keywords
contact plug
layer
wiring layer
forming
contact
Prior art date
Application number
KR1019980032140A
Other languages
English (en)
Inventor
김기준
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980032140A priority Critical patent/KR20000013330A/ko
Publication of KR20000013330A publication Critical patent/KR20000013330A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 배선층에 발생하는 일렉트로마이그레이션 현상을 감소시키는 반도체 소자 및 반도체 소자의 배선형성방법을 개시한다. 본 발명의 반도체 소자는, 하부도전부재가 형성되어 있는 반도체 기판과, 반도체 기판의 전면에 형성되어 있고 하부도전부재의 일부를 노출하는 콘택홀을 갖는 층간절연막과, 콘택홀의 일부를 채우고 있고 도전물질로 이루어진 콘택플러그와, 콘택플러그 위에 형성되어 있는 배선층을 구비하며, 콘택플러그와 배선층의 계면이 콘택홀의 내부에 존재하는 것을 특징으로 한다. 본 발명에 의해, 콘택플러그와 배선층의 계면이 콘택홀내부에 존재하게 함으로써, 배선층에 발생하는 일렉트로마이그레션 현상을 감소시킬수 있으며, 그 결과 배선층과 콘택플러그의 계면에 보이드가 발생하거나 단선되는 것을 감소시켜 계면의 접촉특성을 향상시키고 소자의 신뢰성을 향상시킬수 있다.

Description

반도체 소자 및 반도체 소자의 배선 형성방법
본 발명은 반도체 소자 및 반도체 소자의 제조방법에 관한 것으로서, 상세하게는 콘택플러그상에 형성되는 배선의 형성방법에 관한 것이다.
최근에 반도체 소자가 고집적화됨에 따라 다층배선화가 필요하게 되었으며, 소자 제작시 다층배선을 사용하는 경우 배선상호간의 기생용량을 최소화하기 위하여 배선층사이에 두꺼운 층간 절연막을 사용한다. 두꺼운 층간절연막을 사용하는 다층배선구조에서, 층간절연막의 상,하부에 있는 배선층들을 서로 전기적으로 연결하기 위하여, 층간절연막내에 콘택홀을 뚫은 후 콘택홀내에 도전물질을 채워서 콘택플러그를 형성한다. 이때, 콘택홀을 채우는 도전물질은 텅스텐헥사플로오르화물(WF6)등의 가스를 사용한 기상증착(Vapor Phase Deposition)이 가능한 텅스텐이 널리 사용된다. 그 이유는 화학기상증착(Chemical Vapor Depoosition)에 의한 텅스텐은 낮은 저항, 낮은 스트레스 및 우수한 스텝커버리지를 갖기 때문이다.
그런데, 배선층으로 알루미늄등의 도전체를 사용하는 경우, 일렉트로마이그레이션(electromigration) 현상이 발생한다. 일렉트로마이그레이션 현상은 전류의 흐름에 따라 알루미늄과 같은 도전체의 이온들이 이동하는 현상을 말한다. 이러한 현상에 의해 전극의 전위가 낮은 쪽에 보이드(void)가 발생하고, 보이드의 크기가 증대되면 결국에는 배선이 단선된다. 배선에 흐르는 전류가 증가하거나 소자의 동작온도가 증가하면, 배선이 단선되어 소자가 실패할 확률이 증가하게 된다. 또한, 배선이 가늘어지게 되면, 배선을 통하여 흐르는 전류밀도가 증가하게 되어 일렉트로 마이그레이션 현상이 심화되므로 배선이 단선될 확률이 증가한다.
도 1은 종래의 콘택플러그 및 배선형성방법에 의해 형성된 반도체 소자의 단면도이다. 참조부호 10은 반도체 기판을, 참조부호 11은 소자분리막을, 참조부호 12는 소스 및 드레인을, 참조부호 13은 게이트절연막을, 참조부호 14는 게이트도전막을, 참조부호 15는 게이트스페이서를, 참조부호 16은 층간절연막을, 참조부호 17은 콘택플러그를, 참조부호 18은 배선층을 나타낸다.
도 1에 도시된 화살표의 방향으로 전류가 흐름에 따라, 콘택플러그(17)와 배선층(18) 사이의 계면에 대하여 전류가 수평으로 흐르게 되고, 배선층(18)을 이루는 금속, 예컨대 알루미늄이 전류가 흐르는 방향으로 일렉트로마이그레이션된다. 이러한 일렉트로마이그레이션에 의해, 원래 참조부호 18a의 형태를 갖던 배선층은 배선층을 이루는 금속의 일부가 소모되어 참조부호 18의 형태를 갖는 배선층이 되는 문제점이 있다. 또한, 콘택플러그(17)와 배선층(18)의 계면에 있어서 내부의 모서리 부분에 전류가 밀집하게 되고, 이로 인하여 일렉트로마이그레이션이 증가하고 보이드가 발생하는 문제점이 있다. 이러한 문제점으로 인해, 콘택플러그(17)와 배선층(18)사이의 전기적 연결특성이 나빠지게 된다. 이러한 문제점을 해결하기 위하여, 도 2a와 같이 배선층(20)을 콘택플러그(17)의 상부와 겹치게 형성하는 방법이 개발되었다. 도 2a는 배선층과 콘택플러그의 상부가 완전히 겹치는 구조를 갖는 반도체 소자의 단면도이며, 도 2b는 배선층(20)과 콘택플러그(17)의 평면도이다. 하지만, 이러한 구조는 배선층(20)의 면적이 증가하게 되어 반도체 소자의 고집적화가 어려운 문제점이 있으며, 또한, 배선층(20)과 콘택플러그(17)의 계면에 보이드(22)가 발생할 수 있는 문제점이 여전히 남아 있다.
본 발명의 기술적 과제는 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 콘택플러그상의 배선층에 발생하는 일렉트로마이그레션 현상을 감소시켜 보이드가 발생하거나 단선이 되는 것을 방지하고 신뢰성을 향상시킬 수 있는 반도체 소자를 제공하는 데 있다.
본 발명의 다른 기술적 과제는 상기 반도체 소자의 배선 형성방법을 제공하는 데 있다.
도 1은 종래의 배선 형성방법에 따라 제조된 반도체 소자를 도시한 단면도이다.
도 2a는 종래의 다른 배선 형성방법에 따라 제조된 반도체 소자를 도시한 단면도이며, 도 2b는 도 2a의 콘택플러그 및 배선층을 도시한 평면도이다.
도 3a는 본 발명의 일렉트로마이그레이션을 감소시킨 반도체 소자의 제1실시예를 도시한 단면도이며, 도 3b는 도 3a의 콘택플러그 및 배선층을 도시한 평면도이다.
도 4는 본 발명의 일렉트로마이그레이션을 감소시킨 반도체 소자의 제2실시예를 도시한 단면도이다.
도 5a 내지 도 5c는 본 발명에 의한 반도체 소자의 배선 형성방법을 순차적으로 도시한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10:반도체 기판 11:소자분리막
12:소스/드레인 13:게이트절연막
14:게이트도전막 15:게이트스페이서
16:층간절연막 17,30:콘택플러그
32:배선층 40:층간도전층
상기 목적을 달성하기 위한 본 발명의 반도체 소자는, 하부도전부재가 형성되어 있는 반도체 기판과, 반도체 기판의 전면에 형성되어 있고 하부도전부재의 일부를 노출하는 콘택홀을 갖는 층간절연막과, 콘택홀의 일부를 채우고 있고 도전물질로 이루어진 콘택플러그와, 콘택플러그 위에 형성되어 있는 배선층을 구비하고, 콘택플러그의 표면이 층간절연막의 표면으로부터 리세스되도록 하므로써, 콘택플러그와 배선층의 계면이 콘택홀의 내부에 존재하는 것을 특징으로 한다. 이때, 콘택홀의 측벽과 밑면상에 장벽금속층을 더 구비하는 것이 바람직하고, 장벽금속층은 티타늄층과 티타늄나이트라이드층의 적층구조로 이루어지는 것이 바람직하다. 또한, 콘택플러그의 상부면에 층간도전층을 더 구비함으로써, 상기 콘택플러그와 상기 배선층과의 접촉특성을 향상시키는 것이 바람직하며, 층간 도전층은 티타늄, 티타늄나이트라이드 또는 구리로 이루어지는 것이 바람직하다.
상기 다른 목적을 달성하기 위한 반도체 소자의 배선형성방법은 하부도전부재가 형성된 반도체기판상에 층간절연막을 형성하는 단계와, 층간절연막을 식각하여 하부도전부재의 일부를 노출시키는 콘택홀을 형성하는 단계와, 콘택홀내에 도전물질을 매립하여 콘택플러그를 형성하는 단계와, 콘택플러그의 상부를 일부 식각하여 콘택플러그의 표면이 층간절연막의 표면으로부터 리세스되도록 하는 단계와, 결과물상에 배선층을 형성하는 단계를 구비한다. 이때, 콘택플러그를 형성하는 단계는, 콘택홀이 형성된 반도체 기판상에 도전물질을 증착하는 단계와, 층간절연막의 상부면을 식각저지층으로 하여 증착된 도전물질의 표면을 평탄화하는 단계로 이루어지는 것이 바람직하다. 또한, 콘택홀을 형성하는 단계이후, 콘택홀의 측벽과 밑면상에 티타늄층과 티타늄나이트라이드층의 적층구조로 이루어지는 장벽금속층을 형성하는 단계를 더 구비하는 것이 바람직하다. 또한, 콘택플러그의 상부를 식각하는 단계이후, 층간도전층을 형성하는 단계를 더 구비하는 것이 바람직하며, 층간도전층은 티타늄, 티타늄나이트라이드 또는 구리로 이루어지는 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 다른 배선 형성방법은, 단위소자가 형성된 반도체기판상에 하부배선층을 형성하는 단계와, 하부배선층상에 층간절연막을 형성하는 단계와, 층간절연막을 식각하여 하부배선층의 일부를 노출시키는 콘택홀을 형성하는 단계와, 콘택홀내에 도전물질을 매립하여 콘택플러그를 형성하는 단계와, 콘택플러그의 상부를 일부 식각하여 콘택플러그의 표면이 층간절연막의 표면으로부터 리세스되도록 하는 단계와, 결과물상에 상부배선층을 형성하는 단계를 구비한다.
본 발명에 의해, 콘택플러그와 배선층의 계면이 콘택홀내부에 존재하게 함으로써, 배선층에 발생하는 일렉트로마이그레이션 현상을 감소시킬 수 있고 그 결과 콘택플러그와 배선층의 계면에 보이드가 발생하거나 단선이 되는 것을 감소할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 본발명은 상술하는 실시예에 한정되는 것은 아니며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것으로서, 본 발명의 기술사상 및 범위내에서 당 분야의 통상의 지식을 가진 자에 의하여 각종 변형 및 개량이 가능함은 명백하다.또한, 도면에서 층이나 영역들의 두께는 설명을 명확하게 하기 위하여 과장된 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 나타낸다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 접촉하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 개재될 수도 있다.
반도체 소자의 제1실시예
도 3a는 본 발명의 목적을 달성하기 위한 반도체 소자의 제1실시예를 도시한 단면도이다.
도 3a를 참조하면, 본 발명의 반도체 소자는 소자분리막(11), 소스/드레인(12), 게이트절연막(13), 게이트도전막(14) 및 게이트스페이서(15)가 형성되어 있는 반도체 기판(10)과, 반도체 기판(10)의 전면에 형성되어 있으며 소스/드레인(12)의 일부를 노출하는 콘택홀을 갖는 층간절연막(16)과, 콘택홀의 일부를 채우고 있고 도전물질로 이루어진 콘택플러그(30)와, 콘택플러그(30) 위에 형성되어 있는 배선층(32)을 구비하며, 콘택플러그의 표면은 층간절연막의 표면으로부터 리세스(recess)되는 것을 특징으로 한다. 이때, 콘택플러그위에 리세스된 부분의 깊이는 500Å 이상인 것이 바람직하다. 그 결과, 콘택플러그(30)와 배선층(32)의 계면은 콘택홀의 내부에 존재하게 된다.
콘택플러그를 이루는 도전물질은 텅스텐헥사플로오르화물(WF6)등의 가스를 사용한 기상증착(Vapor Phase Deposition)이 가능한 텅스텐인 것이 바람직하다. 그 이유는 화학기상증착(Chemical Vapor Depoosition)에 의한 텅스텐이 낮은 저항, 낮은 스트레스 및 우수한 스텝커버리지를 갖기 때문이다. 그리고, 배선층은 알루미늄으로 이루어지는 것이 바람직하다. 도 3b는 콘택플러그(30)와 배선층(32)을 도시한 단면도로서, 도 1의 반도체 소자보다 콘택플러그(30)와 배선층(32)이 접촉하는 면적이 넓기 때문에 전기적 흐름이 용이하며, 도 2b와는 달리 배선층(32)이 차지하는 면적이 작기 때문에 고집적화가 가능하다.
또한, 콘택홀의 측벽과 배선층(32)의 밑면상에 장벽금속층을 더 구비하는 것이 바람직하며, 장벽금속층은 티타늄층과 티타늄나이트라이드층의 적층구조로 이루어지는 것이 바람직하다. 이때, 티타늄나이트라이드층은 층간절연막(16)과 콘택홀을 매립하는 도전물질이 서로 반응하는 것을 방지하기 위한 것이며, 티타늄층은 층간절연막(16)과 티타늄나이트라이드층의 접촉을 용이하게 하기 위한 것이다.
본 발명에 따른 반도체 소자의 구성에 의해, 콘택플러그(30)와 배선층(32)의 계면이 콘택홀의 내부에 존재하게 된다. 따라서, 배선층을 통해서 흐르는 전류는, 도 3a에 도시된 바와 같이, 콘택플러그(30)와 배선층(32)의 계면에 수직하게 흐르게 되므로, 종래와 달리 콘택플러그(30)와 배선층(32)의 계면의 모서리 부분에 전류가 집중되지 않는다. 따라서, 종래의 반도체 소자보다 일렉트로마이그레션 현상이 적게 발생하므로, 본 발명에 의한 반도체 소자는 종래의 경우보다 보이드 발생이 감소하게 되고, 이로 인하여 접촉특성이 향상된다.
반도체 소자의 제 2실시예
도 4는 본 발명의 목적을 달성하기 위한 반도체 소자의 제 2실시예를 도시한 단면도이다. 이하, 제 1실시예와 동일한 점은 설명을 생략하고, 그 차이점만을 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 나타낸다.
도 4를 참조하면, 본 발명은 콘택플러그(30)과 배선층(32)의 사이에 층간도전층(40)을 더 구비한다. 층간도전층(40)을 더 구비함으로써, 콘택플러그(30)와 배선층(32) 사이의 접촉특성을 향상시킬 수 있다. 이러한 층간도전층(40)은 티타늄, 티타늄나이트라이드 또는 구리로 이루어지는 것이 바람직하다.
반도체 소자의 배선 형성방법의 제 1실시예
도 5a 내지 도 5c는 본 발명에 따른 반도체 소자의 배선형성방법을 순차적으로 도시한 단면도들이다.
도 5a를 참조하면, 반도체 기판(10)상의 비활성영역에 소자분리막(11)을 형성한다. 다음, 반도체 기판(10)상에 게이트절연막(13) 및 게이트도전막(14)을 순차적으로 형성한다. 게이트도전막(14)을 마스크로 하여 이온주입하여 저농도도핑 드레인영역(미도시)을 형성한다. 저농도도핑 드레인영역이 형성된 반도체 기판(10)의 전면에 산화물을 증착한 후 이방성에칭을 하여, 게이트도전막(14)과 게이트절연막(13)으로 이루어지는 게이트전극의 측벽에 게이트스페이서(15)를 형성한다. 게이트전극과 게이트스페이서(15)를 마스크로 하여 이온주입을 하여 소스 및 드레인(12)을 형성한다. 소스 및 드레인(12)이 형성된 반도체 기판(10)의 전면에 절연물질, 예컨대 실리콘산화물을 증착하여 층간절연막(16)을 형성한다. 사진식각공정을 이용하여 층간절연막을 식각하여 소스 또는 드레인(12)영역의 일부를 노출시키는 콘택홀을 형성한다. 콘택홀을 형성한 후, 콘택홀의 측벽과 밑면상에 티타늄과 티타늄나이트라이드를 순차적으로 증착하여 장벽금속층(미도시)을 형성하는 것이 바람직하다. 콘택홀이 형성된 반도체 기판(10)의 전면에 도전물질을 증착한 후, 층간절연막(16)의 상부면을 식각저지층으로 하여 증착된 도전물질의 표면을 평탄화하여 콘택플러그(17)를 형성한다. 이때, 반도체 기판(10) 표면의 평탄화는 화학기계적 연마방법을 이용하는 것이 바람직하다. 또한, 콘택플러그(17)를 형성하는 도전물질은 텅스텐인 것이 바람직하다.
도 5b를 참조하면, 콘택플러그(17)의 상부를 일부 식각하여 콘택플러그(17)의 표면이 층간절연막(16)의 표면으로부터 리세스(recess)되도록 한다. 그 결과, 콘택플러그(17)와 후속공정에서 형성되는 배선층(32)의 계면이 콘택홀의 내부에 존재하게 된다. 다음, 콘택플러그(17')의 상부에 티타늄, 티타늄나이트라이드 또는 구리등을 증착하여 층간도전층(미도시)을 형성하는 것이 바람직하다. 이러한 층간도전층은 콘택플러그(17')와 후속공정에 의해 형성되는 배선층(도 3의 32)과의 접촉특성을 향상시키기 위한 것이다.
도 5c를 참조하면, 콘택플러그(17')가 형성된 반도체 기판(10)의 전면에 도전물질, 예컨대 알루미늄을 증착한 후 패터닝하여 배선층(32)을 형성한다. 이때, 도전물질을 증착한 후 열처리 공정을 진행하여 증착된 도전물질을 리플로우(reflow)시키는 것이 바람직하다. 도전물질을 리플로우시킴으로써 증착된 도전물질이 평탄화되어, 콘택플러그(17')와 콘택플러그(17')의 상부에 있는 배선층(32) 사이의 접촉특성을 향상시킬 수 있다.
반도체 소자의 배선 형성방법의 제 2실시예
이하 반도체 소자의 배선 형성방법의 제 1실시예와 동일한 점은 설명을 생략하고, 차이점만을 상세히 설명한다.
먼저, 콘택홀이 형성된 반도체 기판상에 도전물질을 증착한다. 다음, 에치백(etch back)방법을 이용하여 증착된 도전물질의 표면을 평탄화하여 콘택플러그를 형성한다. 이때, 증착된 도전물질의 표면을 과도식각(overetch)함으로써 콘택플러그의 표면이 층간절연막의 표면으로부터 리세스되도록 한다. 또한, 콘택플러그위에 리세스된 부분의 깊이는 500Å이상인 것이 바람직하다. 이어서 결과물상에 배선층을 형성함으로써, 콘택플러그와 배선층의 계면이 상기 콘택홀의 내부에 존재하도록 한다.
이상에서 살펴본 바와 같이 본 발명에 따른 반도체 소자의 배선형성방법은, 콘택플러그와 배선층의 계면이 콘택홀내부에 존재하게 함으로써, 배선층에 발생하는 일렉트로마이그레션 현상을 감소시킬수 있으며, 그 결과 배선층과 콘택플러그의 계면에 보이드가 발생하거나 단선되는 것을 감소시켜 계면의 접촉특성을 향상시키고 소자의 신뢰성을 향상시킬수 있다.

Claims (23)

  1. 하부도전부재가 형성되어 있는 반도체 기판;
    상기 반도체 기판의 전면에 형성되어 있고, 상기 하부도전부재의 일부를 노출하는 콘택홀을 갖는 층간절연막;
    상기 콘택홀의 일부를 채우고 있고 도전물질로 이루어져진 콘택플러그;
    상기 콘택플러그 위에 형성되어 있는 배선층을 구비하고, 상기 콘택플러그의 표면이 상기 층간절연막의 표면으로부터 리세스되도록 함으로써, 상기 콘택플러그와 상기 배선층의 계면이 상기 콘택홀의 내부에 존재하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서, 상기 콘택플러그위에 리세스된 부분의 깊이는 500Å이상인 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  3. 제1항에 있어서, 상기 콘택홀의 측벽과 밑면상에 장벽금속층을 더 구비하는 것을 특징으로 하는 반도체 소자.
  4. 제3항에 있어서, 상기 장벽금속층은 티타늄층과 티타늄나이트라이드층의 적층구조로 이루어지는 것을 특징으로 하는 반도체 소자.
  5. 제1항에 있어서, 상기 콘택플러그의 상부면에 층간도전층을 더 구비함으로써, 상기 콘택플러그와 상기 배선층과의 접촉특성을 향상시키는 것을 특징으로 하는 반도체 소자.
  6. 제5항에 있어서, 상기 층간 도전층은 티타늄, 티타늄나이트라이드 또는 구리로 이루어지는 것을 특징으로 하는 반도체 소자.
  7. 제1항에 있어서, 상기 콘택플러그는 텅스텐으로 이루어지는 것을 특징으로 하는 반도체 소자.
  8. 제1항에 있어서, 상기 배선층은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 소자.
  9. 하부도전부재가 형성된 반도체기판상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 하부도전부재의 일부를 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀내에 도전물질을 매립하여 콘택플러그를 형성하는 단계;
    상기 콘택플러그의 상부를 일부 식각하여 상기 콘택플러그의 표면이 상기 층간절연막의 표면으로부터 리세스되도록 하는 단계;
    결과물상에 배선층을 형성하는 단계를 구비함으로써, 상기 콘택플러그와 상기 배선층의 계면이 상기 콘택홀의 내부에 존재하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  10. 제9항에 있어서, 상기 콘택플러그를 형성하는 단계는, 상기 콘택홀이 형성된 반도체 기판상에 상기 도전물질을 증착하는 단계와, 상기 층간절연막의 상부면을 식각저지층으로 하여 상기 증착된 도전물질의 표면을 평탄화하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  11. 제10항에 있어서, 상기 도전물질의 표면을 평탄화하는 단계는 화학기계적연마방법을 이용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  12. 제9항에 있어서, 상기 콘택플러그의 표면이 상기 층간절연막의 표면으로부터 리세스되도록 하는 단계는, 상기 콘택플러그위에 리세스된 부분의 깊이가 500Å이상인 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  13. 제9항에 있어서, 상기 콘택플러그를 형성하는 상기 도전물질은 텅스텐인 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  14. 제9항에 있어서, 상기 콘택홀을 형성하는 단계이후, 상기 콘택홀의 측벽과 밑면상에 장벽금속층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  15. 제14항에 있어서, 상기 장벽금속층은 티타늄층과 티타늄나이트라이드층의 적층구조로 이루어지는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  16. 제9항에 있어서, 상기 콘택플러그의 상부를 식각하는 단계이후, 층간도전층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  17. 제16항에 있어서, 상기 층간도전층은 티타늄, 티타늄나이트라이드 또는 구리로 이루어지는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  18. 제9항에 있어서, 상기 배선층을 형성하는 단계는, 상기 콘택플러그의 상부가 식각된 상기 반도체 기판상에 상부도전물질을 증착하는 단계와, 상기 상부도전물질을 리플로우하는 단계와, 상기 상부도전물질을 패터닝하여 배선층을 완성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  19. 단위소자가 형성된 반도체기판상에 하부배선층을 형성하는 단계;
    상기 하부배선층상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 하부배선층의 일부를 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀내에 도전물질을 매립하여 콘택플러그를 형성하는 단계;
    상기 콘택플러그의 상부를 일부 식각하여 상기 콘택플러그의 표면이 상기 층간절연막의 표면으로부터 리세스되도록 하는 단계;
    결과물상에 상부배선층을 형성하는 단계를 구비하여, 상기 콘택플러그와 상기 상부배선층의 계면이 상기 콘택홀내에 존재하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  20. 제19항에 있어서, 상기 콘택플러그의 상부를 식각하는 단계이후, 층간도전층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  21. 제20항에 있어서, 상기 층간도전층은 티타늄, 티타늄나이트라이드 또는 구리로 이루어지는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  22. 하부도전부재가 형성된 반도체기판상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 하부도전부재의 일부를 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 반도체 기판상에 도전물질을 증착하는 단계;
    에치백방법을 이용하여 상기 증착된 도전물질의 표면을 평탄화하여 콘택플러그를 형성하되, 상기 증착된 도전물질의 표면을 과도식각함으로써 상기 콘택플러그의 표면이 상기 층간절연막의 표면으로부터 리세스되도록 하는 단계; 및
    결과물상에 배선층을 형성하는 단계를 구비함으로써, 상기 콘택플러그와 상기 배선층의 계면이 상기 콘택홀의 내부에 존재하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  23. 제 22항에 있어서, 상기 콘택플러그의 표면이 상기 층간절연막의 표면으로부터 리세스되도록 하는 단계는, 상기 콘택플러그위에 리세스된 부분의 깊이가 500Å이상인 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1019980032140A 1998-08-07 1998-08-07 반도체 소자 및 반도체 소자의 배선형성방법 KR20000013330A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980032140A KR20000013330A (ko) 1998-08-07 1998-08-07 반도체 소자 및 반도체 소자의 배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032140A KR20000013330A (ko) 1998-08-07 1998-08-07 반도체 소자 및 반도체 소자의 배선형성방법

Publications (1)

Publication Number Publication Date
KR20000013330A true KR20000013330A (ko) 2000-03-06

Family

ID=19546660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032140A KR20000013330A (ko) 1998-08-07 1998-08-07 반도체 소자 및 반도체 소자의 배선형성방법

Country Status (1)

Country Link
KR (1) KR20000013330A (ko)

Similar Documents

Publication Publication Date Title
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
KR100219508B1 (ko) 반도체장치의 금속배선층 형성방법
US6080663A (en) Dual damascene
US7074712B2 (en) Semiconductor device having multilevel interconnections and method of manufacturing the same
KR20020076810A (ko) 반도체소자의 구리 배선 제조방법
US20020151165A1 (en) Advanced interconnection for integrated circuits
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
CN111211095B (zh) 导电互连线的制造方法
US6545358B2 (en) Integrated circuits having plugs in conductive layers therein and related methods
JP4232215B2 (ja) 半導体装置の製造方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
KR20000013330A (ko) 반도체 소자 및 반도체 소자의 배선형성방법
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
JP2004356315A (ja) 半導体装置及びその製造方法
US20040018754A1 (en) Conductive contact structure and process
KR0165379B1 (ko) 반도체 장치의 층간접속방법
KR101051808B1 (ko) 국부연결배선을 이용한 반도체장치 제조 방법
JP2002176098A (ja) 多層配線構造を有する半導体装置の製造方法
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
KR100340860B1 (ko) 반도체 소자의 콘택 플러그 제조 방법
KR100685622B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JP3439447B2 (ja) 半導体装置の製造方法
KR20110071267A (ko) 반도체 소자의 금속배선 및 그 제조방법
KR20000027924A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application