KR20000010967A - 전치-후치 보상 증폭기 - Google Patents

전치-후치 보상 증폭기 Download PDF

Info

Publication number
KR20000010967A
KR20000010967A KR1019980709116A KR19980709116A KR20000010967A KR 20000010967 A KR20000010967 A KR 20000010967A KR 1019980709116 A KR1019980709116 A KR 1019980709116A KR 19980709116 A KR19980709116 A KR 19980709116A KR 20000010967 A KR20000010967 A KR 20000010967A
Authority
KR
South Korea
Prior art keywords
signal
intermode
composite signal
amplifier
amplitude
Prior art date
Application number
KR1019980709116A
Other languages
English (en)
Other versions
KR100281622B1 (ko
Inventor
브라이언 엘 배스킨
Original Assignee
지모드 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지모드 인코포레이티드 filed Critical 지모드 인코포레이티드
Publication of KR20000010967A publication Critical patent/KR20000010967A/ko
Application granted granted Critical
Publication of KR100281622B1 publication Critical patent/KR100281622B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/36—Negative-feedback-circuit arrangements with or without positive feedback in discharge-tube amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H03F1/3235—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction using a pilot signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3218—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the main amplifier or error amplifier being a feedforward amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3221—Predistortion by overamplifying in a feedforward stage the distortion signal to have a combined main signal and "negative" distortion to form the predistorted signal for a further stage. so that after amplification in the further stage only the amplified main signal remains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전치-후치 보정 증폭기(10)에 관한 것이다. 본 발명의 장치는 2개의 드라이버 증폭기(12, 14) 및 2개의 전력 증폭기(16, 18)를 포함하는 4-캐스케이드 증폭기를 구비한다. 전치-후치 보상 증폭기(10)는 적어도 2개의 RF 신호가 전치-후치 증폭기 내에서 입력 신호를 전파함으로써 유도된 왜곡 신호에 대해 거의 완전히 보상되어 증폭할 수 있다. 각 쌍의 드라이버-전력 증폭기는 최적의 결과를 달성하기 위해 전력 출력에 있어서 하향 스케일링된다.

Description

전치-후치 보상 증폭기
이동 통신 서비스 및 개인 통신 서비스에 대한 요구가 증가함에 따라 스펙트럼적으로 효율적인 변조 방식에 대한 관심이 새로워지고 있다. 대부분의 효율적인 형태의 RF 전력 증폭기는 비선형적이기 때문에, CPM(연속 위상 변조) 방식(예컨대, 가우싱 미니멈 시프트 키잉-GMSK)이 휴대용 무선 장치에 바람직하여 왔다. 그러나, 초과 용량에 대한 압력의 증가로 인해, 정진폭(constant envelope)를 유지하는 잇점은, 선형 변조(예컨대, π/4 시프트 DQPSK)에 대한 방법을 제시하고 있다.
선형 변조 방식에 적용되는 필터링이 스펙트럼 활용에 있어서 이득이 있더라도, 엔벌로프 변화가 또한 유도된다. 비선형 RF 증폭기를 통해 전송된 신호는 왜곡[진폭 대 진폭 변조(AM/AM) 및 진폭 대 위상 변조(AM/PM)]되어 할당 채널 이상의 스펙트럼으로 스프레드되고 성능이 저하된다. 종래 선형 RF 증폭기(예컨대, A급)의 비효율성 및 비용은 휴대용 무선 송신 장치의 배터리 수명에 막대한 영향을 주며, 기지국의 하부 구조 설비 및 그 작동의 비용을 증대시킨다. RF 증폭기 효율에 있어서의 개선은 통신 시간, 재충전 간격 및 전체적인 무선 장치의 크기와 중량에 있어서의 개선을 가져온다. 따라서 선형 변조형 휴대용 장치에 대한 이상적인 증폭기는 선형 증폭기이며 전력 효율에 있어서도 바람직하다.
선형 증폭기는 진폭 변조와 위상 변조의 임의의 조합에 의해 신호를 증폭할 수 있기 때문에, 변조 방식의 선택이 송신기에 의해 제한받지 않으며 그에 따라 소프트웨어를 선택할 수 있다. 이는 군사적 응용과, 국제간의 경계 및 표준을 망라한 공통적인 응용에 있어서 바람직하다. 선형 증폭에 대한 다른 응용으로는, 다양한 디지탈 셀룰러 및 사설 이동 무선(PMR) 시스템, 전형적인 진폭 변조(AM) 및 단측파대(SSB) 시스템이 있으며 송신기가 온하는 경우, 레이더 및 페이징 응용 및 시분할 다원 접속(TDMA) 시스템에서 사용되는 대역제한된 펄스 시스템과 같이 잘 제어된다. 선형 증폭기는 또한, 다중 반송파(multicarrier) 기지국에서 제공하는 다중 신호의 조합에 의해 발생되는 엔벌로프 변화를 수용할 수 있다.
그러나, 선형 증폭기는 일부 전력 레벨에서 신호를 왜곡시킨다. 더욱이, 2개의 입력 RF 신호 L1 및 L2가 성형 증폭기를 통해 전파될 때, 증폭기는 인터모드(intermod) 신호 αF(L1, L2)와 같은 상호변조에 의한 부산물을 제1 근사값으로 유도하는데, 여기에서 α는 급수(series)에 있어서의 전개 파라미터이고, F(L1, L2)는 (L1, L2)의 선형 함수이다. 상호변조에 의한 부산물은 간섭, 누화 및 스펙트럼 재성장(spectral regrowth)을 발생시키기 때문에 바람직하지 않다.
비선형성의 다른 소스는 RF 전력 증폭기의 캐스케이드에 의해 발생된다. 더욱이, RF 전력 증폭기는 폭넓은 통신 장치 및 기타 전자 응용 장치에 이용되고 있다. 이들 증폭기는 하나 이상의 캐스케이드된 증폭기단으로 구성되어 있고, 그 각각의 증폭기단은 단의 입력에 인가되는 신호의 레벨을 공지된 증폭기단의 이득량만큼 증가시킨다. 이상적으로 각 단의 입력-출력 전달은 선형적이며, 진폭이 증폭된 입력 신호의 완벽한 복제는 증폭기의 출력에서 나타난다. 실제로는, 모든 전력 증폭기는 그 전달 특성에 있어서 어느 정도의 비선형성을 갖는다. 이 비선형성에 의해, 입력 신호가 왜곡되며 입력에 대한 완벽한 복제가 불가능하게 된다. 이러한 종류의 왜곡은 또한 바람직하지 않은 상호변조의 부산물을 발생시킨다. 따라서, 종래부터 전력 증폭기가 동작하는 동안 발생되는 왜곡을 감소시키기 위한 다양한 방법 및 장치가 개발되어 왔다.
이러한 방법 중 가장 일반적인 방법이 피드백이다. 피드백은 비선형 시스템을 선형화시킬 수 있다. 기저대역 직각 변조의 부피드백을 이용하는 데카르트 피드백은 낮은 복잡도 및 비용으로 상호변조 왜곡을 상당히 감소시킨다. 데카르트 피드백에 의해 획득할 수 있는 것에 대한 통상적인 예는 M. Johannson과 T. Matsson의 "Transmitter Linearization using Cartesian Feedback for Linear TDMA Modulation", in the proceedings of the 41st IEEE Vehicular Technology Conferences, St. Louis, USA, VCT091, pp 439~444, May, 1991에 나타난다.
진폭(또는 엔벌로프) 변조의 목적을 위해 RF 전력 증폭기의 전원에 대한 고레벨의 변조는 효율적인 고레벨 전원 변조기와 결합할 때 양호한 전력 효율을 제공하는 잘 정립된 기술이다. 이것은 진폭 피드백에 대한 원리이다(EP 특허 제431201호). 이 시스템이 가지고 있는 문제점은 대응하는 기저대역 직각 변조 및 AM-PM 왜곡을 제어하는데 대한 무능에 비하여 진폭 신호의 진폭이 상대적으로 크다는 점이다. 따라서, 스펙트럼 제어는 일반적으로 데카르트 피드백, IF 피드백 및 RF 피드백에 대해 일반적으로 열악하다. 풀 폴라(full polar) 피드백(진폭 피드백 및 위상 피드백)은 AM-PM 왜곡을 제어하는데 대한 무능의 한계는 극복했지만 진폭 및 위상 신호 모두에 대해 진폭 확장의 문제점이 있다.
따라서, 피드백은 저주파수에서는 바람직하지만 초고주파수에서 문제가 된다. 이들 주파수에서, 2가지의 기본적인 방법이 일반적으로 사용된다. 이들은 피드포워드(feedforward) 방법과 전치 보상(pre-distortion) 방법이다.
피드포워드 방법은 소망의 신호로부터 왜곡 부산물을 분리하여 순수 왜곡 에러 신호를 획득함으로써 에러 신호를 발생시킨다. 적절한 스케일링 및 지연 매칭 처리 후에, 왜곡에 있어서의 위상으로부터 도출된 이 에러 신호가 출력에 제공되어 왜곡을 감소시키게 된다. 그러나 에러 신호는 반드시 선형 RF 전력 증폭기에 의해 증폭되어야만 한다. 따라서 일반적으로 RF 전력 증폭기의 효율이 증대하면, 그에 따라 그 왜곡 및 에러 신호 레벨이 선형 증폭기에 의해 증폭되기 때문에 절충안이 필요하다. 에러 신호 레벨이 커지면 선형 증폭기가 커지고 이에 따라 전력 소비가 증대하고 효율이 저하된다. 이러한 시스템은 광대역 선형화 방식에 특히 적용된다. 통상적인 예는 케닝톤(P. B. Kenington), 비치(M. A. Beach), 배이트맨(A. Bateman) 및 맥지한(J. P. McGeehan)에 의한 PCT 특허 제WO91/16760호에 개시되어 있다.
피드포워드 구성에 있어서 왜곡을 최대로 감소시킬 수 있는 한가지 방법은 증폭기의 입력에서 왜곡 시뮬레이팅 파일럿을 도입하는 것이다. 증폭기 출력에서의 파일럿 신호의 진폭은 피드포워드 왜곡 신호의 이득 및 위상을 조정하여 파일럿 신호 및 증폭기에 의해 유도된 왜곡을 실질적으로 제거하는, 스텝 사이즈 회로 감소 알고리즘을 제어하는 데에 사용된다. 이 접근법은 메이어(Myer)에게 허여된 미국 특허 제4,580,105호에 개시되어 있다.
피드포워드 왜곡을 최소화하는 다른 방법은, 소거 조정 사이의 원하지 않는 상호 작용을 회피하고 덤프 부하에서 소비되는 전력을 최소화하면서, 전력 증폭기의 상호변조 성능을 개선하고 유지하는데 필요한 이득 및 위상 조정을 연속하여 정확하고 효율적으로 수행하는 피드포워드 최소화 회로를 포함하는 것이다. 이것은 미츨래프(Mitzlaff)에게 허여된 미국 특허 제5,444,418호에 개시되어 있다.
왜곡을 최소화하는 전치 보상 방법은 선형 증폭기에 의해 발생되는 왜곡과 유사한 왜곡을 발생시키고 이 왜곡을 정확한 이득, 위상 및 지연으로 입력에 부여하여 선형 증폭기의 출력에서 왜곡을 소거하도록 하는 것이다. 이 방법은 2개의 증폭기의 왜곡 특성을 일치시키는 것을 요구한다. 그러나, 2개의 왜곡 특성은 주파수 및 온도에 따라 변화할 수 있기 때문에 달성될 수 있는 에러 보정량은 제한된다.
따라서, 주파수, 온도 및 기타 비선형적 원천에 따른 각 증폭기의 왜곡 특성의 변화를 고려하여 증폭기의 캐스케이드에서의 각 쌍의 증폭기의 왜곡 특성을 일치시킴으로써 비선형 RF 전력 증폭기의 캐스케이드를 선형화하는 것이 요망되고 있다.
도 1은 종래의 전치 보상 증폭기를 나타내는 도면이다.
도 2는 전치-후치 보상 증폭기를 나타내는 도면이다.
도 3은 전치-후치 보상 증폭기의 다른 구성을 나타내는 도면이다.
도 4는 위상 진폭 비교기를 나타내는 도면이다.
본 발명은 주파수, 온도 및 기타 비선형적 소스에 따른 각 증폭기의 왜곡 특성의 변화를 고려하여 각 쌍의 증폭기의 왜곡 특성을 일치시킴으로써 비선형 RF 전력 증폭기의 캐스케이드를 선형화하는 장치 및 방법을 제공하고 있다.
본 발명의 다른 측면은 적어도 2개의 무선 주파수(RF) 신호 L1 및 L2 또는 콤플렉스 스펙트럼 확산 신호를 전치-후치 보상 장치를 통해 전파하는 것에 의해 발생한 비선형 왜곡을 제거하는 전치-후치 보상 장치에 관한 것이다. 전치-후치 보상 장치는 (A) 내부 루프 수단 및 (B) 외부 루프 수단을 포함한다.
내부 루프 수단은, (1) 적어도 2개의 입력 신호(L1, L2) 및 제1 인터모드 신호 α(F/N2)(L1, L2)를 포함하는 제1 복합 신호 CS1을 발생시키는 제1 비선형 저레벨 드라이버 증폭기 수단 F/N2, (2) 적어도 2개의 입력 신호 (L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2) 및 제2 인터모드 신호 αF(L1, L2)를 포함하는 제2 복합 신호 CS2를 발생시키는 제1 비선형 고레벨 전력 증폭기 수단 F, (3) 2개의 입력 신호(L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2), 제2 인터모드 신호 αF(L1, L2) 및 제3 인터모드 신호 α(G/N1)(L1, L2)를 포함하는 제3 복합 신호 CS3를 발생시키는 제2 비선형 저레벨 드라이버 증폭기 수단 G/N1, (4) 제8 복합 신호 CS8과 제3 복합 신호를 진폭 비교하고, 제1 진폭 에러 신호(Amplitude_Error1)를 발생시키는 위상 진폭 비교기(PAC), (5) 제1 복합 신호 CS1을 지연하고 제1 복합 신호 CS1의 위상을 반전시키며, 제4 복합 신호 CS4를 발생시키는 제1 지연 수단, (6) 제1 진폭 에러 신호(Amplitude_Error1)를 이용하여 제1 복합 신호 CS1을 진폭 조정하고 내부 루프를 폐쇄하는 제1 진폭 조정 수단 A1, (7) 제1 저레벨 증폭기 F/N2 및 제1 고레벨 증폭기 F의 전력 레벨을 자동적으로 제어하고 제1 고레벨 증폭기 수단 F의 전력 출력이 제1 저레벨 증폭기 수단 F/N2의 전력 출력에 비례하도록 하고 제2 진폭 에러 신호(Amplitude_Error2)를 발생시키는 자동 이득 제어 회로(AGC) 수단, 및 (8) 제2 진폭 에러 신호(Amplitude_Error2)를 이용하여 저레벨 증폭기 F/N2에 의해 발생된 복합 신호 CS1의 전력 레벨을 조정하는 제2 진폭 조정 수단 A2를 포함한다.
외부 루프 수단은, (1) 제4 복합 신호 CS4와 제3 복합 신호 CS3를 제2 근사값까지 합산하는 제2 가산기 수단, (2) 제5 복합 신호 CS5를 증폭하고 반전하며, 증가되고 반전된 제2 인터모드 신호 (-)βαF(L1, L2), 증가되고 반전된 제3 인터모드 신호 (-)βα(G/N1)(L1, L2) 및 증가되고 반전된 제2 근사 성분 (-)βα2Adder(L1, L2)을 제2 근사값으로 포함하는 제6 복합 신호 CS6를 출력하며, β는 보상을 최적화하는 증가 인자를 나타내게 되는 에러 증폭기 수단, (3) 제3 복합 신호 CS3과 제6 복합 신호 CS6의 전기 경로를 등화시키기 위해 제3 복합 신호 CS3를 지연하는 제2 지연 수단, (4) 지연된 제3 복합 신호 CS3과 제6 복합 신호 CS6를 합산하고 2개의 입력 신호(L1, L2) 및 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제7 복합 신호 CS7를 출력하는 제2 가산기 수단 및 (5) 2개의 입력 신호(L1, L2), 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2) 및 제4 인터모드 신호 αG(L1, L2)를 포함하는 제8 복합 신호 CS8을 발생시키고, 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)와 제4 인터모드 신호 αG(L1, L2)가 제1 근사값에서 서로에 대해 상쇄하여 버리는 제2 비선형 고레벨 전력 증폭기 수단 G를 포함한다.
바람직한 실시예에서, 내부 루프는 제1 복합 신호 CS1을 위상 조정하고 내부 루프를 폐쇄하는 위상 진폭 비교기(PAC) 수단에 의해 발생된 위상 에러 신호 Phase_Error를 이용하여 위상 조정 수단 θ를 추가로 포함한다.
바람직한 실시예에서, 외부 루프 수단은 구동 레벨, 주파수 및 온도에 관하여 에러 증폭기 수단의 이득 및 위상을 안정화시키고, 에러 증폭기 수단의 선형성을 증대시키는 회로를 추가로 포함한다.
일실시예에서, 주파수 및 온도에 관하여 에러 증폭기의 이득 및 위상을 안정화하는 회로는 피드포워드 루프를 추가로 포함한다. 다른 실시예에서는, 주파수 및 온도에 관하여 에러 증폭기의 이득 및 위상을 안정화하는 회로가 피드백 루프를 추가로 포함한다.
본 발명의 다른 측면은, 적어도 2개의 무선 주파수(RF) 신호 L1 및 L2를 전치-후치 보상 장치를 통해 전파하는 것에 의해 발생하는 비선형 왜곡을 제거하는 전치-후치 보상 장치의 다른 구성에 관한 것이다. 다른 전치-후치 보상 장치는 (A) 내부 루프 수단 및 (B) 외부 루프 수단을 포함한다.
내부 루프 수단은, (1) 2개의 입력 신호(L1, L2) 및 제1 인터모드 신호 α(F/N2)(L1, L2)를 포함하는 제1 복합 신호 CS1을 발생시키는 제1 비선형 저레벨 드라이버 증폭기 수단 F/N2, (2) 2개의 입력 신호 (L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2) 및 제2 인터모드 신호 αF(L1, L2)를 포함하는 제2 복합 신호 CS2를 발생시키는 제2 비선형 고레벨 전력 증폭기 수단 F, (3) 2개의 입력 신호(L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2), 제2 인터모드 신호 αF(L1, L2) 및 제3 인터모드 신호 α(G/N1)(L1, L2)를 포함하는 제3 복합 신호 CS3을 발생시키는 제2 비선형 저레벨 드라이버 증폭기 수단 G/N1, (4) 2개의 입력 신호(L1, L2) 및 제4 인터모드 신호 α(F*/N2)(L1, L2)를 포함하는 제4 복합 신호 CS4를 발생시키는 제3 비선형 저레벨 드라이버 증폭기 수단 F*/N2, (5) 위상 에러 신호 Phase_Error를 발생시키고 제1 진폭 에러 신호(Amplitude_Error1)를 발생시키는 위상 진폭 비교기(PAC) 수단, (6) 위상 에러 신호 Phase_Error를 이용하여 입력하는 2개의 입력 신호(L1, L2)를 위상 조정하고, 입력하는 신호의 초기 전력 레벨에서 위상 조정 동작을 실행하는 위상 조정 수단 θ, (7) 제4 복합 신호 CS4를 지연시키는 제1 지연 수단, (8) 제1 진폭 에러 신호(Amplitude_Error1)를 이용하여, 제4 복합 신호 CS4를 진폭 조정하고 내부 루프를 폐쇄하는 제1 진폭 조정 수단 A1, (9) 제1 저레벨 증폭기 F/N2 및 제1 고레벨 증폭기 F의 전력 레벨을 자동적으로 제어하고 고레벨 증폭기 수단 F의 전력 출력이 제1 저레벨 증폭기 수단 F/N2의 전력 출력에 비례하도록 하며, 제2 진폭 에러 신호(Amplitude_Error2)를 발생시키는 자동 이득 제어 회로(AGC) 수단, 및 (10) 제2 진폭 에러 신호(Amplitude_Error2)를 이용하여 저레벨 증폭기 F/N2에 의해 발생된 복합 신호 CS1의 전력 레벨을 조정하는 제2 진폭 조정 수단 A2을 포함한다.
외부 루프 수단은, (1) 지연된 제4 복합 신호 CS4와 제3 복합 신호 CS3을 제2 근사값까지 합산하고, 제2 인터모드 신호 α(L1, L2), 제3 인터모드 신호 αF(G/N1)(L1, L2) 및 제2 근사 성분 α2Adder(L1, L2)를 포함하는 제5 복합 신호 CS5를 출력하는 제1 가산기 수단, (2) 제5 복합 신호 CS5를 증폭하고 반전하며, 증가되고 반전된 제2 인터모드 신호 (-)βαF(L1, L2), 증가되고 반전된 제3 인터모드 신호 (-)βα(G/N1)(L1, L2) 및 증가되고 반전된 제2 근사 성분 (-)βα2Adder(L1, L2)을 제2 근사값으로 포함하는 제6 복합 신호 CS6를 출력하는 에러 증폭기 수단, (3) 제3 복합 신호 CS3와 에러 증폭기 수단에 의해 발생된 제6 복합 신호 CS6의 전기 경로를 등화시키기 위해 제3 복합 신호 CS3을 지연시키는 제2 지연 수단, (4) 지연된 제3 복합 신호 CS3과 제6 복합 신호 CS6을 합산하고, 2개의 입력 신호(L1, L2)와 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제7 복합 신호 CS7를 출력하는 제2 가산기 수단, 및 (5) 2개의 입력 신호(L1, L2), 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2) 및 제5 인터모드 신호 αG(L1, L2)를 제1 근사값으로 포함하는 제8 복합 신호 CS8를 발생시키고, 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)와 제4 인터모드 신호 αG(L1, L2)가 제1 근사값에서 서로에 대해 상쇄하여 버리는 제2 비선형 고레벨 전력 증폭기 수단 G을 포함한다.
바람직한 실시예에서, 다른 전치-후치 보상 증폭기의 외부 루프는 주파수 및 온도에 관하여 에러 증폭기의 이득 및 위상을 안정화시키고, 에러 증폭기의 선형성을 개선하는 회로를 추가로 포함한다.
본 발명의 또다른 측면은 적어도 2개의 무선 주파수(RF) 신호 L1 및 L2가 전치-후치 보상 장치를 통해 전파함으로써 발생된 비선형 왜곡을 제거하는 전치-후치 보상 방법에 관한 것이다. 이 전치-후치 보상 방법은, (1) 제1 비선형 저레벨 드라이버 증폭기 수단 F/N2에 의해 적어도 2개의 입력 RF 신호(L1, L2)를 증폭하는 단계, (2) 2개의 입력 신호(L1, L2)의 제1 인터모드 신호 α(F/N2)(L1, L2)에 의해 제1 근사값으로 유도하는 단계, (3) 2개의 입력 신호(L1, L2) 및 제1 인터모드 신호 α(F/N2)(L1, L2)를 포함하는 제1 복합 신호 CS1을 발생시키는 단계, (4) 제1 복합 신호 CS1을 증폭하는 단계, (5) 2개의 입력 신호(L1, L2)의 제2 비선형 인터모드 신호 αF(L1, L2)를 제1 근사값으로 유도하는 단계, (6) 2개의 입력 신호(L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2) 및 제2 인터모드 신호 αF(L1, L2)를 포함하는 제2 복합 신호 CS2를 발생시키는 단계, (7) 제2 복합 신호 CS2를 증폭하는 단계, (8) 제3 인터모드 신호 α(G/N1)(L1, L2)를 제1 근사값으로 유도하는 단계, (9) 2개의 입력 신호(L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2), 제2 인터모드 신호 αF(L1, L2) 및 제3 인터모드 신호 α(G/N1)(L1, L2)를 포함하는 제3 복합 신호 CS3을 발생시키는 단계, (10) 제1 복합 신호 CS1와 제2 복합 신호 CS2를 진폭 비교하는 단계, (11) 제1 복합 신호 CS1의 위상을 지연하고 반전하는 단계, (12) 제1 복합 신호 CS1을 진폭 조정하고 제1 내부 루프를 폐쇄하는 단계, (13) 제1 저레벨 증폭기 F/N2 및 제1 고레벨 증폭기 F의 전려 레벨을 자동적으로 제어하고, 고레벨 증폭기 수단 F의 전력 출력이 제1 저레벨 증폭기 수단 F/N2의 전력 출력에 비례하도록 하고, 제2 진폭 에러 신호(Amplitude_Error2)를 발생시키는 단계, (14) 복합 신호 CS1의 전력 레벨을 조정하는 단계, (15) 제4 복합 신호 CS4와 제3 복합 신호 CS3을 제2 근사값까지 합산하는 단계, (16) 제2 인터모드 신호 αF(L1, L2), 제3 인터모드 신호 α(G/N1)(L1, L2) 및 제2 근사 성분 α2Adder(L1, L2)를 포함하는 제5 복합 신호 CS5를 발생시키는 단계, (17) 제5 복합 신호 CS5를 증폭하고 반전하며, 제6 복합 신호 CS6을 발생시키는 단계, (18) 제3 복합 신호 CS3와 제6 복합 신호 CS6의 전기 경로를 등화시키기 위해 제3 복합 신호 CS3을 지연하는 단계, (19) 지연된 제3 복합 신호 CS3과 제6 복합 신호 CS6을 합산하고, 2개의 입력 신호(L1, L2) 및 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제7 복합 신호 CS7을 발생시키는 단계, (20) 제7 복합 신호 CS7을 증폭하는 단계, (21) 2개의 입력 신호의 제4 비선형 인터모드 신호 αG(L1, L2)를 제1 근사값으로 유도하는 단계, (22) 2개의 입력 신호(L1, L2), 제4 비선형 인터모드 신호 αG(L1, L2) 및 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제8 복합 신호 CS8를 발생시키고, 제4 비선형 인터모드 신호 αG(L1, L2)와 반전된 제3 인터모드 신호가 서로에 대해 상쇄되는 단계, 및 (23) 제2 고레벨 전력 증폭기 수단 G의 이득 변화를 보상하고 제2 저레벨 드라이버 증폭기 G/N1과 제2 고레벨 전력 증폭기 G의 출력 전력을 적절하게 스케일링하기 위해 제8 복합 신호 CS8을 PAC 수단으로 피드백하는 단계를 포함한다.
도 1에는 종래의 전치 보상 회로(10)가 도시되어 있다. 종래의 전치 보상 회로는 주파수를 갖는 적어도 2개의 입력 RF 신호 L1 및 L2가 전파될 때 왜곡 신호를 유도한다. 왜곡 신호는 입력 신호 L1 및 L2와 관련된 대역 내에 존재하기 때문에 효율적으로 필터링될 수 없다. 그러므로, 왜곡을 최소화하는 종래의 전치 보상 방법은 각 선형 증폭기에 의해 발생되는 왜곡과 유사한 왜곡을 생성하고, 이 유사 왜곡을 정확한 이득, 위상 및 지연으로 입력에서 가산하여 각 선형 증폭기의 출력에서 왜곡의 소거를 발생시킨다. 이 방법은, 증폭기의 캐스케이드에 있어서 각 2개의 증폭기의 왜곡 특성을 일치시키는 것을 요구한다. 그러나, 도 1에 도시된 회로는 고유의 특성을 가지고 있기 때문에, 실제로는 바람직하지 않다.
이 회로 구성에 있어서의 첫번째 단점은 드라이버단의 전력 출력 대 출력단의 전력 출력의 비율에 있다. 적절히 작동하기 위해서는, 드라이버단 F/N1xN2(12) 및 F/N1xN2(14)가 출력단 F(16) 및 G(18)에 대해 각각 정확한 복제가 이루어져야만 한다. 이론적으로는, 내부 루프(20)는 외부 루프(22)를 전치 보상한다. 왜곡 신호에 대한 보상할 수 있기 위해서는, 드라이버단 및 출력단의 모든 비선형 특성이 반드시 주파수, 온도 및 전력에 상관없이 동일함을 유지해야 한다.
실시예 1
토폴로지로 인해, 증폭기 G(18)는 25 와트(W)를 출력하는 반면, 그 스케일링된 복제 G/N1xN2(14)는 630 밀리와트(mW)만을 출력한다. 따라서, 이들 2개의 전력비는 약 40인자만큼 다르게 된다. 증폭기 F(16)(3.16 W)와 그 대응 부분 F/N1xN2(12)(0.079W)도 동일한 결과를 산출한다.
40 인자만큼 다른 출력 전력을 갖는 2개의 증폭기는 동일하게 작동하지 않는다. 그러므로, 통상적인 전치 보상 회로의 토폴로지는 왜곡 신호를 제거하는 목적을 완전하게 수행하지 못하도록 한다. 더욱이, 드라이버 부분이 출력 장치와 동일한 패키지 내에 설치되었어도 본드 와이어 결합, 공통 리드 인덕턴스 및 열 저항과 같은 중요한 파라미터는 2부분, 즉 내부 루프(20)와 외부 루프(22) 사이에서 일치하지 않는다. 따라서, 통상적인 전치 보정 방식의 대부분의 중요한 파라미터, 상호변조 및 온도 성능이 일치하지 않는다.
두 번째로, 전치 보상에 대한 기본적인 전제는 (1) 드라이버 증폭기는 그 대응 부분의 스케일링된 복제인 점과, (2) 드라이버의 증폭기의 동작점은 출력 장치의 동작점과 역으로 복제한다는 점이다. 통상적이 전치 보상 회로(10)는 드라이버단의 출력 전력이 그 스케이링된 대응 부분에 비례하도록 하는 수단을 전혀 가지고 있지 않다. 더욱이, 드라이버 증폭기 G/N1xN2(14)의 출력 전력은 그 대응 부분의 증폭기 G(18)와 관련하여 변화할 수도 있다. 따라서, G/N1xN2 증폭기(14)의 능동 동작점 및 그에 따른 그 상호변조 특성은 G 증폭기(18)의 능동 동작점 및 상호변조 특성이 달라지게 된다.
세 번째로 에러 증폭기(24)와 관련된 본래의 결점이다. 모든 보상 방식은 에러 증폭기가 매우 정확할 것을 요구한다. 에러 증폭기(24) 내에서의 이득 및 위상 변화는 전체 시스템 성능에 상당한 영향을 미친다. 종래의 전치 보상 회로(10)는 에러 증폭기 내에서의 이득 및 위상 변화를 완화하는 어떠한 수단도 포함하고 있지 않다.
마지막으로, G(18)와 G/N1xN2(14) 증폭기쌍 및 F(16)와 F/N1xN2(12) 증폭기쌍을 포함하는 종래의 전치 보상 회로는 동일한 동작 조건을 제공하지 못한다.
제2도는 본 발명에 따른 전치-후치 보상 회로(30)의 바람직한 실시예를 나타낸다. 전치-후치 보상 회로(30)는 전술한 종래 회로의 단점을 극복한다. 더욱이 이하 설명되는 바와 같이, 전치-후치 보상 증폭기(30)는 매우 높은 선형성을 갖는 4단 폐쇄 루프 증폭기(드라이버 증폭기 F/N2(42), 전력 증폭기(40), 드라이버 증폭기 G/N1 및 전력 증폭기(40))를 포함한다. 각 블록의 출력 전력은, 드라이버 장치의 동작이 전치-후치 보상 장치의 스케일링된 버전을 충실히 복제하도록 선택된다. 에러 증폭기(32)는 주파수 및 온도에 대해서 에러 증폭기의 이득 및 위상을 안정화시키는 회로에 의해 둘러싸여 있다. 시스템의 출력 전력 RFout(44)는 피드백되고 위상 진폭 비교기(PAC)(34)에서 전단의 출력 전력과 비교된다. PAC(34)는 최종 2개의 단, 즉 G(38)과 G/N1(36)이 적절히 스케이링된 출력 전력 레벨을 갖게 한다. 최종적으로, 자동 이득 제어 회로(AGC)(46)는 제2 단 F(40)의 전력 출력이 제1 단 F/N2(42)의 전력 출력에 비례하게 하여, 처음의 2개의 단이 적절하게 스케일링된 출력 전력을 갖는 것을 보장한다.
제2도를 계속 참조하면, 적어도 2개의 무선 주파수(RF) 입력 신호 L1 및 L2(42)는 전치-후치 보상 장치(30)로 유도된다. 장치(30)는 적어도 2개의 무선 주파수(RF) 신호 L1 및 L2가 장치를 전파하여 발생된 비선형 왜곡을 제거하도록 설계되어 있다. 전치-후치 보상 장치(30)는 내부 루프(50)와 외부 루프(52)를 포함한다.
내부 루프(50)는 제1 비선형 저레벨 드라이버 증폭기 F/N2(42)를 포함한다. 증폭기 F/N2는 2개의 입력 신호(L1, L2)의 제1 인터모드 신호 α(F/N2)(L1, L2)(70)를 제1 근사값으로 유도하고, 2개의 입력 신호(L1, L2)와 제1 인터모드 신호 α(F/N2)(L1, L2)를 포함하는 제1 복합 신호 CS1(54)를 출력한다. 모든 인터모드 신호의 진폭은 입력 신호 L1 및 L2의 진폭에 비해 작은 것으로 나타난다.
내부 루프는 상기 2개의 입력 신호(L1, L2)의 제2 비선형 인터모드 신호 αF(L1, L2)(72)를 제1 근사값으로 유도하고 2개의 입력 신호(L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2) 및 제2 인터모드 신호 αF(L1, L2)를 포함하는 제2 복합 신호 CS2(56)를 출력하는 제1 비선형 고레벨 전력 증폭기 F(40)를 포함한다. 내부 루프는 또한, 제3 인터모드 신호 α(G/N1)(L1, L2)(74)를 제1 근사값으로 유도하고, 2개의 입력 신호(L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2), 제2 인터모드 신호 αF(L1, L2) 및 제3 인터모드 신호 α(G/N1)(L1, L2)를 포함하는 제3 복합 신호 CS3(58)를 출력하는 제2 비선형 저레벨 드라이버 증폭기 G/N1(36)을 포함한다.
내부 루프(50)는 또, 제1 복합 신호 CS1(54)의 위상을 지연하고 반전시키며 제4 복합 신호 CS4(60)를 발생시키는 제1 지연 수단(8)을 포함한다. 위상 진폭 비교기(54)는 제8 복합 신호(CS8)의 진폭과 제4 복합 신호(CS4)의 진폭을 비교한다. 비교기 PAC는 제1 진폭 에러 신호(Amplitude_Error1)(82)를 발생시킨다. 제1 진폭 조정 장치 Al(84)은 제1 복합 신호 CS1의 진폭을 조정하고 내부 루프를 폐쇄하기 위해 제1 진폭 에러 신호(Amplitude_Error1)(82)를 이용한다.
자동 이득 제어 회로(AGC)(46)는 제1 저레벨 증폭기 F/N2(42) 및 제1 고레벨 증폭기 F(40)의 전력 레벨을 자동적으로 제어하고 고레벨 증폭기 F의 전력 출력이 제1 저레벨 증폭기 F/N2의 전력 출력에 비례하도록 하며 제2 진폭 에러 신호(Amplitude_Error2)(90)를 발생시킨다.
마지막으로, 내부 루프(50)는 제2 진폭 에러 신호(Amplitude_Error2)(90)를 이용하여 복합 신호 CS1(54)의 전력 레벨을 조정하는 제2 진폭 조정 장치 A2(88)를 포함한다.
바람직한 실시예에서, 내부 루프(50)는 또한, 비교기(34)에 의해 발생된 위상 에러 신호 Phase_Error(83)를 이용하여 제1 복합 신호 CS1(54)을 위상 조정하고 내부 루프를 폐쇄하는 위상 조정 장치 θ(86)을 포함한다.
외부 루프(52)는 입력하는 신호(L1, L2)가 제1 근사값에서 상쇄되기 때문에 제4 복합 신호 CS4(60)와 제3 복합 신호 CS3(58)을 제2 근사값까지 합산하는 제1 가산기(92)를 포함한다. 따라서, 제1 가산기(92)는 제2 인터모드 신호 αF(L1, L2)(72), 제3 인터모드 신호 α(G/N1)(L1, L2)(74) 및 제2 근사 성분 α2Adder(L1, L2)를 포함하는 제5 복합 신호 CS5를 출력한다.
에러 증폭기(32)는 제5 복합 신호 CS5(62)를 증폭하고 반전하며, 증가되고 반전된 인터모드 신호 (-)βαF(L1, L2), 증가되고 반전된 제3 인터모드 신호 (-)βα(G/N1)(L1, L2) 및 증가되고 반전된 제2 근사 성분 (-)βα2Adder(L1, L2)를 제2 근사값으로 포함하는 제6 복합 신호 CS6을 출력한다. 증가 인자 β는 전치-후치 보상 증폭기(30)의 성능을 최적화하는 방식으로 선택될 수 있다.
제2 지연 수단(104)은 드라이버 증폭기 G/N1(36)에 접속되어 제3 복합 신호 CS3(58)과 제6 복합 신호 CS6(64)의 전기 경로를 등화시키기 위해 제3 복합 신호 CS3(58)을 지연시킨다.
외부 루프는 또한, 지연된 제3 복합 신호 CS3과 제6 복합 신호 CS6을 합산하고, 2개의 입력 신호(L1, L2)와 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제7 복합 신호 CS7(66)을 출력하는 제2 가산기(106)를 포함한다.
외부 루프는 또한, 제2 비선형 고레벨 전력 증폭기 G(38)를 포함한다. 고레벨 증폭기 G는 제7 복합 신호 CS7을 증폭하면서, 2개의 입력 신호(L1, L2)의 제4 비선형 인터모드 신호 αG(L1, L2)(76)를 제1 근사값으로 유도하고, 2개의 입력 신호(L1, L2), 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2) 및 제4 인터모드 신호 αG(L1, L2)를 포함하는 제8 복합 신호 CS8(68)을 출력한다. 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)와 제4 인터모드 신호 αG(L1, L2)는 제1 근사값에서 서로 상쇄한다.
제8 복합 신호 CS8은 비교기(34)로 피드백되어 제2 고레벨 전력 증폭기 G(38)의 이득 변화를 보상하고, 제2 저레벨 드라이버 증폭기 G/N1(36) 및 제2 고레벨 전력 증폭기 G(38)의 출력 전력을 적절하게 스케일링한다.
따라서, 제1 저레벨 드라이버 증폭기 F/N2(42)는 후치 보상되고, 제2 고레벨 전력 증폭기 G(38)는 전치 보상되어 적어도 2개의 입력 신호 L1 및 L2에 의해 발생된 모든 제1 근사 인터모드 신호(왜곡)가 전치-후치 보상 회로 내를 전파하면서 이 전치-후치 보상 회로 자체에 의해 제거되기 때문에 높은 스펙트럼 순도를 갖는 출력 신호가 생성된다.
바람직한 실시예에서, 외부 루프(52)는 에러 증폭기(32)에 접속되어 주파수 및 온도에 대해 에러 증폭기 수단의 이득 및 위상을 안정화시키고 에러 증폭기의 선형성을 증대시키는 회로(110)를 또한 포함한다.
일실시예에서, 회로(110)는 에러 증폭기에 접속되어 주파수 및 온도에 대해서 에러 증폭기의 이득 및 위상을 안정화시키는 피드포워드 루프(94, 96, 100, 102, 98)를 포함한다.
다른 실시예에서, 회로(110)는 에러 증폭기에 접속되어 주파수 및 온도에 대해 에러 증폭기의 이득 및 위상을 안정화시키는 피드백 루프를 포함한다.
본 발명의 가장 바람직한 형태에서는, 드라이버 및 전력 증폭기(F/N2와 F, G/N1과 G)의 전력 출력이 하향 스케일링된다. 드라이버 및 전력 증폭기의 전력 출력을 하향 스케일링하는 과정은 이하 설명된다.
먼저 에러 증폭기(32)의 정상 동작을 설명하는데, 여기에서 에러 증폭기는 오버드라이브되지 않는다. 이 경우, 에러 증폭기에는 너무 많은 전력이 흐르지 않는다. 따라서, 에러 증폭기는 제2 및 제3 근사 인터모드 신호만을 발생시키며 제1 근사 인터모드 신호는 발생시키지 않는다. PAC 비교기(34)(도 3 참조)는 블록(124)에서 제1 기준 신호(118)와 제2 기준 신호(116)의 위상을 비교하고, 위상 조정 장치(86)를 제어하는 위상 에러 신호(83)를 발생시킨다.
PAC는 또한, 블록(122)에서 밸런스 신호(112)와 제2 기준 신호(116)의 진폭을 비교하고 진폭 에러 신호(85)를 발생시킨다. CS3(제1 기준 신호)의 진폭과 CS4(제2 기준 신호)의 진폭이 블록(120)에서 비교되어 에러 신호 Amplitude_ Error3(87)이 발생되지만, 사용되지는 않는다.
만일 Amplitude_Error3 신호가 진폭 조정 장치 A1(84)을 제어하는데 사용되면, 입력하는 신호(L1, L2)는 완전히 상쇄된다. Amplitude_Error1 신호(85)가 진폭 조정 장치 A1(84)을 제어하는데 사용된다면, 입력 신호(L1, L2)의 소거는 G 전력 증폭기(38)의 이득에 좌우된다. G 및 G/N1 증폭기가 적절한 전력 레벨을 갖게 하는 것이 목적이다. 만일 CS8(밸런스 신호(112))이 CS3(제2 기준 신호(116))보다 작으면, G는 너무 작은 이득을 갖게 된다. 진폭 에러 신호(85)는 진폭 조정 장치 A1(82)를 감쇄한다. 이는 (L1, L2) 신호가 에러 증폭기(32)를 통해 이동하게 하고, 위상에 있어서 CS8 신호에 전력을 추가하여 효율적으로 증폭기 G의 이득을 증대시킨다.
G 증폭기가 너무 높은 이득 G를 갖는다면, CS8 신호는 너무 큰 전력을 갖게 되는데, 즉 CS8은 CS3 신호보다 훨씬 크게 된다. 이 경우, 에러 증폭기(32)는 CS8 신호로부터 전력을 감산함으로써 이득 G을 효율적으로 감소시킨다.
이하, 에러 증폭기(32)의 비정상 동작을 설명하는데, 여기에서 에러 증폭기는 오버드라이브된다. 에러 증폭기는 제1 및 제2 근사값으로 많은 왜곡 신호를 발생시킬 수 있다. 에러 증폭기의 비정상 동작의 원인은 G 증폭기의 이득이 예측값에서 벗어나는 경우이다.
실시예 2
G는 예측된 10 dB 이득 대신에, 12 dB 이득을 갖는다. 에러 증폭기는 그 비정상 동작에서 2 dB까지 보상할 수 있다.
제한 신호(114)(도 3 참조)는 에러 증폭기의 출력 전력 신호 CS6을 측정한다. 제한 신호가 일부 프리-세트값에 도달하면, 전계 효과 트랜지스터(115)를 온시킨다. 전계 효과 트랜지스터는 측정값을 제2 기준 신호에 대한 제1 기준 신호로 향하여 시프트하기 시작한다. 이것은 에러 증폭기의 출력 전력 CS6이 제한 신호 이내가 될 때까지 계속된다. 따라서, 진폭 에러 신호(82)는 2개의 에러 신호 87과 85의 합산값이다.
제한에 도달하는 지의 여부와 관계없이, 위상 비교는 항상 비교기(34)에서 제1 기준 신호(118)와 제2 기준 신호(116)를 비교하고, 위상 조정 장치(86)를 조정하는 위상 에러 신호(83)를 발생시킴으로써 이루어진다.
AGC(46)는 F/N2 및 F 증폭기를 하향 스케일링하는데 사용된다. 따라서, 전치-후치 보상 증폭기에 대해 전술한 실시예는 도 1에 도시된 종래의 통상적인 전치 보상 증폭기에 비해 잇점을 갖는다.
더욱이, 각 전력 장치의 그 관련 드라이버 장치에 대한 전력비는 통상의 전치 보상에 의해 획득되는 것보다 훨씬 작다. 최악의 경우, 전력비는 전력 장치 G(38)와 그 드라이버 대응부 G/N1(36) 사이에서 발생한다. 이 전력비는 통상적인 전치 보상 시스템(전술을 참조)에서의 40인자와 비교해 약 4인자이다. 전력 증폭기 F(40)와 그 대응 드라이버 증폭기 F/N2(42)의 출력 전력에 대한 전력비는 전치-후치 보상 구성에서는 1에 가깝다. 4의 전력비는 하나의 동일 드라이버에서 4개의 출력 전력 장치를 사용함으로써 용이하게 실현될 수 있다. 따라서, 드라이버 장치 대 전력 출력 장치에 대한 성능을 복제하는 것과 관련된 문제는 상당히 최소화된다.
그러나, 도 2에 도시된 전치-후치 보상 시스템의 구성은 제한점을 갖는다. 더욱이, 현 시점에서 위상 조정 장치(86)가 대량의 전력을 조절하도록 설계하는 것은 매우 어렵다(비용이 고가). 따라서, 가장 낮은 가능한 신호 레벨에서 위상을 조정하기 위해 위상 조정과 진폭 조정 채널을 분리하는 것이 바람직하다. 도 4에 도시된 다른 구성은 위상 조정과 진폭 조정 채널을 분리한다.
도 4에 도시된 회로는 도 2에 도시된 회로와 유사하다. 그러므로, 그 다른 부분만을 설명한다. 주요한 차이점은 위상 조정(182)과 진폭 조정(186) 채널의 분리이다. 이것에 의해 증폭이 있기 전에 입력하는 신호의 가장 낮은 가능한 레벨에서 위상 조정을 할 수 있다.
마지막으로, 적어도 2개의 무선 주파수(RF) 신호 L1 및 L2를 전치-후치 보상 장치를 통해 전파시킴으로써 발생된 비선형 왜곡을 제거하는 방법을 설명한다. 이 방법은 다음의 단계를 포함한다. 첫 번째 단계는 적어도 2개의 입력 RF 신호(L1, L2)를 제1 비선형 저레벨 드라이버 증폭기 수단 F/N2에 의해 증폭시키는 단계이다. 이 증폭기는 2개의 입력 신호(L1, L2)의 제1 인터모드 신호 α(F/N2)(L1, L2)를 제1 근사값으로 유도하고, 2개의 입력 신호(L1, L2)와 제1 인터모드 신호 α(F/N2)(L1, L2)를 포함하는 제1 복합 신호 CS1을 발생시킨다.
다음 단계는, 제1 비선형 고레벨 전력 증폭기 F에 의해 제1 복합 신호 CS1을 증폭시키는 단계이다. 이 전력 증폭기 F는 제2 비선형 인터모드 신호 αF(L1, L2)를 제1 근사값으로 유도하고, 2개의 입력 신호(L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2) 및 제2 인터모드 신호 αF(L1, L2)를 포함하는 제2 복합 신호 CS2를 발생시킨다. 제2 비선형 저레벨 증폭기 G/N1은 제3 인터모드 신호 α(G/N1)(L1, L2)를 제1 근사값으로 유도하고, 2개의 입력 신호(L1, L2), 제1 인터모드 신호 α(F/N2)(L1, L2), 제2 인터모드 신호 αF(L1, L2) 및 제3 인터모드 신호 α(G/N1)(L1, L2)를 포함하는 제3 복합 신호 CS3을 발생시킨다.
위상 진폭 비교기(PAC)는 제8 복합 신호 CS8과 제3 복합 신호 CS3을 진폭 비교하고, 제1 진폭 에러 신호(Amplitude_Error1)를 발생시킨다. 제1 진폭 조정 장치는 에러 신호 Amplitude_Error1을 이용하여 제1 복합 신호 CS1을 진폭 조정하고, 내부 루프를 폐쇄한다. 이 과정은 또한, 전력 및 드라이버 증폭기가 그 전력 출력에서 적절하게 하향 스케일링하는 것을 확실하게 한다.
자동 이득 제어 회로(AGC0는 제1 저레벨 드라이버 증폭기 F/N2와 제1 고레벨 전력 증폭기 F의 전력 레젤을 자동적으로 제어하고, 고레벨 전력 증폭기 F의 전력 출력이 제1 저레벨 드라입 증폭기 F/N2의 전력 출력에 비례하게 하고, 제2 진폭 에러 신호(Amplitude_Error2)를 발생시킨다.
다음 단계는, 제2 진폭 에러 신호(Amplitude_Error2)를 이용하는 제2 진폭 조정 장치 A2에 의해 복합 신호 CS1의 전력 레벨을 조정하는 단계이다. 제4 복합 신호 CS4와 제3 복합 신호 CS3은 제1 가산기 수단에 의해 제2 근사값까지 합산되고, 이 제1 가산기 수단은 제2 인터모드 신호 αF(L1, L2), 제3 인터모드 신호 α(G/N1)(L1, L2) 및 제2 근사 성분 α2Adder(L1, L2)을 포함하는 제5 복합 신호 CS5를 발생시킨다.
에러 증폭기는 제5 복합 신호 CS5를 증폭하고 반전시키며, 증가되고 반전된 제2 인터모드 신호 (-)βαF(L1, L2)와 증가되고 반전되 제2 근사 성분 (-)βα2Adder(L1, L2)를 포함하는 제6 복합 신호 CS6을 출력하는데, 여기에서 β는 보상을 최적화하는 증가 인자이다.
제2 가산기는 지연된 제3 복합 신호 CS3과 제6 복합 신호 CS6을 합산하고, 2개의 입력 신호(L1, L2)와 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제7 복합 신호 CS7을 출력한다.
마지막으로, 제7 복합 신호 CS7은 제2 비선형 고레벨 전력 증폭기 수단 G에 의해 증폭되고, 이 제2 비선형 고레벨 전력 증폭기 수단 G는 2개의 입력 신호(L1, L2)의 제4 비선형 인터모드 신호 αG(L1, L2)를 제1 근사값으로 유도하고, 2개의 입력 신호(L1, L2), 제4 비선형 인터모드 신호 αG(L1, L2) 및 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제8 복합 신호 CS8을 발생시킨다. 제4 비선형 인터모드 신호 αG(L1, L2)와 반전된 제3 인터모드 신호는 서로에 대해 상쇄한다. 제8 복합 신호 CS8은 제2 고레벨 전력 증폭기 G의 이득 변화를 보상하기 위해 PAC로 피드백되어, 제2 저레벨 드라이버 증폭기 G/N1과 제2 고레벨 전력 증폭기 G의 출력 전력을 적절하게 스케일링한다. 따라서, 제1 저레벨 드라이버 증폭기 F/N1는 후치 보상되고, 제2 고레벨 전력 증폭기 G는 전치 보상되어 높은 스펙트럼 순도를 갖는 출력 신호가 발생된다.
본 발명의 바람직한 실시예에 대한 설명은 발명의 이론을 설명하기 위한 것으로 발명을 제한하거나 한정하지 않으며, 많은 변형이 본 발명의 범위를 벗어나지 않고 당업자에 의해 만들어질 수 있다.

Claims (10)

  1. 적어도 2개의 무선 주파수(RF) 신호(L1, L2)를 전파시킴으로써 발생되는 비선형 왜곡을 제거하는 전치-후치 보상 장치에 있어서,
    (1) 상기 적어도 2개의 입력 신호(L1, L2)를 증폭하면서 2개의 입력 신호(L1, L2)의 제1 인터모드 신호 α(F/N2)(L1, L2)를 제1 근사값으로 유도하고[α는 급수의 전개 파라미터를 나타낸다], 상기 2개의 입력 신호(L1, L2) 및 상기 제1 인터모드 신호 α(F/N2)(L1, L2)를 포함하는 제1 복합 신호 CS1을 출력하는 제1 비선형 저레벨 드라이버 증폭기 수단 F/N2,
    (2) 상기 제1 비선형 저레벨 증폭기 수단 F/N2에 접속되어, 상기 제1 비선형 저레벨 증폭기 수단 F/N2에 의해 발생된 제1 복합 신호 CS1를 증폭하면서, 상기 2개의 입력 신호(L1, L2)의 제2 비선형 인터모드 신호 αF(L1, L2)를 제1 근사값으로 유도하고, 상기 2개의 입력 신호 (L1, L2), 상기 제1 인터모드 신호 α(F/N2)(L1, L2) 및 제2 인터모드 신호 αF(L1, L2)를 포함하는 제2 복합 신호 CS2를 출력하는 제1 비선형 고레벨 전력 증폭기 수단 F,
    (3) 상기 제1 고레벨 증폭기 수단 F에 접속되어, 상기 2개의 입력 신호(L1, L2), 상기 제1 인터모드 신호 α(F/N2)(L1, L2) 및 상기 제2 인터모드 신호 αF(L1, L2)를 포함하는 상기 제2 복합 신호 CS2를 증폭하면서, 제3 인터모드 신호 α(G/N1)(L1, L2)를 제1 근사값으로 유도하고, 상기 2개의 입력 신호(L1, L2), 상기 제1 인터모드 신호 α(F/N2)(L1, L2), 상기 제2 인터모드 신호 αF(L1, L2) 및 상기 제3 인터모드 신호 α(G/N1)(L1, L2)을 포함하는 제3 복합 신호 CS3을 출력하는 제2 비선형 저레벨 드라이버 증폭기 수단 G/N1,
    (4) 상기 F/N2 증폭기에 접속되어, 상기 제1 복합 신호 CS1을 지연하고 제1 복합 신호 CS1의 위상을 반전시키며, 제4 복합 신호 CS4를 발생시키는 제1 지연 수단,
    (5) 상기 제2 고레벨 증폭기 수단 G 및 상기 제1 저레벨 증폭기 수단 F/N2에 접속되어 제8 복합 신호 CS8과 상기 제4 복합 신호 CS4를 진폭 비교하고, 제1 진폭 에러 신호(Amplitude_Error1)를 발생시키는 위상 진폭 비교기(PAC) 수단,
    (6) 상기 제1 저레벨 비선형 증폭기 수단 F/N2 및 상기 PAC 수단에 접속되어, 상기 PAC 수단에 의해 발생된 상기 제1 진폭 에러 신호(Amplitude_Error1)를 이용하여 상기 제1 복합 신호 CS1을 진폭 조정하고 내부 루프를 폐쇄하는 제1 진폭 조정 수단 A1,
    (7) 상기 제1 저레벨 증폭기 수단 F/N2 및 상기 제1 고레벨 증폭기 수단 F에 접속되어, 상기 제1 저레벨 증폭기 F/N2 및 상기 제1 고레벨 증폭기 F의 전력 레벨을 자동적으로 제어하고 상기 제1 고레벨 증폭기 수단 F의 전력 출력이 상기 제1 저레벨 증폭기 수단 F/N2의 전력 출력에 비례하도록 하고 제2 진폭 에러 신호(Amplitude_Error2)를 발생시키는 자동 이득 제어 회로(AGC) 수단, 및
    (8) 상기 AGC 수단 및 상기 제1 저레벨 증폭기 수단 F/N2에 접속되어, 상기 제2 진폭 에러 신호(Amplitude_Error2)를 이용하여 상기 저레벨 증폭기 F/N2에 의해 발생된 제1 복합 신호 CS1의 전력 레벨을 조정하는 제2 진폭 조정 수단 A2를 포함하는 내부 루프와;
    (1) 상기 제1 지연 수단 및 상기 제2 저레벨 증폭기 수단 G/N1에 접속되어 상기 제4 복합 신호 CS4와 상기 제3 복합 신호 CS3을 제2 근사값까지 합산하고, 상기 제2 인터모드 신호 αF(L1, L2), 상기 제3 인터모드 신호 α(G/N1)(L1, L2) 및 제2 근사 성분 α2Adder(L1, L2)를 포함하는 제5 복합 신호 CS5를 출력하는 제1 가산기 수단,
    (2) 상기 제1 가산기 수단에 접속되어, 상기 제5 복합 신호 CS5를 증폭하고 반전하며, 증가되고 반전된 제2 인터모드 신호 (-)βαF(L1, L2)[β는 보상을 최적화하는 증가 인자를 나타낸다], 증가되고 반전된 제3 인터모드 신호 (-)βα(G/N1)(L1, L2) 및 증가되고 반전된 제2 근사 성분 (-)βα2Adder(L1, L2)를 제2 근사값으로 포함하는 제6 복합 신호 CS6을 출력하는 에러 증폭기 수단,
    (3) 상기 제2 저레벨 증폭기 수단 G/N1에 접속되어, 상기 제3 복합 신호 CS3과 상기 에러 증폭기 수단에 의해 발생된 제6 복합 신호 CS6의 전기 경로를 등화시키기 위해 상기 제3 복합 신호 CS3을 지연하는 제2 지연 수단,
    (4) 상기 에러 증폭기 수단 및 상기 제2 지연 수단에 접속되어 상기 지연된 제3 복합 신호 CS3과 제6 복합 신호 CS6을 합산하고 상기 2개의 입력 신호(L1, L2) 및 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제7 복합 신호 CS7를 출력하는 제2 가산기 수단, 및
    (5) 상기 제2 가산기 수단에 접속되어 상기 제2 가산기 수단에 의해 발생된 상기 제7 복합 신호 CS7을 증폭하면서 상기 2개의 입력 신호(L1, L2)의 제4 비선형 인터모드 신호 αG(L1, L2)를 제1 근사값으로 유도하고, 상기 2개의 입력 신호(L1, L2), 상기 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2) 및 상기 제4 인터모드 신호 αG(L1, L2)를 포함하는 제8 복합 신호 CS8을 출력하고, 상기 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)와 제4 인터모드 신호 αG(L1, L2)가 제1 근사값에서 서로에 대해 상쇄하여 버리는 제2 비선형 고레벨 전력 증폭기 수단 G를 포함하고 상기 내부 루프에 접속되는 외부 루프를 구비하고,
    상기 제8 복합 신호 CS8은 상기 PAC 수단으로 피드백하여 상기 제2 고레벨 드라이버 증폭기 수단 G의 이득 변화를 보상하고, 상기 제2 저레벨 드라이버 증폭기 G/N1 및 상기 제2 고레벨 전력 증폭기 G의 출력 전력을 적절하게 스케일링하고,
    상기 제1 저레벨 드라이버 증폭기 F/N2는 후치 보상되고,
    상기 제2 고레벨 전력 증폭기 G는 전치 보상되어, 높은 스펙트럼 순도를 갖는 출력 신호가 생성되는 것을 특징으로 하는 전치-후치 보상 장치.
  2. 제1항에 있어서, 상기 내부 루프는 상기 제1 진폭 조정 수단 A1 및 상기 PAC 수단에 접속된 위상 조정 수단 θ을 더 포함하고,
    상기 위상 진폭 비교기(PAC) 수단은 위상 에러 신호 Phase_Error을 발생시키고,
    상기 위상 조정 수단 θ은 상기 위상 에러 신호 Phase_Error를 이용하여 제1 복합 신호 CS1을 위상 조정하고, 상기 내부 루프를 폐쇄하는 것을 특징으로 하는 전치-후치 보상 장치.
  3. 제1항에 있어서, 상기 외부 루프 수단은 상기 에러 증폭기 수단에 접속되어 주파수 및 온도에 대해 상기 에러 증폭기 수단의 이득 및 위상을 안정화시키고, 상기 에러 증폭기 수단의 선형성을 개선시키는 회로를 더 포함하는 것을 특징으로 하는 전치-후치 보상 장치.
  4. 제3항에 있어서, 상기 에러 증폭기 수단의 이득 및 위상을 주파수 및 온도에 대해 안정화시키는 회로는, 상기 에러 증폭기에 접속되어 상기 에러 증폭기의 이득 및 위상을 주파수 및 온도에 대해서 안정화시키는 피드포워드 루프를 더 포함하는 것을 특징으로 하는 전치-후치 보상 장치.
  5. 제3항에 있어서, 상기 에러 증폭기 수단의 이득 및 위상을 주파수 및 온도에 대해 안정화시키는 회로는, 상기 에러 증폭기에 접속되어 상기 에러 증폭기의 이득 및 위상을 주파수 및 온도에 대해서 안정화시키는 피드백 루프를 더 포함하는 것을 특징으로 하는 전치-후치 보상 장치.
  6. 적어도 2개의 무선 주파수(RF) 신호(L1, L2)를 전파시킴으로써 발생되는 비선형 왜곡을 제거하는 전치-후치 보상 장치에 있어서,
    (1) 상기 적어도 2개의 입력 신호(L1, L2)를 증폭하면서 2개의 입력 신호(L1, L2)의 제1 인터모드 신호 α(F/N2)(L1, L2)를 제1 근사값으로 유도하고[α는 급수의 전개 파라미터를 나타낸다], 상기 2개의 입력 신호(L1, L2) 및 상기 제1 인터모드 신호 α(F/N2)(L1, L2)를 포함하는 제1 복합 신호 CS1을 출력하는 제1 비선형 저레벨 드라이버 증폭기 수단 F/N2,
    (2) 상기 제1 비선형 저레벨 증폭기 수단 F/N2에 접속되어, 상기 제1 비선형 저레벨 증폭기 수단 F/N2에 의해 발생된 제1 복합 신호 CS1를 증폭하면서, 상기 2개의 입력 신호(L1, L2)의 제2 비선형 인터모드 신호 αF(L1, L2)를 제1 근사값으로 유도하고, 상기 2개의 입력 신호 (L1, L2), 상기 제1 인터모드 신호 α(F/N2)(L1, L2) 및 제2 인터모드 신호 αF(L1, L2)를 포함하는 제2 복합 신호 CS2를 출력하는 제1 비선형 고레벨 전력 증폭기 수단 F,
    (3) 상기 제1 고레벨 증폭기 수단 F에 접속되어 상기 2개의 입력 신호(L1, L2), 상기 제1 인터모드 신호 α(F/N2)(L1, L2) 및 상기 제2 인터모드 신호 αF(L1, L2)를 포함하는 상기 제2 복합 신호 CS2를 증폭하면서, 제3 인터모드 신호 α(G/N1)(L1, L2)를 제1 근사값으로 유도하고, 상기 2개의 입력 신호(L1. L2), 상기 제1 인터모드 신호 α(F/N2)(L1, L2), 상기 제2 인터모드 신호 αF(L1, L2) 및 상기 제3 인터모드 신호 α(G/N1)(L1, L2)을 포함하는 제3 복합 신호 CS3을 출력하는 제2 비선형 저레벨 드라이버 증폭기 수단 G/N1,
    (4) 상기 2개의 입력 RF 신호(L1, L2)를 증폭하면서 상기 2개의 입력 신호(L1, L2)의 제4 인터모드 신호 α(F*/N2)(L1, L2)를 제1 근사값으로 유도하고 상기 2개의 입력 신호(L1, L2) 및 상기 제4 인터모드 신호 α(F*/N2)(L1, L2)를 포함하는 제4 복합 신호 CS4를 출력하는 제3 비선형 저레벨 드라이버 증폭기 수단 F*/N2,
    (5) 위상 채널의 2개의 신호를 위상 비교하고, 진폭 채널의 2개의 신호를 진폭 비교하는 위상 진폭 비교기(PAC) 수단을 포함하는데, 상기 위상 채널은 상기 제2 저레벨 증폭기 수단 G/N1 및 상기 제1 저레벨 증폭기 수단 F/N2에 접속되어 상기 제1 복합 신호 CS1과 상기 제3 복합 신호 CS3을 위상 비교하고 위상 에러 신호 Phase_Error을 발생시키는 상기 PAC 수단을 포함하고, 상기 진폭 채널은 상기 제2 저레벨 증폭기 수단 G/N1 및 상기 제3 저레벨 증폭기 수단 F*/N2에 접속되어 상기 제4 복합 신호 CS4와 상기 제3 복합 신호 CS3를 진폭 비교하고 제1 진폭 에러 신호(Amplitude_Error1)를 발생시키는 상기 PAC 수단을 포함하고,
    (6) 상기 PAC 수단에 접속되어, 상기 PAC 수단에 의해 발생된 위상 에러 신호 Phase_Error을 이용하여 상기 입력하는 2개의 입력 신호(L1, L2)를 위상 조정하고, 상기 위상 조정 동작은 입력하는 신호의 초기 전력 레벨에서 실행되어 지는 위상 조정 수단 θ,
    (7) 상기 PAC 수단 및 상기 제3 F*/N2 증폭 수단에 접속되어 제4 복합 신호 CS4를 지연시키는 제1 지연 수단,
    (8) 상기 제3 저레벨 비선형 증폭기 수단 F*/N2 및 상기 PAC 수단에 접속되어, 상기 PAC 수단에 의해 발생된 제1 진폭 에러 신호(Amplitude_Error1)를 이용하여 상기 제4 복합 신호 CS4를 진폭 조정하고 내부 루프를 폐쇄하는 제1 진폭 조정 수단 A1,
    (9) 상기 제1 저레벨 증폭기 수단 F/N2 및 상기 제1 고레벨 증폭기 수단 F에 접속되어, 상기 제1 저레벨 증폭기 F/N2 및 상기 제1 고레벨 증폭기 F의 전력 레벨을 자동적으로 제어하고 상기 제1 고레벨 증폭기 수단 F의 전력 출력이 상기 제1 저레벨 증폭기 수단 F/N2의 전력 출력에 비례하도록 하고 제2 진폭 에러 신호(Amplitude_Error2)를 발생시키는 자동 이득 제어 회로(AGC) 수단, 및
    (10) 상기 AGC 수단 및 상기 제1 저레벨 증폭기 수단 F/N2에 접속되어, 상기 제2 진폭 에러 신호(Amplitude_Error2)를 이용하여 상기 저레벨 증폭기 F/N2에 의해 발생된 복합 신호 CS1의 전력 레벨을 조정하는 제2 진폭 조정 수단 A2을 포함하는 내부 루프와;
    (1) 상기 제1 지연 수단 및 상기 제2 저레벨 증폭기 수단 G/N1에 접속되어 상기 지연된 제4 복합 신호 CS4와 상기 제3 복합 신호 CS3를 제2 근사값까지 합산하고, 상기 제2 인터모드 신호 αF(L1, L2), 상기 제3 인터모드 신호 α(G/N1)(L1, L2) 및 제2 근사 성분 α2Adder(L1, L2)를 포함하는 제5 복합 신호 CS5를 출력하는 제1 가산기 수단,
    (2) 상기 제1 가산기 수단에 접속되어, 상기 제5 복합 신호 CS5를 증폭하고 반전하며, 증가되고 반전된 제2 인터모드 신호 (-)βαF(L1, L2)[β는 보상을 최적화하는 증가 인자를 나타낸다], 증가되고 반전된 제3 인터모드 신호 (-)βα(G/N1)(L1, L2) 및 증가되고 반전된 제2 근사 성분 (-)βα2Adder(L1, L2)을 제2 근사값으로 포함하는 제6 복합 신호 CS6를 출력하는 에러 증폭기 수단,
    (3) 상기 제2 저레벨 증폭기 수단 G/N1에 접속되어, 상기 제3 복합 신호 CS3과 상기 에러 증폭기 수단에 의해 발생된 제6 복합 신호 CS6의 전기 경로를 등화시키기 위해 상기 제3 복합 신호 CS3를 지연하는 제2 지연 수단,
    (4) 상기 에러 증폭기 수단 및 상기 제2 지연 수단에 접속되어 상기 지연된 제3 복합 신호 CS3과 제6 복합 신호 CS6을 합산하고 상기 2개의 입력 신호(L1, L2) 및 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제7 복합 신호 CS7를 출력하는 제2 가산기 수단, 및
    (5) 상기 제2 가산기 수단에 접속되어 상기 제2 가산기 수단에 의해 발생된 상기 제7 복합 신호 CS7을 증폭하면서 상기 2개의 입력 신호(L1, L2)의 제4 비선형 인터모드 신호 αG(L1, L2)를 제1 근사값으로 유도하고, 상기 2개의 입력 신호(L1, L2), 상기 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2) 및 상기 제5 인터모드 신호 αG(L1, L2)를 제1 근사값으로 포함하는 제8 복합 신호 CS8을 출력하고, 상기 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)와 제4 인터모드 신호 αG(L1, L2)가 제1 근사값에서 서로에 대해 상쇄하여 버리는 제2 비선형 고레벨 전력 증폭기 수단 G를 포함하고 상기 내부 루프에 접속되는 외부 루프를 구비하고,
    상기 제8 복합 신호 CS8은 상기 PAC 수단으로 피드백하여 상기 제2 고레벨 전력 증폭기 수단 G의 이득 변화를 보상하고, 상기 제2 저레벨 드라이버 증폭기 G/N1 및 상기 제2 고레벨 전력 증폭기 G의 출력 전력을 적절하게 스케일링하고,
    상기 제1 저레벨 드라이버 증폭기 F/N2는 후치 보상되고,
    상기 제2 고레벨 전력 증폭기 G는 전치 보상되어, 높은 스펙트럼 순도를 갖는 출력 신호가 생성되는 것을 특징으로 하는 전치-후치 보상 장치.
  7. 제6항에 있어서, 상기 외부 루프는 상기 에러 증폭기에 접속되어 상기 에러 증폭기 수단의 이득 및 위상을 주파수 및 온도에 대해 안정화시키고, 상기 에러 증폭기 수단의 선형성을 개선시키는 회로를 더 포함하는 것을 특징으로 하는 전치-후치 보상 장치.
  8. 제7항에 있어서, 상기 에러 증폭기 수단의 이득 및 위상을 주파수 및 온도에 대해 안정화시키는 회로는, 상기 에러 증폭기에 접속되어 상기 에러 증폭기의 이득 및 위상을 주파수 및 온도에 대해서 안정화시키는 피드포워드 루프를 더 포함하는 것을 특징으로 하는 전치-후치 보상 장치.
  9. 제7항에 있어서, 상기 에러 증폭기 수단의 이득 및 위상을 주파수 및 온도에 대해 안정화시키는 회로는, 상기 에러 증폭기에 접속되어 상기 에러 증폭기의 이득 및 위상을 주파수 및 온도에 대해서 안정화시키는 피드백 루프를 더 포함하는 것을 특징으로 하는 전치-후치 보상 장치.
  10. 적어도 2개의 무선 주파수(RF) 신호(L1, L2)를 전치-후치 보상 장치를 통해 전파시킴으로써 발생되는 비선형 왜곡을 제거하는 전치-후치 보상 방법에 있어서,
    (1) 제1 비선형 저레벨 드라이버 증폭기 수단 F/N2에 의해 상기 적어도 2개의 입력 RF 신호(L1, L2)를 증폭하는 단계와,
    (2) 상기 제1 비선형 저레벨 드라이버 증폭기 수단 F/N2에 의해 상기 2개의 입력 신호(L1, L2)의 제1 인터모드 신호 α(F/N2)(L1, L2)를 제1 근사값으로 유도하는 단계[α는 급수의 전개 파라미터를 나타낸다]와,
    (3) 상기 제1 비선형 저레벨 드라이버 증폭기 수단 F/N2에 의해 상기 2개의 입력 신호(L1, L2) 및 상기 제1 인터모드 신호 α(F/N2)(L1, L2)를 포함하는 제1 복합 신호 CS1을 발생시키는 단계와,
    (4) 제1 비선형 고레벨 전력 증폭기 수단 F에 의해 상기 제1 복합 신호 CS1을 증폭하는 단계와,
    (5) 상기 제1 비선형 고레벨 증폭기 수단 F에 의해 상기 2개의 입력 신호(L1, L2)의 제2 비선형 인터모드 신호 αF(L1, L2)를 제1 근사값으로 유도하는 단계와,
    (6) 상기 제1 비선형 고레벨 전력 증폭기 F에 의해 상기 2개의 입력 신호(L1, L2), 상기 제1 인터모드 신호 α(F/N2)(L1, L2) 및 상기 제2 인터모드 신호 αF(L1, L2)를 포함하는 제2 복합 신호 CS2를 발생시키는 단계와,
    (7) 제2 비선형 저레벨 드라이버 증폭기 수단 G/N1에 의해 상기 제2 복합 신호 CS2를 증폭하는 단계와,
    (8) 상기 제2 비선형 저레벨 증폭기 수단 G/N1에 의해 제3 인터모드 신호 α(G/N1)(L1, L2)를 제1 근사값으로 유도하는 단계와,
    (9) 상기 제2 비선형 저레벨 증폭기 수단 G/N1에 의해 상기 2개의 입력 신호(L1, L2), 상기 제1 인터모드 신호 α(F/N2)(L1, L2), 상기 제2 인터모드 신호 αF(L1, L2) 및 제3 인터모드 신호 α(G/N1)(L1, L2)를 포함하는 제3 복합 신호 CS3을 발생시키는 단계와,
    (10) 위상 진폭 비교기(PAC) 수단에 의해 상기 제1 복합 신호 CS1와 상기 제3 복합 신호 CS3을 진폭 비교하고, 상기 PAC 수단은 제1 진폭 에러 신호(Amplitude_Error1)를 발생시키는 단계와,
    (11) 제1 지연 수단에 의해 상기 제1 복합 신호 CS1의 위상을 지연하고 반전하며, 상기 제1 지연 수단이 제4 복합 신호 CS4를 발생시키는 단계와,
    (12) 상기 제1 진폭 조정 수단 A1에 의해 상기 제1 복합 신호 CS1을 진폭 조정하고 상기 내부 루프를 폐쇄하며 상기 제1 진폭 조정 수단 A1은 상기 PAC 수단에 의해 발생된 상기 제1 진폭 에러 신호(Amplitude_Error1)를 이용하는 단계와,
    (13) 자동 이득 제어 회로(AGC) 수단에 의해 상기 제1 저레벨 증폭기 F/N2 및 상기 제1 고레벨 증폭기 F의 전력 레벨을 자동적으로 제어하고, 상기 고레벨 증폭기 수단 F의 전력 출력이 상기 제1 저레벨 증폭기 수단 F/N2의 전력 출력에 비례하도록 하고, 제2 진폭 에러 신호(Amplitude_Error2)를 발생시키는 단계와,
    (14) 상기 제2 진폭 조정 수단 A2에 의해 상기 복합 신호 CS1의 전력 레벨을 조정하고 상기 제2 진폭 조정 수단 A2는 상기 제2 진폭 에러 신호(Amplitude_ Error2)를 이용하는 단계와,
    (15) 제1 가산기 수단에 의해 제4 복합 신호 CS4와 제3 복합 신호 CS3을 제2 근사값까지 합산하는 단계와,
    (16) 상기 제1 가산기 수단에 의해 상기 제2 인터모드 신호 αF(L1, L2), 상기 제3 인터모드 신호 α(G/N1)(L1, L2) 및 제2 근사 성분 α2Adder(L1, L2)를 포함하는 제5 복합 신호 CS5를 발생시키는 단계와,
    (17) 에러 증폭기 수단에 의해 제5 복합 신호 CS5를 증폭하고 반전하며, 상기 에러 증폭기 수단은 증가되고 반전된 제2 인터모드 신호 (-)βαF(L1, L2)[β는 보상을 최적화하는 증가 인자를 나타낸다], 증가되고 반전된 제3 인터모드 신호 (-)βα(G/N1)(L1, L2) 및 증가되고 반전된 제2 근사 성분 (-)βα2Adder(L1, L2)을 포함하는 제6 복합 신호 CS6를 출력하는 단계와,
    (18) 상기 제3 복합 신호 CS3와 상기 제6 복합 신호 CS6의 전기 경로를 등화시키기 위해 상기 제2 지연 수단에 의해 상기 제3 복합 신호 CS3을 지연하는 단계와,
    (19) 제2 가산기 수단에 의해 상기 지연된 제3 복합 신호 CS3과 상기 제6 복합 신호 CS6을 합산하고, 상기 제2 가산기 수단은 상기 2개의 입력 신호(L1, L2) 및 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제7 복합 신호 CS7을 발생시키는 단계와,
    (20) 제2 비선형 고레벨 전력 증폭기 수단 G에 의해 상기 제7 복합 신호 CS7을 증폭하는 단계와,
    (21) 상기 제2 고레벨 전력 증폭기 수단 G에 의해 상기 2개의 입력 신호의 제4 비선형 인터모드 신호 αG(L1, L2)를 제1 근사값으로 유도하는 단계와,
    (22) 상기 2개의 입력 신호(L1, L2), 상기 제4 비선형 인터모드 신호 αG(L1, L2) 및 상기 반전된 제3 인터모드 신호 (-)α(G/N1)(L1, L2)를 제1 근사값으로 포함하는 제8 복합 신호 CS8를 발생시키고, 상기 제4 비선형 인터모드 신호 αG(L1, L2)와 상기 반전된 제3 인터모드 신호가 서로에 대해 상쇄되게 되는 단계와,
    (23) 상기 제2 고레벨 드라이버 증폭기 수단 G의 이득 변화를 보상하고 상기 제2 저레벨 드라이버 증폭기 G/N1과 상기 제2 고레벨 전력 증폭기 G의 출력 전력을 적절하게 스케일링하기 위해 상기 제8 복합 신호 CS8을 상기 PAC 수단으로 피드백시키고, 상기 제1 저레벨 드라이버 증폭기 F/N2는 전치 보상되고, 상기 제2 고레벨 전력 증폭기 G는 전치 보상되어 높은 스펙트럼 순도를 갖는 출력 신호가 생성되는 단계를 포함하는 것을 특징으로 하는 전치-후치 보상 방법.
KR1019980709116A 1996-05-16 1997-05-15 전치-후치 보상 증폭기 KR100281622B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/649,841 US5781069A (en) 1996-05-16 1996-05-16 Pre-post distortion amplifier
US8/649,841 1996-05-16
US08/649,841 1996-05-16
PCT/US1997/008262 WO1997043824A1 (en) 1996-05-16 1997-05-15 Pre-post distortion amplifier

Publications (2)

Publication Number Publication Date
KR20000010967A true KR20000010967A (ko) 2000-02-25
KR100281622B1 KR100281622B1 (ko) 2001-02-15

Family

ID=24606447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980709116A KR100281622B1 (ko) 1996-05-16 1997-05-15 전치-후치 보상 증폭기

Country Status (5)

Country Link
US (1) US5781069A (ko)
EP (1) EP0898809A4 (ko)
JP (1) JP3183298B2 (ko)
KR (1) KR100281622B1 (ko)
WO (1) WO1997043824A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549242B1 (en) * 1997-04-04 2003-04-15 Harris Corporation Combining adjacent TV channels for transmission by a common antenna
US6519010B2 (en) * 1998-06-26 2003-02-11 Harris Corporation Broadcast transmission system with sampling and correction arrangement for correcting distortion caused by amplifying and signal conditioning components
US6281936B1 (en) * 1999-05-14 2001-08-28 Harris Corporation Broadcast transmission system with sampling and correction arrangement for correcting distortion caused by amplifying and signal conditioning components
US6166600A (en) * 1998-08-31 2000-12-26 Lucent Technologies Inc. Automatic gain and phase controlled feedforward amplifier without pilot signal
US6069531A (en) * 1998-08-31 2000-05-30 Lucent Technologies Inc. Feed forward amplifier improvement incorporating an automatic gain and phase controller
JP2000151295A (ja) * 1998-11-05 2000-05-30 Mitsubishi Electric Corp 歪補償回路
US6166599A (en) * 1998-12-04 2000-12-26 Qualcomm, Inc. Impedance matching networks for non-linear circuits
EP1041712B1 (en) * 1999-03-31 2009-01-28 NTT Mobile Communications Network Inc. Feedforward amplifier
US6370364B1 (en) * 1999-06-22 2002-04-09 Nokia Mobile Phones, Ltd. Mobile station having power control loop offset alignment without requiring RF power measurement
US6242978B1 (en) * 1999-06-30 2001-06-05 Harris Corporation Method and apparatus for linearizing an amplifier
JP2001053552A (ja) * 1999-08-10 2001-02-23 Nec Corp フィードフォワード増幅回路、及びフィードフォワード増幅回路における非線形歪の補償方法。
JP2002111397A (ja) * 2000-09-29 2002-04-12 Sony Corp 歪補償装置及び歪補償方法
US6646501B1 (en) * 2002-06-25 2003-11-11 Nortel Networks Limited Power amplifier configuration
KR100468360B1 (ko) * 2002-07-25 2005-01-27 인티그런트 테크놀로지즈(주) 수신 장치의 선형성 개선을 위한 하모닉 회로
GB2395077A (en) * 2002-11-01 2004-05-12 N & L Ltd An amplifier arrangement linearised by predistortion and feedforward; adaptive bias for improved efficiency; thermal overload protection
JP4752509B2 (ja) * 2004-01-05 2011-08-17 日本電気株式会社 増幅器
KR100584518B1 (ko) * 2004-04-01 2006-05-29 삼성전자주식회사 선형성을 가지는 피드-포워드 전력 증폭기
JP4417174B2 (ja) * 2004-05-19 2010-02-17 株式会社日立国際電気 プリディストータ
US8610499B2 (en) 2011-04-11 2013-12-17 Auriga Measurement Systems, LLC Radio frequency (RF) amplifier utilizing a predistortion circuit and related techniques
CN107132511B (zh) * 2017-05-11 2020-01-21 中国科学院电子学研究所 一种精确的雷达线性调频源预失真方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755754A (en) * 1972-02-04 1973-08-28 Varian Associates Predistortion compensation for a microwave amplifier
US4560945A (en) * 1984-09-04 1985-12-24 Westinghouse Electric Corp. Adaptive feedforward cancellation technique that is effective in reducing amplifier harmonic distortion products as well as intermodulation distortion products
US4943783A (en) * 1989-07-31 1990-07-24 Nippon Telegraph And Telephone Corporation Feed forward distortion correction circuit
US5528196A (en) * 1995-01-06 1996-06-18 Spectrian, Inc. Linear RF amplifier having reduced intermodulation distortion

Also Published As

Publication number Publication date
US5781069A (en) 1998-07-14
JP3183298B2 (ja) 2001-07-09
EP0898809A1 (en) 1999-03-03
JPH11511927A (ja) 1999-10-12
WO1997043824A1 (en) 1997-11-20
EP0898809A4 (en) 1999-08-04
KR100281622B1 (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
KR100281622B1 (ko) 전치-후치 보상 증폭기
US7561636B2 (en) Digital predistortion apparatus and method in power amplifier
US8064851B2 (en) RF transmitter with bias-signal-induced distortion compensation and method therefor
EP1293039B1 (en) High linearity multicarrier rf amplifier
EP1518321B1 (en) Improved power amplifier configuration
US6392483B2 (en) Feed-forward amplifier
US9124324B2 (en) Dual loop digital predistortion for power amplifiers
US6794936B2 (en) Equalizer system and method for predistortion
US6931080B2 (en) Multiple stage and/or nested predistortion system and method
EP1042864A1 (en) Method and apparatus for wideband predistortion linearization
US5745006A (en) Method of compensating for distortion in an amplifier
KR20030013238A (ko) 피드 포워드 방식 왜곡 보상 증폭 장치 및 어댑티브프리디스토션 방식 왜곡 보상 증폭 장치
US7274255B2 (en) Efficient generation of radio frequency currents
US7680468B2 (en) Method and apparatus for distortion correction of RF amplifiers
US5774018A (en) Linear amplifier system and method
Stapleton Adaptive feedforward linearization for RF power amplifiers
US20080290939A1 (en) Method and apparatus for distortion correction of RF amplifiers
Nizamuddin et al. Nonlinear tapped delay line digital predistorter for power amplifiers with memory
Ohmori et al. An adaptive predistortion method based on orthogonal polynomial expansion for nonlinear distortion compensation
KR100226424B1 (ko) 피드포워드와 카티시안 루프 선형화 방법을 이용한 선형 송신 시스템
Waheed et al. Adaptive digital linearization of a DRP based EDGE transmitter for cellular handsets
GB2316560A (en) Improving the linearity of a transmitter amplifier using a pilot tone and feedback
KR20040011848A (ko) 피드포워드 구조를 가진 사전왜곡 방식의 선형 전력 증폭기
KR20060116882A (ko) 통신시스템에서의 왜곡신호 보상장치
JP2000244254A (ja) フィードフォワード型増幅器及びこれを用いた無線通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040909

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee