KR20060116882A

KR20060116882A - 통신시스템에서의 왜곡신호 보상장치

Info

Publication number: KR20060116882A
Application number: KR1020050039395A
Authority: KR
Inventors: 이해운; 최병도
Original assignee: 하이웨이브 주식회사
Priority date: 2005-05-11
Filing date: 2005-05-11
Publication date: 2006-11-15

Abstract

본 발명은 통신 시스템에 관한 것으로서, RF 고출력증폭기의 크기왜곡을 줄일 수 있는 통신시스템에서의 왜곡신호 보상장치에 관한 것이다. 이와 같은 본 발명은 입력된 신호를 제 1경로 및 제 2 경로로 분리하는 신호분배부와, 상기 제 1경로로 입력된 신호를 제어신호에 의해 소정 레벨로 신호를 증폭하는 증폭부와, 상기 증폭된 신호를 임의의 방향으로 피이드백 시키는 방향성 결합부와, 상기 피이드백된 신호와 상기 제 2 경로로 분리된 신호의 각각의 크기를 검출하는 포락선 검파부와, 상기 검출된 신호들의 크기를 비교하여, 비교결과에 따라 상기 제어신호를 출력하는 증폭부로 구성된다.

본 발명은 종래의 다른 선형화기(Linearizer)에 비해 구성이 비교적 간단하고 전류 소모량도 적으므로 통신 시스템의 크기와 효율을 높이는 데 효과적이다.

통신 시스템, 바이어스, 왜곡

Description

통신시스템에서의 왜곡신호 보상장치{Device for Compensation of Distortion Signal in Communication System}

도 1은 종래의 피드포워드(Feedfoward)방식 선형화기의 동작 과정을 나타낸 블록구성도.

도 2는 종래의 프리디스토션(Predistortion)방식 선형화기의 동작 과정을 나타낸 블록구성도.

도 3은 종래의 극 포락선 보정(Polar Envelope Correction)방식 선형화기의 동작 과정을나타낸 블록구성도.

도 4는 종래의 바이어스 보상 방식의 선형화기의 동작 과정을 나타낸 블록구성도.

도 5는 본 발명에 따른 포락선 신호 피이드백 바이어스 보상 선형화기의 동작 과정을 나타낸 블록구성도.

도 6은 본 발명에 따른 고속 크기 비교기(Fast amplitude controller)의 동작과정을 나타낸 블록구성도.

도 7은 주증폭기의 입력에 따른 이득 변화를 설명하기 위한 그래프.

도 8은 바이어스가 보상된 주증폭기와 보상되지 않은 주증폭기이 입력에 따른 이득 변화를 설명하기 위한 그래프이다.

본 발명은 통신시스템에서의 왜곡신호 보상장치에 관한 것으로, 특히 통신시스템에 사용되는 RF 고출력 증폭기(High Power Amplifier)의 크기 왜곡(Amplitude Distortion)을 줄일 수 있는 통신시스템에서의 왜곡신호 보상장치에 관한 것이다.

일반적으로 종래의 디지털 이동 통신 시스템에 관련된 규격을 만족시키는 RF 고출력 증폭기(High Power Amplifier)를 만들기 위해서 증폭기의 비선형성을 개선시키는 여러 가지방법의 선형화기술과 알고리즘이 제안되어왔다.

그중에서 대표적인 선형화 방법으로는 피이드포워드(Feedward), 프리디스토션(Predistortion), 극 포락선 보정(Polar Envelope correction), 바이어스 보상(Bias Compensation)등이 있다.

이와 같은 선형화 방법에 대해서 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 종래의 피드포워드(Feedfoward)방식 선형화기의 동작 과정을 나타낸 블록구성도이다.

도 1을 참조하면, 입력된 RF 신호는 전력분배기(10)를 거쳐서 두 개의 신호로 나누어지며 그 중 하나의 경로는 감쇄기(11)와 위상변위기(12)를 거쳐 주증폭기(13)를 통해 증폭되어 제 1방향성결합기(14)를 거쳐 두 개의 경로로 나누어진다.

이 두 출력 신호에는 상호변조왜곡(Intermodulation Distortion)신호가 많이 포함되어 있다.

또한, 전력분배기(10)에서 분리된 나머지 신호는 다른 경로를 통해 제 1 지연선로(Delay Line)(15)을 거치며, 이 지연선로(Delay Line)에 의해 감산기(Substractor)(16)에 도달한 두 신호의 시간지연은 동일해진다. 감산기(16)를 거친 신호는 원래의 신호가 제거되고 상호변조왜곡된 신호만이 남게되고, 이 신호는 다시 감쇄기(11)와 위상변위기(12)를 거친후 오류증폭기(19)로 증폭되어 제 2방향성결합기(18)에 도달한다.

이 신호는 제 2 딜레이 라인(Delay Line)(17)을 거친 신호와 합쳐져서 상호변조왜곡 신호는 억압된 형태로 출력된다.

도 2는 종래의 프리디스토션(Predistortion)방식 선형화기의 동작 과정을 나타낸 블록구성도이다.

도 2를 참조하면, 일반적으로 입력되는 신호의 크기에 따라 이득과 위상이 비선형적으로 변화하는 AM to AM(AM : Amplitude Modulation) 과 AM to PM(PM: Phase Modulation)왜곡이 고출력증폭기의 스펙트럼 증가(Spectral Regrowth)의 주요 원인이라고 할 수 있다.

따라서, 주증폭기(Main Amplifier)(22)의 입력신호에 따른 이득과 위상특성이 특정방향으로 왜곡될 경우에 주증폭기(22)의 전단에 위치한 프리디스토터(Predistortor)(21)를 이와 반대의 특성을 갖도록 하여 전체증폭기의 특성이 입력신호와 거의 동일하게 유지되도록 하여서 비선형성이 개선된 출력을 얻을 수 있다.

도 3은 종래의 극 포락선 보정(Polar Envelope Correction)방식 선형화기의 동작 과정을나타낸 블록구성도이다.

도 3을 참조하면, 고속 위상-크기 비교기(Fast Phase-Amplitude Controller)(33)는 R(reference)신호와 M(Main)신호의 크기와 위상을 비교하는 크기/위상 비교기와, 크기/위상의 차이가 났을 때 그 차이만큼을 직류 전압으로 변환하여 주는 차동증폭기를 포함하여 구성되어있다.

또 고속 이득/위상 조정기(High Speed Gain/Phase Adjuster)(32)는 전압가변감쇄기(Voltage Control Attenuator), 전압가변 위상변위기(Voltage Variable Phase Shifter)와, 벡터 변조기(Vector Modulation)를 포함하여 구성되어 있다.

이와 같은 구성으로 이루어진 극 포락선 보정(Polar Envelope Correction)방식의 동작은 다음과 같다. 고속 위상-크기 비교기(Fast Phase-Amplitude Controller)(33)는 입력된 R 신호와 M 신호의 크기와 위상을 비교하고, 그 차이만큼 고속 이득/위상 조정기(High Speed Gain/Phase Adjuster)(32)를 조정하여 크기와 위상이 일정하도록 한다. 따라서, 전체 증폭기의 크기와 위상이 입력신호의 크기에 따라 항상 일정하게 유지되므로 AM-AM(AM : Amplitude Modulation)과 AM-PM(PM: Phase Modulation)의 왜곡을 줄여 줄 수 있다.

도 4를 참조하면, 바이어스 보상(Bias Compensation)방식은 일정한 드레인 전압(V_DS)에 대하여 V_GS 가 더 큰 음의 전압일수록 3차 상호변조곱(Intermodulation)은 감소한다. 상호변조곱이 최소인 음의 게이트 전압을 V_GMS이라고 하면, V_GS 값이 더 큰 음의 값일수록 증폭기의 이득은 감소한다. 그러나 상호변조곱이 감소하는 V_GS범위 내에서 상호변조곱은 이득보다 훨씬 빠르게 감소하므로 결과적으로 증폭기의 왜곡은 줄어들게 된다. 도 4에서 볼수 있듯이 방향성 결합기(Direction Coupler)(41)에 의해 분리된 작은 양의 입력신호가 다이오드 검출기(42)에 의해서 직류 전압으로 검출된다.

이 전압은 직류 증폭기(44)에 의해서 필요한 크기로 증폭되어 V_GS를 제어한다.

즉, 입력신호의 크기가 증가함에 따라 V_GS의 값을 더 큰 음수 값이 되도록 하여 증폭기의 이득과 상호변조곱을 줄어들게 함으로써 왜곡을 감소시킨다.

그러나 기존에 사용된 피이드 포워드(Feed Foward), 프리디스토션(Predistortion), 포락선 보정(Envelope Correction)방식 등은 효율이 떨어지거나, 감쇄기(Attenuator)나 위상변위기(Phase shifter)등을 이용하여 벡터를 변위시키는 부분이 들어가므로 크기 및 비용이 증가하게 되며, 기존의 바이어스 보상(Bias Compensation)방법은 앞의 선형화 방법보다 효율이 좋고 간단하지만, 주증폭기의 특성 변화를 따라가지 못하므로 주위환경이 변하거나 시간이 지남에 따라 특성이 저하되는 현상이 발생할 수 있는 단점이 있다.

따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 단점을 감안하여 안출한 것으로서, 통신 시스템에 사용되는 RF 고출력 증폭기로부터 출력되는 신호의 크기 왜곡을 줄이기 위해 제어소자를 절감한 적응 피이드백을 적용하여 입력 신호의 크기에 따라 출력 신호의 크기가 일정하도록 한 통신시스템에서의 왜곡신호 보상장치를 제공하기 위한 것이다.

상기의 목적을 달성하기 위하여 본 발명의 통신시스템에서의 왜곡신호 보상장치는 입력된 신호를 제 1경로 및 제 2 경로로 분리하는 신호분배부와, 상기 제 1경로로 입력된 신호를 제어신호에 의해 소정 레벨로 신호를 증폭하는 증폭부와, 상기 증폭된 신호를 임의의 방향으로 피이드백 시키는 방향성 결합부와, 상기 피이드백된 신호와 상기 제 2 경로로 분리된 신호의 각각의 크기를 검출하는 포락선 검파부와, 상기 검출된 신호들의 크기를 비교하여, 비교결과에 따라 상기 제어신호를 출력하는 증폭부

이하 본 발명에 대한 바람직한 일실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

근래의 무선통신은 아날로그 방식에서 디지털 방식으로 급속히 변화되어가고 있다. 이는 디지털 방식이 아날로그에 비해 통화품질이 좋을 뿐 아니라 용량도 증가되고 음성 뿐 아니라 데이터나 화상 등도 전송할 수 있기 때문이며, 현재 상용화된 디지털 변조 방식은 코드분할다중접속(Code Division Multiple Access;이하 CDMA 라 약칭함)와 시분할다중접속(Time Division Multiple Access ; TDMA)가 있다. 이렇게 기저대역(Base Band)에서 디지털 변조된 신호를 공중을 통해 전송하기 위해서는 무선 주파수 대에서 고출력으로 증폭해야 되며, 이러한 변조방식은 선형 화기(Linearizer)를 사용하지 않은 고출력 증폭기에서 얻을 수 있는 선형성(Linearity)보다 더 큰 선형성(Linearity)을 요구한다.

도 5는 본 발명에 따른 포락선 신호 피이드백 바이어스 보상 선형화기의 동작 과정을 나타낸 블록구성도이다.

도 5를 참조하면, 본 발명에서 제안한 포락선 신호 피드백 바이어스 보상 선형화기(Bias Compensation Linearizer)는 극 포락선 보정 방식과 바이어스 보상 방식을 응용한 것으로서, 일정한 V_DS에 대하여 V_GS가 더 큰 음의 전압일수록 증폭기의 이득은 감소한다. 반대로 일정한 V_DS에 대하여 V_GS를 작은 음의 값으로 하면 채널이 넓어져서 이득이 증가하게 된다. 결과적으로 증폭기의 왜곡은 줄어들게 된다.

도 5에 도시한 바와 같이 입력된 신호는 전력분배기(51)를 거쳐서 두 개의 경로로 신호가 나누어진다. 제 1경로의 신호는 주증폭기(Main Amplifier)(52)에 입력되어 증폭된 후 출력되며, 그 중 일부 신호는 방향성 결합기(55)에 의해 일부가 감쇄기(56)를 거쳐서 고속 크기 제어기(Fast Amplitude Controller)(54)의 M(Main)포트로 피이드백 된다. 제 2경로의 신호는 딜레이 라인(Delay Line)을 거쳐서 R(Reference)포트로 입력되며, 이때 딜레이 라인(Delay Line)의 길이는 지연시간(Delay Time) T 와 동일하도록 조정한다.

이렇게 해서 고속 크기 제어기(Fast Amplitude controller)(54)의 포트 R과 M에 도달한 두 신호는 서로 비교되어 주증폭기의 바이어스 전압을 제어하는데 사용된다.

도 6은 본 발명에 따른 고속 크기 제어기(Fast amplitude controller)의 동작과정을 나타낸 블록구성도이다.

도 6을 참조하면, R 과 M 두신호는 포락선 검출기(Envelope Detector)에 의하여 크기가 검출되고 이 신호는 다시 인스트루먼트테이션 앰프에 입력되어 비교된다.

즉, 입력된 신호와 주증폭기를 거쳐 출력된 신호의 포락선(Envelope)을 비교하여 차이가 나는 만큼 게이트 전압(V_GS)을 조절하여 입력과 출력의 포락선(Envelope)의 차이가 생기지 않도록 하여준다.

드레인 전압(V_DS)이 일정한 상태에서 게이트 전압(V_GS)을 큰 음의 값으로 하면 FET 의 채널이 좁아져서 FET의 이득은 줄어들게 되며, 반대로 게이트 전압(V_GS)를 작은 음의 값으로 하면 채널이 엷어져서 이득이 증가하게 된다.

도 7은 주증폭기의 입력에 따른 이득 변화를 설명하기 위한 그래프이다.

도 7을 참조하면, 입력신호가 증가함에 따라서 이득이 변하는 주증폭기의 특성은 게이트 전압(V_GS)를 조절함으로써, 도 8과 같이 입력 신호의 크기에 따라 출력신호의 크기가 일정하도록 할 수 있다.

즉, AM-AM 왜곡을 보상하여 줄 수 있다.

상기와 같이 언급한 본 발명에 따르면 기존의 선형화기에 비해 제어소자를 사용하지 않고 주증폭기를 직접 제어함으로써 구조도 복잡하지 않으면서 전류 소모 량도 줄여 효율도 좋게 할 수 있다.

또한 입력과 출력 신호를 비교하여 바이어스를 제어함으로써, 주위 환경의 변화나 시간에 따른 성능 저하를 최소화 할 수 있는 효과가 있다.

이러한 적응 피이드백(Adaptive Feedback)은 프리디스토션(Predistortion) 방식에도 적용하면 기존의 방식에 비해서 훨씬 개선된 성능을 얻을 수 있을 것이다.

Claims

입력된 신호를 제 1경로 및 제 2 경로로 분리하는 신호분배부와,

상기 제 1경로로 입력된 신호를 제어신호에 의해 소정 레벨로 신호를 증폭하는 증폭부와,

상기 증폭된 신호를 임의의 방향으로 피이드백 시키는 방향성 결합부와,

상기 피이드백된 신호와 상기 제 2 경로로 분리된 신호의 각각의 크기를 검출하는 포락선 검파부와,

상기 검출된 신호들의 크기를 비교하여, 비교결과에 따라 상기 제어신호를 출력하는 증폭부를 구비한 것을 특징으로 하는 통신시스템에서의 왜곡신호 보상장치.