KR20000010193A - 이미지 개선 회로 - Google Patents

이미지 개선 회로 Download PDF

Info

Publication number
KR20000010193A
KR20000010193A KR1019980030956A KR19980030956A KR20000010193A KR 20000010193 A KR20000010193 A KR 20000010193A KR 1019980030956 A KR1019980030956 A KR 1019980030956A KR 19980030956 A KR19980030956 A KR 19980030956A KR 20000010193 A KR20000010193 A KR 20000010193A
Authority
KR
South Korea
Prior art keywords
pixel
pixel data
image
image sensor
line buffer
Prior art date
Application number
KR1019980030956A
Other languages
English (en)
Other versions
KR100293717B1 (ko
Inventor
김현은
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980030956A priority Critical patent/KR100293717B1/ko
Publication of KR20000010193A publication Critical patent/KR20000010193A/ko
Application granted granted Critical
Publication of KR100293717B1 publication Critical patent/KR100293717B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 이미지 센서 내에 구비되어 화질을 개선할 수 있는 이미지 개선 회로를 제공하기 위한 것으로, 이를 위해 본 발명은 이미지 센서 내에 구비되어 해당 화소의 화소 데이터를 인접한 두 화소에 대한 화소 데이터의 평균값으로 구하여 전체 화질을 개선하는 이미지 개선 회로에 있어서, 화소 어레이로부터 출력되는 이미지에 대한 디지털화된 화소 데이터를 라인 단위로 저장하는 화소 라인 버퍼; 어드레스에 응답하여 상기 화소 라인 버퍼로부터 출력되는 화소 데이터를 화소 클럭에 응답하여 1 클럭 딜레이시켜 출력하는 레지스터; 및 상기 화소 라인 버퍼로부터 출력되는 상기 화소 데이터와 상기 레지스터로부터 출력되는 1 화소 클럭만큼 딜레이된 화소 데이터를 입력받아 가산하여 상기 어드레스에 해당하는 최종 화소 데이터로 출력하는 가산 수단을 포함한다.

Description

이미지 개선 회로
본 발명은 이미지 센서(image sensor)에 관한 것으로서, 특히 화소 어레이(pixel array)로부터 출력되는 화소 데이터를 조정하여 보다 좋은 이미지를 얻을 수 있도록 한 이미지 개선 회로(circuit for improving image)에 관한 것이다.
일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말하는 것이다. 자연계에 존재하는 각 피사체의 부분부분은 빛의 밝기 및 파장 등이 서로 달라서 감지하는 장치의 각 화소에서 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.
이를 위해 이미지 센서는 수만에서 수백만 개의 화소로 구성된 화소 어레이를 포함하여 이루어진다.
도 1은 씨모스(CMOS, Complementary Metal Oxide Semiconductor : 이하 CMOS라 함)로 구현된 이미지 센서로부터 출력되는 화소 데이터를 감지하고, 디스플레이하기 위한 일련의 시스템을 도시한 블록도로서, 도면에서 100은 CMOS 이미지 센서, 101은 다수의 화소로 이루어진 화소 어레이, 120은 아날로그-디지털 변환기(Analog-Digital Converter, 이하 ADC라 함), 140은 메모리, 160은 디스플레이 컨트롤러(display controller), 180은 디스플레이 장치를 각각 나타낸다.
ADC(120)는 CMOS 이미지 센서(100)로부터 출력되는 아날로그 화소 데이터를 디지털로 변환하기 위한 것으로서, CMOS 이미지 센서(100) 자체에서 아날로그 화소 데이터를 디지털 데이터로 바꾸어주는 경우에는 별도로 필요없는 장치이다. 메모리(140)는 이미지를 디스플레이 장치(180)에 디스플레이하기 위해 ADC(120)로부터 출력되는 디지털 화소 데이터를 저장한다. 디스플레이 컨트롤러(160)는 메모리(140)로부터 출력되는 화소 데이터를 디스플레이 장치(180)에 디스플레이하기 위해 동기를 맞추는 등의 제어 동작을 수행한다. 그리고, 디스플레이 장치(180)는 메모리(140)에 저장된 디지털 화소 데이터를 디스플레이 컨트롤러(160)의 제어에 따라 화면에 디스플레이한다. 디스플레이 장치(180)에는 CRT(Cathode-ray tube)나 LCD(Liquid Crystal Display) 등이 있다.
여기서, 반도체 특성상 화소 어레이(101)의 모든 화소가 일정한 빛에 대해 같게 반응할 수는 없으며, 그에 따라, 바로 인접한 화소의 화소 데이터 사이에도 차이가 존재하게 되고 넓은 면적의 같은 색이 얼룩이 있는 것처럼 나타날 수 있다. 이러한 화소 간의 차이는 전체적인 화질에 영향을 미치게 된다. 또한, 화소 어레이 중 전혀 동작하지 않는 죽은 화소도 많이 있는데 이러한 화소는 화면상에서 실제 눈에 띄는 점으로 나타나 화질을 크게 떨어뜨린다.
상기와 같은 화질의 문제를 개선하기 위해 종래에는 화소 데이터에 대한 처리 작업을 별도로 수행하였다. 즉, 각 화소를 주변과 비교하여 균일한 화면을 재구성하기도 하고, 죽은 화소에 대해서는 죽은 화소의 위치를 기억하고 있다가 소프트웨어(software)적으로 복원하기도 하였다.
그러나, 화소 데이터에 대한 이러한 처리 작업은 매우 큰 전력이 소모되고, 또한 죽은 화소의 위치를 기억하기 위해서는 EPROM(Erasable and Programmable ROM)과 같은 별도의 메모리가 요구되는 등 CMOS 이미지 센서의 화질을 개선하기 위한 오버헤드(overhead)가 커지는 문제가 발생한다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 이미지 센서 내에 구비되어 화질을 개선할 수 있는 이미지 개선 회로를 제공하는데 그 목적이 있다.
도 1은 씨모스 이미지 센서로부터 출력되는 화소 데이터를 감지하고, 디스플레이하기 위한 일련의 시스템을 도시한 블록도.
도 2a는 이미지 센서를 통해 얻은 화면을 도시한 도면.
도 2b는 상기 도 2a의 화면을 한 화소만큼 좌로 쉬프트시킨 화면을 도시한 도면.
도 3은 상기 도 2a 및 상기 도 2b의 도면으로부터 본 발명의 개념이 적용된 새로운 화면을 도시한 도면.
도 4는 이미지 센서의 화소 라인 버퍼로부터 화소 데이터가 출력되는 일반적인 과정을 도시한 도면.
도 5a는 본 발명의 일실시예에 따른 이미지 개선 회로도.
도 5b는 상기 도 5a에 따른 동작 파형도.
* 도면의 주요 부분에 대한 설명
100 : CMOS 이미지 센서 120 : ADC
140 : 메모리 160 : 디스플레이 컨트롤러
180 : 디스플레이 장치 200 : 화소 라인 버퍼
210 : 레지스터 220 : 가산기
상기 목적을 달성하기 위한 본 발명은, 이미지 센서 내에 구비되어 해당 화소의 화소 데이터를 인접한 두 화소에 대한 화소 데이터의 평균값으로 구하여 전체 화질을 개선하는 이미지 개선 회로에 있어서, 화소 어레이로부터 출력되는 이미지에 대한 디지털화된 화소 데이터를 라인 단위로 저장하는 화소 라인 버퍼; 어드레스에 응답하여 상기 화소 라인 버퍼로부터 출력되는 화소 데이터를 화소 클럭에 응답하여 1 클럭 딜레이시켜 출력하는 레지스터; 및 상기 화소 라인 버퍼로부터 출력되는 상기 화소 데이터와 상기 레지스터로부터 출력되는 1 화소 클럭만큼 딜레이된 화소 데이터를 입력받아 가산하여 상기 어드레스에 해당하는 최종 화소 데이터로 출력하는 가산 수단을 포함하여 이루어진다.
본 발명은 인접한 화소의 경우 같은 화소 데이터 값을 가질 확률이 매우 높다는 화상 압축의 기본 개념을 이용한다. 즉, 화소의 화소 데이터 값을 인접한 두 화소에 대한 화소 데이터의 평균값을 이용하여 구함으로써 원래는 같은 값의 화소이지만 화소 성질의 차이에 의한 얼룩이나 죽은 화소에 의한 도트(dot) 현상을 줄인다. 여기서, 물체(object)의 경계(boundary)에 따른 인접 화소들 간에는 실제 뚜렷하게 다른 값을 가져야 하기 때문에 상기 본 발명의 개념을 적용할 경우 경계가 흐릿하게 표현되는 단점이 있으니, 화소 데이터가 충분히 크고 어느 정도 큰 물체를 찍는다면 이러한 단점은 크게 눈에 띄지 않고 오히려 부드러운 화질을 얻을 수 있어서 더 좋을 수도 있다. 또한, 물체의 경계를 뚜렷하게 하기 위해서는 부가적으로 에지 인핸스먼트(edge enhancement)의 후처리(postprocessing) 과정을 거치면 된다.
이하, 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도 2a는 이미지 센서를 통해 얻은 화면을 도시한 도면이고, 도 2b는 상기 도 2a의 화면을 한 화소만큼 좌로 쉬프트시킨 화면을 도시한 도면이다. 여기서, 도 2a의 제1 화소의 화소 데이터 p00과 도 2b의 제1 화소의 화소 데이터 p01의 평균값을 가지고 새로운 제1 화소의 화소 데이터 n00을 구할 수 있다. 또한 도 2a의 제2 화소의 화소 데이터 p01과 도 2b의 제2 화소의 화소 데이터 p02를 가지고 새로운 제2 화소의 화소 데이터 n01을 구할 수 있다. 여기서 각 라인(line)의 마지막 화소에서는 매치를 시킬 데이터가 없으므로 마지막 화소의 화소 데이터를 그대로 사용한다. 이러한 방법으로 만들어진 화면이 도 3에 도시되어 있다. 도 3의 새로운 화면은 잡음 성분이 많이 줄어든 부드러운 화면이 된다.
도 4는 이미지 센서의 화소 라인 버퍼로부터 화소 데이터가 출력되는 일반적인 과정을 도시한 도면으로서, 어드레스 및 화소 클럭에 응답하여 빛 신호에서 전기적 신호를 거쳐 디지털화된 값을 저장하고 있는 화소 라인 버퍼(200)로부터 1 화소에 대한 8비트의 화소 데이터[7:0]이 차례로 출력된다.
여기서, 본 발명의 개념을 적용하기 위해 두 화소에 대한 화소 데이터 값의 평균값을 아래와 같이 구할 수 있다. 두 화소에 대한 화소 데이터 값을 각각 A, B라 하면, 두 화소에 대한 평균은 (A+B)/2 = (A/2) + (B/2)이다. 즉, 두 화소 데이터값 A, B가 8비트 데이터라면 상위 7비트만을 취하여 더하면 된다.
도 5a 및 도 5b는 본 발명의 이미지 개선 회로와 그에 따른 동작 파형도 이다. 본 발명의 이미지 개선 회로는 빛 신호에서 전기적 신호를 거쳐 디지털화된 값을 저장하고 있는 화소 라인 버퍼(200)와, 어드레스에 응답하여 화소 라인 버퍼(200)로부터 출력되는 화소 데이터(pixel_data[7:1])를 화소 클럭에 응답하여 1 클럭 딜레이시켜 출력하는 레지스터(210)와, 화소 라인 버퍼(200)로부터 출력되는 화소 데이터(pixel_data[7:1])와 레지스터(210)로부터 출력되는 1 화소 클럭만큼 딜레이된 화소 데이터(pixel_delay[7:1])를 입력받아 가산하여 상기 어드레스에 해당하는 화소 데이터(pixel[7:0])를 출력하는 가산기(220)로 이루어진다.
먼저, 현재의 화소 클럭에서 화소 라인 버퍼(200)로부터 출력되는 화소 데이터를 레지스터(210)에서 1클럭 딜레이시킨다. 그리고, 인접한 화소의 화소 데이터와 평균값을 구하기 위해 다음 화소 클럭에서 어드레스에 해당하는 화소의 화소 데이터(pixel_data[7:1])가 화소 라인 버퍼(200)로부터 출력되어 상기 레지스터(210)에서 딜레이된 화소 데이터(pixel_delay[7:1])와 가산된다. 즉, 원래 화소의 화소 데이터(즉, 1클럭 딜레이된 화소 데이터)와 인접 화소에 대한 화소 데이터를 가산하여 해당 화소의 화소 데이터를 구한다.
여기서, 원래의 클럭 타이밍보다 1클럭 늦게 외부에서 화소 데이터를 리드하게 되나 이것은 큰 문제가 되지 않으며, 단지 라인의 마지막 화소 데이터를 구하기 위해 마지막 어드레스를 1 클럭 더 유지시켜 주어야 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 화소의 화소 데이터 값을 인접한 두 화소에 대한 화소 데이터의 평균값을 이용하여 구함으로써 전체적인 화면의 화질을 개선할 수 있는 효과가 있다
또한, 인접한 두 화소에 대한 화소 데이터의 평균을 화소 데이터의 상위 7비트만을 사용하여 구함으로써, 원래 화소 값을 저장하는 화소 라인 버퍼를 7비트로 구성하여 원래 8비트 데이터 저장을 위한 ( 8 × m )의 화소 라인 버퍼를 (7 × m)로 줄일 수 있어 화질 개선 뿐 아니라 면적면에서도 이득을 얻을 수 있다.

Claims (3)

  1. 이미지 센서 내에 구비되어 해당 화소의 화소 데이터를 인접한 두 화소에 대한 화소 데이터의 평균값으로 구하여 전체 화질을 개선하는 이미지 개선 회로에 있어서,
    화소 어레이로부터 출력되는 이미지에 대한 디지털화된 화소 데이터를 라인 단위로 저장하는 화소 라인 버퍼;
    어드레스에 응답하여 상기 화소 라인 버퍼로부터 출력되는 화소 데이터를 화소 클럭에 응답하여 1 클럭 딜레이시켜 출력하는 레지스터; 및
    상기 화소 라인 버퍼로부터 출력되는 상기 화소 데이터와 상기 레지스터로부터 출력되는 1 화소 클럭만큼 딜레이된 화소 데이터를 입력받아 가산하여 상기 어드레스에 해당하는 최종 화소 데이터로 출력하는 가산 수단
    을 포함하여 이루어지는 이미지 개선 회로.
  2. 제 1 항에 있어서,
    상기 화소 라인 버퍼에서 라인의 마지막 화소 데이터를 구하기 위해 상기 라인의 마지막 화소에 해당하는 어드레스를 1 클럭 더 유지시켜 주는 것을 특징으로 하는 이미지 개선 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 화소 라인 버퍼는,
    상기 화소 어레이로부터 출력되는 디지털화된 화소 데이터 중 최하위 1비트를 제외한 나머지 화소 데이터를 저장하는 것을 특징으로 하는 이미지 개선 회로.
KR1019980030956A 1998-07-30 1998-07-30 이미지 개선 회로 KR100293717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980030956A KR100293717B1 (ko) 1998-07-30 1998-07-30 이미지 개선 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980030956A KR100293717B1 (ko) 1998-07-30 1998-07-30 이미지 개선 회로

Publications (2)

Publication Number Publication Date
KR20000010193A true KR20000010193A (ko) 2000-02-15
KR100293717B1 KR100293717B1 (ko) 2001-07-12

Family

ID=19545864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980030956A KR100293717B1 (ko) 1998-07-30 1998-07-30 이미지 개선 회로

Country Status (1)

Country Link
KR (1) KR100293717B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479403B1 (ko) * 2001-06-22 2005-03-30 산요덴키가부시키가이샤 촬상 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479403B1 (ko) * 2001-06-22 2005-03-30 산요덴키가부시키가이샤 촬상 장치

Also Published As

Publication number Publication date
KR100293717B1 (ko) 2001-07-12

Similar Documents

Publication Publication Date Title
US7366347B2 (en) Edge detecting method
JP2000236473A (ja) 画像入力装置の画像処理回路
US20090268071A1 (en) Image sensor with scaler and image scaling method thereof
US5784100A (en) Apparatus and method for performing shading correction by multiplying a differential shading correction factor and input image data
GB2281674A (en) Digital image contrast conversion
US6967660B2 (en) Image processing apparatus and image processing system
US6433838B1 (en) Video signal processing method for improving the picture of dim area
KR100293717B1 (ko) 이미지 개선 회로
JP2956655B2 (ja) ビデオカメラ
KR100364778B1 (ko) 화면 표시 장치
JP3006290B2 (ja) ノイズ低減装置
KR100975444B1 (ko) 리셋전압 보상부를 구비한 이미지센서
JP2000350054A (ja) ガンマ処理装置
JP3885112B2 (ja) テレビジョン映像信号の白キズ検出装置および白キズ補正装置
KR100218350B1 (ko) 플리커 억제 장치
US20220138919A1 (en) Image processing device and image processing method
JP2004153848A (ja) 画像入力装置の画像処理回路
JPH04506140A (ja) ビデオ画像におけるシェージング効果を補正するための方法及び装置
JP2004153849A (ja) 画像入力装置の画像処理回路
KR100609894B1 (ko) 디스플레이장치
JPS63122381A (ja) 画像処理装置
JP2001008096A (ja) ビデオカメラ
JPH06164921A (ja) 画像信号補正装置
JPS61121578A (ja) 画素欠陥補償回路
JPH066591A (ja) 画像読取装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110330

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee