KR20000008367U

KR20000008367U - 에이티엠 교환 시스템에서의 클럭 복원 장치

Info

Publication number: KR20000008367U
Application number: KR2019980020044U
Authority: KR
Inventors: 허남천
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1998-10-20
Filing date: 1998-10-20
Publication date: 2000-05-15

Abstract

본 고안은 ATM 교환 시스템에서의 클럭 복원 장치에 관한 것으로, 특히 공중전화망(PSTN)에 ATM 교환 시스템을 연결하여 DS3(Digital Signal level-3) CBR (Constant Bit Rate)트래픽을 전송하는 경우, DS3 가입자 회선에서의 DS3 클럭을 복원함으로써 DS3 가입자 사이에 데이터 송수신을 정확히 행하도록 하는 ATM 교환 시스템에서의 클럭 복원 장치에 관한 것이다.

종래에는 공중전화망(PSTN)과 ATM 교환 시스템이 각각의 독립적인 전송클럭을 가지고 데이터의 송수신을 하는 경우, 공중전화망의 가입자 회선을 통하여 전송되는 데이터의 유실이 발생하게 되어 정확한 데이터 송수신을 행할 수 없는 문제점이 있었다.

본 고안은 DS3 데이터를 공중전화망(PSTN)에 연결된 ATM 교환 시스템을 통하여 전송하는 경우, ATM 교환 시스템의 입력측으로부터 출력측으로 전송되는 DS3 데이터의 클럭을 ATM 교환 시스템의 출력측에서 복원한 DS3 데이터의 클럭에 동기화 시키므로, DS3 가입자 사이의 원활한 통신 서비스를 제공한다.

Description

에이티엠 교환 시스템에서의 클럭 복원 장치

본 고안은 ATM(Asynchronous Transfer Mode) 교환 시스템에 관한 것으로, 특히 공중전화망(PSTN)에 ATM 교환 시스템을 연결하여 DS3(Digital Signal level-3) CBR(Constant Bit Rate)트래픽을 전송하는 경우, DS3 가입자 회선에서의 DS3 클럭을 복원함으로써 DS3 가입자 사이에 데이터 송수신을 정확히 행하도록 하는 ATM 교환 시스템에서의 클럭 복원 장치에 관한 것이다.

일반적으로 공중전화망(PSTN)에서의 교환 시스템은 다수의 가입자 회선으로부터 인가되는 가입자의 호를 포착하여 호출번호를 선택하고, 송수신되는 데이터의 접속 및 중계기능을 수행함으로써 가입자와 가입자 간의 통신 서비스를 제공하는데, 1개의 전송채널과 64Kbps의 전송속도를 가지는 DS0(Digital Signal level-0) 데이터에 대하여 672개의 전송채널과 44.736Mbps의 전송속도를 가지도록 다중화한 DS3 (Digital Signal level-3) 데이터를 전송하기 위한 교환 시스템은 대용량의 데이터 처리 능력과 고속의 데이터 처리 능력을 필요로 한다.

한편, ATM 교환 시스템은 입력되는 사용자 정보를 인식한 후 셀(Cell) 단위로 교환시켜 해당 목적지로 전송하며, 모든 사용자 정보를 고정크기의 셀단위로 전송받아 하드웨어로 셀교환이 이루어 지기 때문에 작은 용량의 교환 시스템으로 저속에서 고속까지의 다양한 속도의 통신서비스를 제공할 수 있다.

공중전화망(PSTN)과 ATM 교환 시스템을 연결하여 사용하는 경우, 공중전화망(PSTN)과 ATM 교환 시스템은 각각의 독립적인 전송클럭을 가지고 데이터의 송수신을 한다. 그런데, 공중전화망(PSTN)과 ATM 교환 시스템이 각각의 독립적인 전송클럭을 가지고 데이터의 송수신을 하는 경우, ATM 교환 시스템의 출력측에 연결된 공중전화망의 데이터 전송클럭과 ATM 교환 시스템으로부터 출력되는 데이터의 전송클럭이 상이하여 공중전화망의 가입자 회선을 통하여 전송되는 데이터의 유실이 발생하게 되어 가입자간의 정확한 데이터 송수신을 행할 수 없는 문제점이 있었다.

본 고안은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 공중전화망(PSTN)에 ATM 교환 시스템을 연결하여 DS3 데이터를 전송함에 있어 ATM 교환 시스템의 입력측으로부터 출력측으로 전송되는 DS3 데이터의 클럭을 ATM 교환 시스템의 출력측에서 복원한 DS3 데이터의 클럭에 동기화시켜 DS3 가입자측으로 전송함으로써, DS3 가입자 사이에서 데이터를 원활히 송수신 할 수 있도록 하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 고안의 특징은, 제1 가입자와 제2 가입자 사이에 ATM 셀을 송수신하는 경우 SRTS 코드를 함께 송수신 처리하는 SAR 프로세서(10-a,10-b)와; 상기 SAR 프로세서(10-a,10-b)로부터 인가된 SRTS 코드를 디코딩하는 디코딩부(20-a,20-b)와; 상기 디코딩부(20-a,20-b)의 출력을 아날로그 신호로 변환하는 D/A변환기(30-a,30-b)와; 상기 D/A변환기(30-a,30-b)로부터 인가되는 아날로그 신호의 전압값의 변화에 대응되는 DS3 복원클럭을 상기 SAR 프로세서(10-a,10-b)측으로 동기신호로서 공급하는 클럭 발생기(40-a,40-b)를 포함하는데 있다.

도 1은 본 고안에 따른 ATM 교환 시스템에서의 클럭 복원 장치에 대한 구성블럭도

* 도면의 주요 부분에 대한 부호의 설명 *

10-a,10-b : SAR(Segmentation And Reassembly) 프로세서

20-a,20-b : 디코딩(Decoding)부

30-a,30-b : D/A변환기

40-a,40-b : 클럭발생기

이하, 본 고안의 실시예를 첨부한 도면을 참고하여 상세하게 설명한다.

본 고안의 실시예에 따른 ATM 교환 시스템에서의 클럭 복원 장치는 도 1에 도시된 바와 같이 SAR 프로세서(10-a,10-b)와, 디코딩부(20-a,20-b)와, D/A 변환기(30-a,30-b)와, 클럭발생기(40-a,40-b)를 포함하여 이루어진다.

SAR 프로세서(10-a,10-b)는 제1 가입자측으로부터 전송되는 DS3 데이터를 ATM 내부셀로 변환하고 DS3 데이터의 클럭과 소정의 시스템 기준클럭 사이의 주파수차를 인코딩하여 생성한 SRTS(Synchronous Rasidual Time Stamp) 코드를 ATM 내부셀에 포함시켜 제2 가입자측으로 전송하며, 제2 가입자측으로부터 전송되는 ATM 내부셀에 포함된 SRTS 코드를 추출하여 디코딩부(20-a,20-b)로 전송하고 ATM 내부셀을 DS3 데이터로 변환하여 클럭발생기(40-a,40-b)로부터 전송되는 DS3 복원클럭에 동기화시켜 제1 가입자에게로 전송한다. 디코딩부(20-a,20-b)는 SAR 프로세서(10-a, 10-b)로부터 전송되는 4비트의 SRTS 코드를 디코딩 함으로써 생성되는 8비트 코드를 D/A변환기(30-a,30-b)로 전송한다. D/A변환기(30-a,30-b)는 디코딩부(20-a, 20-b)로부터 전송되는 8비트의 코드를 아날로그 신호로 변환하여 클럭발생기(40-a, 40-b)로 전송한다. 클럭발생기(40-a,40-b)는 D/A변환기(30-a,30-b)로부터 전송되는 아날로그 신호를 입력 제어신호로 사용하여 아날로그 신호의 전압값의 변화에 대응하는 DS3 복원클럭을 발생시켜 SAR 프로세서(10-a,10-b)로 전송한다.

이상과 같이 구성된 ATM 교환 시스템에서의 클럭 복원장치의 동작을 도 1을 참고하여 살펴보면 다음과 같다.

제1 가입자로부터 DS3 데이터의 전송이 이루어지는 경우, 제1 가입자의 해당 채널을 통하여 전송되는 DS3 데이터를 제1 SAR 프로세서(10-a)에 의하여 ATM 내부셀(Cell)로 변환시키고, DS3 데이터에 포함되어 전송된 DS3 클럭과 시스템 기준클럭(77.76Mhz) 사이의 주파수차를 SAR 프로세서(10-a)에 의하여 인코딩(Encoding)시켜 4비트의 SRTS 코드를 생성한 후 ATM 내부셀에 포함시켜 제2 가입자측 클럭 복원장치의 SAR 프로세서(10-b)로 전송한다. 이때, 제1 가입자측의 SAR 프로세서(10-a)로부터 전송되는 ATM 내부셀에 포함된 SRTS 코드를 제2 가입자측의 SAR 프로세서(10-b)에 의하여 분리시켜 디코딩부(20-b)로 전송하면, SAR 프로세서(10-b)로부터 전송되는 4비트의 SRTS 코드를 EPLD(Erasable Programmable Logic Device)로 구성된 디코딩부(20-b)에 의하여 디코딩시켜 8비트의 코드를 생성하여 D/A변환기(30-b)로 전송한다. 그리고, D/A변환기(30-b)는 디코딩부(20-b)로부터 전송되는 8비트의 코드값을 0~10V의 전압을 가지는 아날로그 신호로 변환하여 클럭발생기(40-b)로 전송하며, 클럭발생기(40-b)는 D/A변환기(30-b)로부터 전송되는 아날로그 신호를 입력 제어신호로 사용하여 아래 표1에서와 같이 SRTS코드값이 '0000'일 경우의 클럭발생기(40-b)의 중심주파수(44.736Mhz)를 기준으로 하여 D/A변환기(30-b)로부터 전송되는 전압값의 변화에 따라 소정의 주파수편차를 가지는 DS3 복원클럭을 발생시켜 SAR 프로세서(10-b)로 전송한다.

이에따라, 제1 가입자측 SAR 프로세서(10-a)로부터 전송되는 ATM 내부셀을 제2 가입자측 SAR 프로세서(10-b)에 의하여 DS3 데이터로 조립한 후 클럭발생기(40-b)로부터 전송되는 복원된 DS3 클럭 주파수에 동기화시켜 제2 가입자 회선으로 전송함으로써, 제1 가입자 회선에서의 데이터 전송속도를 복원한다.

SRTS 코드(bin)	D/A 코드(hex)	제어전압(volt)	주파수편차(ppm)
111	55	3.32	+41
110	52	3.20	+35
101	4F	3.09	+30
100	4C	2.94	+24
11	49	2.85	+17.5
10	46	2.73	+11.5
1	43	2.62	+6
0	40	2.50	0
1111	3D	2.38	-6
1110	3B	2.30	-10
1101	38	2.19	-15.5
1100	36	2.11	-20
1011	33	1.99	-25.5
1010	31	1.91	-29.5
1001	2E	1.80	-35
1000	2B	1.68	-41

(표1에서, D/A코드는 디코딩부로부터 D/A 변환기에 인가되는 코드이고, 제어전압은 D/A변환기로부터 클럭발생기에 인가되는 전압이다)

한편, 제2 가입자로부터 DS3 데이터의 전송이 이루어지는 경우의 DS3 클럭 복원장치의 동작과정은 전술한 바와 같은 제1 가입자로부터 DS3 데이터의 전송이 이루어지는 경우의 클럭 복원장치의 동작과정과 동일하므로 해당 동작에 대한 설명을 생략한다.

전술한 바와 같이, 본 고안은 DS3 데이터를 공중전화망(PSTN)에 연결된 ATM 교환 시스템을 통하여 전송하는 경우, ATM 교환 시스템의 입력측으로부터 출력측으로 전송되는 DS3 데이터의 클럭을 ATM 교환 시스템의 출력측에서 복원한 DS3 데이터의 클럭에 동기화 시키므로, DS3 가입자 사이의 원활한 통신 서비스를 제공한다.

Claims

ATM 교환 시스템에서의 클럭 복원 장치에 있어서, 제1 가입자와 제2 가입자 사이에 ATM 셀을 송수신하는 경우 SRTS 코드를 함께 송수신 처리하는 SAR 프로세서(10-a,10-b)와; 상기 SAR 프로세서(10-a,10-b)로부터 인가된 SRTS 코드를 디코딩하는 디코딩부(20-a,20-b)와; 상기 디코딩부(20-a,20-b)의 출력을 아날로그 신호로 변환하는 D/A변환기(30-a,30-b)와; 상기 D/A변환기(30-a,30-b)로부터 인가되는 아날로그 신호의 전압값의 변화에 대응되는 DS3 복원클럭을 상기 SAR 프로세서(10-a,10-b)측으로 동기신호로서 공급하는 클럭 발생기(40-a,40-b)를 포함하는 것을 특징으로 하는 ATM 교환 시스템에서의 클럭 복원 장치.
제 1항에 있어서,

상기 SAR 프로세서(10-a,10-b)는, SRTS 코드를 송신 처리하는 경우 제1 가입자로부터 인가받은 DS3 클럭과 시스템 클럭 사이의 주파수차를 인코딩하여 생성한 SRTS 코드를 ATM 셀에 포함시켜 제2 가입자측으로 전송하고, SRTS 코드를 수신 처리하는 경우 제2 가입자로부터 수신된 ATM 셀에 포함된 SRTS 코드를 분리하여 상기 디코딩부(20-a,20-b)로 인가하는 것을 특징으로 하는 ATM 교환 시스템에서의 클럭 복원 장치.