KR20000007804U - 확산 대역 통신 시스템의 트래킹 위상 보정회로 - Google Patents
확산 대역 통신 시스템의 트래킹 위상 보정회로 Download PDFInfo
- Publication number
- KR20000007804U KR20000007804U KR2019980019315U KR19980019315U KR20000007804U KR 20000007804 U KR20000007804 U KR 20000007804U KR 2019980019315 U KR2019980019315 U KR 2019980019315U KR 19980019315 U KR19980019315 U KR 19980019315U KR 20000007804 U KR20000007804 U KR 20000007804U
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- spread spectrum
- output
- difference
- outputting
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 고안은 확산 대역 통신 시스템의 트래킹 위상 보정 회로에 관한 것으로, 종래의 기술에 있어서 수신되는 확산 대역 스펙트럼 신호의 타이밍의 차가 심할 경우, 동기가 일치될 때까지 고정된 미소지연시간을 갖는 회로를 반복 수행함으로써, 확산 대역 스펙트럼 신호의 검출시간이 길어져 전체 시스템의 처리속도 및 효율이 떨어지고, 전력 소모가 많아지는 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 별도의 지연수단을 구비하여 입력되는 확산 대역 스펙트럼 신호의 타이밍의 차를 적절한 미소 지연 시간을 선택하여 보상함으로써, 확산 대역 스펙트럼 신호의 검출시간을 최소화하여 전체 시스템의 처리속도 및 효율이 향상되는 효과가 있다.
Description
본 고안은 확산 대역 통신 시스템의 트래킹 위상 보정 회로에 관한 것으로, 특히 확산 대역 통신 시스템에 있어서 별도의 지연시단을 구비하여 트래킹 시간을 최소화하도록 한 확산 대역 통신 시스템의 트래킹 위상 보정 회로에 관한 것이다.
도 1은 종래 확산 대역 통신 시스템의 트래킹 위상 보정 회로도로서, 이에 도시된 바와 같이 외부에서 수신되는 확산 스펙트럼 신호(IN)와 4상 변조 신호를 입력받아 이를 곱하여 출력하는 제1,제2 곱셈기(10)(11)와; 상기 제1,제2 곱셈기(10)(11)의 출력신호(A)(B)를 입력받아 이를 합한 합신호(A+B)와 감산한 차신호(A-B)를 출력하는 연산기(20)와; 각각 상기 연산기(20)의 합신호(A+B) 및 차신호(A-B)를 입력받아 증폭하는 제1,제2 증폭부(30)(40)와; 상기 제1 증폭부(30)의 출력신호의 레벨을 검출하여 상기 제1,제2 증폭부(30)(40)의 증폭이득을 제어하는 증폭제어부(50)와; 상기 제1,제2 증폭부(30)(40)의 출력신호를 곱하여 출력하는 제3 곱셈기(60)와; 상기 제3 곱셈기(60)의 출력신호( A2-B2 )를 입력받아 상기 합신호(A+B)와 차신호(A-B)의 위상차를 보상하는 전압제어클럭(VCO)을 출력하는 전압제어부(70)와; 상기 전압제어부(70)의 전압제어클럭(VCO)에 따라 피엔(PN : Psuedo Noise) 코드를 출력하는 피엔코드 발생기(80)와; 상기 피엔코드를 소정시간 지연하여 출력하는 지연기(90)와; 소정 주기의 신호를 발생시키는 발진기(100)와; 상기 발진기(100)의 출력신호를 인가받아 상기 피엔코드 및 지연된 피엔코드를 변조하여 4상 변조 신호를 출력하는 제1,제2 4상 변조기(110)(111)로 구성되며, 상기 증폭부(30)는 각각 상기 연산기(20)의 합신호(A+B) 및 차신호(A-B)를 입력받아 원하는 대역만 선택하여 출력하는 제1,제2 협대역필터(Narrow Band Pass Filter)(31)(41)와; 상기 제1,제2 협대역필터(31)(41)의 출력신호를 원하는 전압 레벨로 증폭하여 출력하는 제1,제2 증폭기(32)(42)로 구성하며, 상기 증폭제어부(50)는 상기 제1 증폭기(32)의 출력신호의 레벨을 검출하는 엔벨로프 위상 검출기(51)와; 상기 엔벨로프 위상 검출기(51)의 검출레벨에 따라 상기 제1,제2 증폭부(32)(42)의 증폭 이득을 제어하는 자동 이득 제어기(52)로 구성하며, 상기 전압제어부(70)는 상기 제3 곱셈기(60)의 출력신호( A2-B2 )를 입력받아 상기 차신호(A-B)에 대한 합신호(A+B)의 위상차를 검출하여 출력하는 위상 검출기(71)와; 상기 위상 검출기(71)의 검출신호를 입력받아 상기 피엔코드 발진기(80)를 제어하는 전압 제어 클럭(VCO)을 출력하는 전압 제어기(72)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 첨부한 도면을 참조하여 설명한다.
우선, 외부에서 수신되는 고주파 대역 확산 스팩트럼 신호(IN)와 제1,제2 4상 변조기(110)(111)에서 출력되는 4상 변조 신호를 각각 입력받아 제1,제2 곱셈기(10)(11)는 이를 각각 곱한 후 출력하게 된다.
따라서, 상기 제1,제2 곱셈기(10)(11)의 출력신호(A)(B)를 입력받은 연산기(20)는 이를 합한 합신호(A+B)와 감산한 차신호(A-B)를 출력하게 되고, 이에 상기 합신호(A+B) 및 차신호(A-B)는 각각 제1,제2 증폭부(30)(40)로 인가된다.
그리고, 상기 제1,제2 증폭부(30)(40)는 상기 인가되는 합신호(A+B) 및 차신호(A-B)를 각각 제1,제2 협대역필터(31)(41)를 통해 원하는 대역만 선택하여 필터링하여 출력하고, 제1,제2 증폭기(32)(42)는 상기 제1,제2 협대역필터(31)(41)의 출력신호를 증폭제어부(50)의 증폭제어신호(GC)에 따라 원하는 전압레벨로 증폭하여 출력된다.
여기서, 상기 증폭제어부(50)내 엔벨로프 위상 검출기(51)는 상기 제1 증폭부(30)의 출력전압의 엔벨로프 전압 레벨을 검출하고, 상기 엔벨로프 위상 검출기(51)의 검출신호를 인가받은 자동이득제어기(52)는 상기 제1,제2 증폭기(32)(42)의 증폭이득을 제어하여 원하는 전압레벨까지 증폭하도록 상기 증폭제어신호(GC)를 출력하게 된다.
그리고, 각각 필터링된 합신호(A+B)와 차신호(A-B)를 입력받은 제3 곱셉기(60)는 이를 곱하여 출력하면, 위상 검출기(71)는 상기 제3 곱셈기(60)의 출력전압( A2-B2 )을 입력받아 상기 차신호(A-B)에 대한 합신호(A+B)의 위상차를 검출하여 출력하고, 그에 따라 전압 제어기(72)는 상기 합신호(A+B)와 차신호(A-B)의 위상차를 보상하도록 전압제어클럭(VCO)을 미소지연시간( )동안 앞서거나 지연시켜 출력시키고, 그 전압제어클럭(VCO)에 따라 피엔코드 발생기(80)는 피엔코드를 출력하게 된다.
그리고, 상기 피엔코드 발생기(80)에서 출력되는 피엔코드를 소정시간 지연기(90)에서 지연시켜 출력하면, 제1,제2 4상 변조기(110)(111)는 발진기(100)에서 출력되는 신호를 이용하여 상기 피엔 코드 및 상기 지연기(90)에서 지연된 피엔코드를 변조하여 각각 서로 위상이 다른 출력신호가 출력된다.
상기와 같이 종래의 기술에 있어서 수신되는 확산 대역 스펙트럼 신호의 타이밍의 차가 심할 경우, 동기가 일치될 때까지 고정된 미소지연시간을 갖는 회로를 반복 수행함으로써, 확산 대역 스펙트럼 신호의 검출시간이 길어져 전체 시스템의 처리속도 및 효율이 떨어지고, 전력 소모가 많아지는 문제점이 있었다.
따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 별도의 지연수단을 구비하여 입력되는 확산 대역 스펙트럼 신호의 타이밍의 차를 보상하도록 한 확산 대역 통신 시스템의 트래킹 위상 보정 회로를 제공함에 그 목적이 있다.
도 1은 종래 확산 대역 통신 시스템의 트래킹 위상 보정 회로도.
도 2는 본 고안 확산 대역 통신 시스템의 트래킹 위상 보정 회로도.
***도면의 주요 부분에 대한 부호의 설명***
10,11,60 : 곱셈기 20 : 연산기
30,40 : 제1 증폭부 31,41 : 협대역필터
32,42 : 증폭기 50 : 증폭제어부
51 : 엔벨로프 위상 검출기 51 : 자동 이득 제어기
70 : 전압제어부 71 : 위상 검출기
72 : 전압제어기 80 : 피엔코드 발생기
90,210 : 지연기 100 : 발진기
110, 111 : 4상 변조기 200 : 비교기
상기와 같은 목적을 달성하기 위한 본 고안의 구성은 외부에서 수신되는 확산 스펙트럼 신호와 4상 변조 신호를 입력받아 이를 곱하여 출력하는 제1,제2 곱셈기와; 상기 제1,제2 곱셈기의 출력신호를 입력받아 합신호와 차신호를 출력하는 연산기와; 각기 상기 합신호 및 차신호를 증폭하여 출력하는 제1,제2 증폭부와; 상기 제1 증폭부의 증폭 이득을 제어하는 증폭제어부와; 상기 제1,제2 증폭부의 출력신호를 곱하여 출력하는 제3 곱셈기와; 상기 제3 곱셈기의 출력신호를 입력받아 상기 차신호와 합신호의 위상차를 보상하는 전압제어클럭을 출력하는 전압제어부와; 상기 전압제어클럭에 따라 피엔 코드를 출력하는 피엔코드 발생기와; 상기 피엔코드를 입력받아 상기 4상 변조 신호를 출력하는 변조부로 구성한 확산 대역 통신 시스템의 트래킹 위상 보정 회로에 있어서 상기 확산 스펙트럼 신호의 타이밍의 차를 적절한 미소 지연 시간을 선택하여 보상하는 지연부를 더 포함하여 된 것을 특징으로 한다.
이하, 본 고안에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 고안 확산 대역 통신 시스템의 트래킹 위상 보정 회로도로서, 이에 도시한 바와 같이 외부에서 수신되는 확산 스펙트럼 신호(IN)와 4상 변조 신호를 입력받아 이를 곱하여 출력하는 제1,제2 곱셈기(10)(11)와; 상기 제1,제2 곱셈기(10)(11)의 출력신호(A)(B)를 입력받아 이를 합한 합신호(A+B)와 감산한 차신호(A-B)를 출력하는 연산기(20)와; 각각 상기 연산기(20)의 합신호(A+B) 및 차신호(A-B)를 입력받아 증폭하는 제1,제2 증폭부(30)(40)와; 상기 제1 증폭부(30)의 출력신호의 레벨을 검출하여 상기 제1,제2 증폭부(30)(40)의 증폭이득을 제어하는 증폭제어부(50)와; 상기 제1,제2 증폭부(30)(40)의 출력신호를 곱하여 출력하는 제3 곱셈기(60)와; 상기 제3 곱셈기(60)의 출력신호( A2-B2 )를 입력받아 상기 합신호(A+B)와 차신호(A-B)의 위상차를 보상하는 전압제어클럭(VCO)을 출력하는 전압제어부(70)와; 상기 제3 곱셈기(60)의 출력신호( A2-B2 )를 입력받아 기 설정된 값(C)과 비교하여 그 비교결과에 따른 제어신호(CS)를 출력하는 비교기(210)와; 상기 비교기(210)의 제어신호(CS)에 따라 상기 전압제어부(70)의 전압제어클럭(VCO)을 미소지연시간( ) 동안 지연시켜 출력하는 제1 지연기(220)와; 상기 전압제어부(70)의 전압제어클럭(VCO)에 따라 피엔(PN : Psuedo Noise) 코드를 출력하는 피엔코드 발생기(80)와; 상기 피엔코드를 소정시간 지연하여 출력하는 제2 지연기(90)와; 소정 주기의 신호를 발생시키는 발진기(100)와; 상기 발진기(100)의 출력신호를 인가받아 상기 피엔코드 및 지연된 피엔코드를 변조하여 4상 변조 신호를 출력하는 제1,제2 4상 변조기(110)(111)로 구성하며, 상기 증폭부(30)는 각각 상기 연산기(20)의 합신호(A+B) 및 차신호(A-B)를 입력받아 원하는 대역만 선택하여 출력하는 제1,제2 협대역필터(31)(41)와; 상기 제1,제2 협대역필터(31)(41)의 출력신호를 원하는 전압 레벨로 증폭하여 출력하는 제1,제2 증폭기(32)(42)로 구성하며, 상기 증폭제어부(50)는 상기 제1 증폭기(32)의 출력신호의 레벨을 검출하는 엔벨로프 위상 검출기(51)와; 상기 엔벨로프 위상 검출기(51)의 검출레벨에 따라 상기 제1,제2 증폭부(32)(42)의 증폭 이득을 제어하는 자동 이득 제어기(52)로 구성하며, 상기 전압제어부(70)는 상기 제3 곱셈기(60)의 출력신호( A2-B2 )를 입력받아 상기 차신호(A-B)에 대한 합신호(A+B)의 위상차를 검출하여 출력하는 위상 검출기(71)와; 상기 위상 검출기(71)의 검출신호를 입력받아 상기 피엔코드 발진기(80)를 제어하는 전압 제어 클럭(VCO)을 출력하는 전압 제어기(72)로 구성하며, 이와 같이 구성한 본 고안에 따른 일실시예의 동작과정을 상세히 설명한다.
우선, 외부에서 수신되는 고주파 대역 확산 스팩트럼 신호(IN)와 제1,제2 4상 변조기(110)(111)에서 출력되는 4상 변조 신호를 각각 입력받아 제1,제2 곱셈기(10)(11)는 이를 각각 곱한 후 출력한다.
따라서, 상기 제1,제2 곱셈기(10)(11)의 출력신호(A)(B)를 입력받은 연산기(20)는 이를 합한 합신호(A+B)와 감산한 차신호(A-B)를 출력하고, 이에 상기 합신호(A+B) 및 차신호(A-B)는 각각 제1,제2 증폭부(30)(40)로 인가한다.
그리고, 상기 제1,제2 증폭부(30)(40)는 상기 인가되는 합신호(A+B) 및 차신호(A-B)를 각각 제1,제2 협대역필터(31)(41)를 통해 원하는 대역만 선택하여 필터링하여 출력하고, 제1,제2 증폭기(32)(42)는 상기 제1,제2 협대역필터(31)(41)의 출력신호를 증폭제어부(50)의 증폭제어신호(GC)에 따라 원하는 전압레벨로 증폭하여 출력한다.
여기서, 상기 증폭제어부(50)내 엔벨로프 위상 검출기(51)는 상기 제1 증폭부(30)의 출력전압의 엔벨로프 전압 레벨을 검출하고, 상기 엔벨로프 위상 검출기(51)의 검출신호를 인가받은 자동이득제어기(52)는 상기 제1,제2 증폭기(32)(42)의 증폭이득을 통해 원하는 전압레벨까지 증폭하도록 상기 증폭제어신호(GC)를 출력한다.
그리고, 각각 필터링된 합신호(A+B)와 차신호(A-B)를 입력받은 제3 곱셉기(60)는 이를 곱하여 출력하면, 위상 검출기(71)는 상기 제3 곱셈기(60)의 출력전압( A2-B2 )을 입력받아 상기 차신호(A-B)에 대한 합신호(A+B)의 위상차를 검출하여 출력하고, 그에 따라 전압 제어기(72)는 상기 합신호(A+B)와 차신호(A-B)의 위상차를 보상하도록 전압제어클럭(VCO)을 미소지연시간( )동안 앞서거나 지연시켜 출력시키고, 그 전압제어클럭(VCO)에 따라 피엔코드 발생기(80)는 피엔코드를 출력한다.
여기서, 비교기(210)는 상기 제3 곱셈기(60)의 출력신호( A2-B2 )를 입력받아 기 설정된 값(C)과 비교하여 그 비교결과에 따른 제어신호(CS)를 출력하고, 상기 비교기(210)의 제어신호(CS)에 따라 지연기(220)는 상기 전압제어부(70)의 전압제어클럭(VCO)을 미소지연시간( ) 동안 지연시켜 출력한다.
즉, 상기 비교기(210)에서 상기 제3 곱셈기(60) 출력신호( A2-B2 )의 절대값이 기 설정된 값보다 큰 경우, 상기 지연기(220)는 상기 전압제어클럭(VCO)을 미소지연시간( ) 동안 지연시켜 출력한다.
그러므로, 상기 전압제어클럭(VCO)은 상기 전압제어부(70)에서 동안 지연된 후, 다시 상기 지연기(220)에서 동안 지연되어 출력되므로, 피엔코드 발생기(80)는 ΔT 동안 지연된 전압제어클럭(VCO)을 입력받아 피엔코드를 출력한다.
그리고, 상기 피엔코드 발생기(80)에서 출력되는 피엔코드를 소정시간 지연기(90)에서 지연시켜 출력하면, 제1,제2 4상 변조기(110)(111)는 발진기(100)에서 출력되는 신호를 이용하여 상기 피엔 코드 및 상기 지연기(90)에서 지연된 피엔코드를 변조하여 각각 서로 위상이 다른 출력신호가 출력한다.
상기에서 상세히 설명한 바와 같이, 본 고안은 별도의 지연수단을 구비하여 입력되는 확산 대역 스펙트럼 신호의 타이밍의 차를 적절한 미소 지연 시간을 선택하여 보상함으로써, 확산 대역 스펙트럼 신호의 검출시간을 최소화하여 전체 시스템의 처리속도 및 효율이 향상되는 효과가 있다.
Claims (2)
- 외부에서 수신되는 확산 스펙트럼 신호와 4상 변조 신호를 입력받아 이를 곱하여 출력하는 제1,제2 곱셈기와; 상기 제1,제2 곱셈기의 출력신호를 입력받아 합신호와 차신호를 출력하는 연산기와; 각기 상기 합신호 및 차신호를 증폭하여 출력하는 제1,제2 증폭부와; 상기 제1 증폭부의 증폭 이득을 제어하는 증폭제어부와; 상기 제1,제2 증폭부의 출력신호를 곱하여 출력하는 제3 곱셈기와; 상기 제3 곱셈기의 출력신호를 입력받아 상기 차신호와 합신호의 위상차를 보상하는 전압제어클럭을 출력하는 전압제어부와; 상기 전압제어클럭에 따라 피엔 코드를 출력하는 피엔코드 발생기와; 상기 피엔코드를 입력받아 상기 4상 변조 신호를 출력하는 변조부로 구성한 확산 대역 통신 시스템의 트래킹 위상 보정 회로에 있어서 상기 확산 스펙트럼 신호의 타이밍의 차를 적절한 미소 지연 시간을 선택하여 보상하는 지연부를 더 포함하여 된 것을 특징으로 하는 확산 대역 통신 시스템의 트래킹 위상 보정 회로.
- 제1항에 있어서, 상기 지연부는 제3 곱셈기의 출력신호를 입력받아 기 설정된 값과 비교하여 그 비교결과에 따른 제어신호를 출력하는 비교기와; 상기 비교기의 제어신호에 따라 상기 전압제어부의 전압제어클럭을 미소지연시간 동안 지연시켜 출력하는 지연기로 구성하여 된 것을 특징으로 하는 확산 대역 통신 시스템의 트래킹 위상 보정 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980019315U KR200233423Y1 (ko) | 1998-10-09 | 1998-10-09 | 확산대역통신시스템의트래킹위상보정회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980019315U KR200233423Y1 (ko) | 1998-10-09 | 1998-10-09 | 확산대역통신시스템의트래킹위상보정회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000007804U true KR20000007804U (ko) | 2000-05-06 |
| KR200233423Y1 KR200233423Y1 (ko) | 2001-09-06 |
Family
ID=69709994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980019315U KR200233423Y1 (ko) | 1998-10-09 | 1998-10-09 | 확산대역통신시스템의트래킹위상보정회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200233423Y1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418863B1 (ko) * | 2002-01-30 | 2004-02-14 | 국방과학연구소 | 모노펄스 수신기에서 신호들의 전압차를 이용한 위상 정합방법 및 장치 |
-
1998
- 1998-10-09 KR KR2019980019315U patent/KR200233423Y1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418863B1 (ko) * | 2002-01-30 | 2004-02-14 | 국방과학연구소 | 모노펄스 수신기에서 신호들의 전압차를 이용한 위상 정합방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR200233423Y1 (ko) | 2001-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7072626B2 (en) | Polar modulation transmitter | |
| US5369789A (en) | Burst signal transmitter | |
| KR20080031463A (ko) | Ｒｆ 송신기, 이를 구비한 집적회로 및 배터리 전력공급형이동장치 및 송신기 동작 방법 | |
| JP2004527953A5 (ko) | ||
| JPH0458622A (ja) | スペクトラム抑制回路 | |
| JP2006086916A (ja) | 高周波電力増幅装置および送信装置 | |
| US5293407A (en) | Digital modulator with digital power control circuit | |
| KR100458998B1 (ko) | 비선형장치에대한대역외보상 | |
| KR100275618B1 (ko) | 코드 분할 다중 접속 통신 방식의 증폭부 이득 보상 장치 | |
| KR200233423Y1 (ko) | 확산대역통신시스템의트래킹위상보정회로 | |
| JPH04103207A (ja) | リニア変調波自動電力制御装置 | |
| JP2005027308A (ja) | フィードフォワードリニア増幅器 | |
| JP3322307B2 (ja) | 送信機 | |
| JP2008048052A (ja) | 送信装置 | |
| JP2005236759A (ja) | 移動体通信機器および送信電力制御方法 | |
| AU755588B2 (en) | A set-up method for a linearising circuit | |
| JPH06303042A (ja) | 線形変調波包絡線制御方法並びに線形送信装置 | |
| JP3101833B2 (ja) | 送信出力波形制御回路 | |
| JP3408877B2 (ja) | 歪補償増幅装置 | |
| JP3257083B2 (ja) | 自動利得制御回路 | |
| JPH10150327A (ja) | 増幅回路 | |
| GB2347033A (en) | A predistortion arrangement controlled by signals derived from squared input and output signals | |
| JP3160081B2 (ja) | 歪み補償回路 | |
| KR20030012944A (ko) | 코드분할다중접속방식에서 사용하는 광대역 신호의 증폭방법과 장치 | |
| JPH046924A (ja) | スペクトラム拡散通信同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |