KR20000007221A - Digital-analog converter test device - Google Patents

Digital-analog converter test device Download PDF

Info

Publication number
KR20000007221A
KR20000007221A KR1019980026432A KR19980026432A KR20000007221A KR 20000007221 A KR20000007221 A KR 20000007221A KR 1019980026432 A KR1019980026432 A KR 1019980026432A KR 19980026432 A KR19980026432 A KR 19980026432A KR 20000007221 A KR20000007221 A KR 20000007221A
Authority
KR
South Korea
Prior art keywords
digital
analog
clock pulse
converter
clk
Prior art date
Application number
KR1019980026432A
Other languages
Korean (ko)
Inventor
홍기준
김영식
조병환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980026432A priority Critical patent/KR20000007221A/en
Publication of KR20000007221A publication Critical patent/KR20000007221A/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE: A digital-analog converter test device is provided to enhance easily the resolution of a test device and upgrade it with ease by improving the sampling speed of an analog-digital converter. CONSTITUTION: The digital-analog converter test device comprises; a clock pulse generating part(10) to generate the 1st clock pulse(DA-CLK) and the 2nd clock pulse of which cycle is 1/n of that of the 1st clock pulse(AD CLK); a digital-analog converting part(20) to convert inputted N bit digital words into analog signals in response to the 1st clock pulse(DA CLK); an analog-digital converting part(40) to output N+2 bit digital words by digital converting the analog signal provided from the digital-analog converting part(10) by the 2nd clock pulse(AD CLK) cycle.

Description

디지털-아날로그 컨버터 테스트 장치Digital-to-analog converter test device

본 발명은 디지털-아날로그 컨버터 테스트 장치에 관한 것으로서, 특히, 타이밍 컨트롤에 의해 테스트 장치의 해상도(Resolution)를 높일 수 있는 디지털-아날로그 컨버터 테스트 장치에 관한 것이다.The present invention relates to a digital-analog converter test apparatus, and more particularly, to a digital-analog converter test apparatus capable of increasing resolution of a test apparatus by timing control.

최근에 디지털 프로세싱 기술이 종래의 아날로그 프로세싱 기술을 대체해 나감에 따라 실세계의 아날로그 물리량을 바이너리 숫자로 표현되는 디지털 신호로 변환하는 아날로그-디지털 컨버터(Analog to digital converter)와, 이와 반대되는 변환을 수행하는 디지털-아날로그 컨버터(Digital to analog converter)의 기술이 고속화 및 고해상도의 방향으로 발전하고 있으며, 다양한 분야에 응용되고 있다.As digital processing technology has recently replaced conventional analog processing technology, analog-to-digital converters convert analog real-world physical quantities into digital signals represented by binary numbers, and vice versa. The technology of the digital-to-analog converter has been developed in the direction of high speed and high resolution, and is applied to various fields.

통상적으로, 상기 디지털-아날로그 컨버터의 동작 특성을 테스트 하기 위해 테스트 장치로 아날로그-디지털 컨버터가 사용되는 데, 이론적인 근거에 따르면, n비트의 디지털-아날로그 컨버터를 테스트하기 위해서는 최소 n+2 비트의 해상도를 갖는 아날로그-디지털 컨버터가 필요하다. 여기서, 해상도란 단순히 비트개념의 해상도이라기 보다는 실제 측정된 데이터를 기준으로 보았을 때의 해상도를 의미한다. 예를 들어, 10비트 20㎒ 디지털-아날로그 컨버터를 측정하기 위해서 12비트 20㎒ 아날로그-디지털 컨버터나 10비트 80㎒(=20㎒×22)의 아날로그-디지털 컨버터가 필요하다. 다시말하면, T=1/Fs의 단위로 출력신호가 변하는 디지털-아날로그 컨버터(DA Converter)를 테스트하기 위해 디지털-아날로그 컨버터로부터의 입력 아날로그신호를 4×Fs의 샘플링 속도를 가지는 아날로그-디지털 컨버터로 테스트하면 디지털-아날로그 컨버터와 아날로그-디지털 컨버터의 비트수가 같을지라도 테스트를 할 수 있다.Typically, an analog-to-digital converter is used as a test device to test the operating characteristics of the digital-to-analog converter. According to the rationale, at least n + 2 bits are required to test an n-bit digital-to-analog converter. There is a need for an analog-to-digital converter with resolution. Here, the resolution refers to the resolution when viewed based on the actually measured data, rather than simply the resolution of the bit concept. For example, to measure a 10-bit 20 MHz digital-to-analog converter, a 12-bit 20 MHz analog-to-digital converter or a 10-bit 80 MHz (= 20 MHz × 2 2 ) analog-to-digital converter is required. In other words, the input analog signal from the digital-analog converter is converted into an analog-to-digital converter having a sampling rate of 4 x Fs to test the digital-to-analog converter (DA converter) in which the output signal changes in units of T = 1 / Fs. Testing allows you to test even if the number of bits in the digital-to-analog converter and the analog-to-digital converter is the same.

그러나, 실제 여건상 상기한 바와 같은 조건을 만족하는 아날로그-아날로그 컨버터를 갖추기 힘들고, 업그레이드할 수 없는 반도체 자동 테스트 장치(ATE; Automatic Test Equipment)를 구비하고 있는 경우 이를 이용할 수 있는 새로운 해결책이 필요하다.However, it is difficult to have an analog-to-analog converter that satisfies the above conditions in actual conditions, and a new solution that can use the semiconductor automatic test equipment (ATE) that cannot be upgraded is needed. .

상기 과제를 해결하기 위하여 안출한 것으로 본 발명의 목적은 타이밍 컨트롤에 이용하여 간이하게 테스트 장치의 장치의 해상도(Resolution)를 높일 수 있는 디지털-아날로그 컨버터 테스트 장치를 제공하는 데 있다.An object of the present invention is to provide a digital-analog converter test apparatus that can easily increase the resolution of the device of the test device by using the timing control.

상기 본 발명의 목적을 달성하기 위하여 본 발명의 테스트 장치는 제 1 클록펄스와 상기 제 1 클록펄스의 1/n주기를 갖는 제 2 클록펄스를 발생하는 클록펄스발생부; 상기 제 1 클록펄스에 응답하여 입력 N비트의 디지털 워드를 아날로그 신호로 변환하는 디지털-아날로그 변환부; 및 상기 제 2 클록펄스의 주기에 따라 상기 디지털-아날로그 변환부로 부터의 아날로그 신호를 디지털 변환함으로써, 적어도 N+2비트의 디지털 워드를 출력하는 아날로그-디지털 변환부를 구비하는 것을 특징으로 한다.In order to achieve the object of the present invention, the test apparatus of the present invention includes a clock pulse generator for generating a first clock pulse and a second clock pulse having a 1 / n period of the first clock pulse; A digital-to-analog converter for converting an input N-bit digital word into an analog signal in response to the first clock pulse; And an analog-to-digital converter for digitally converting an analog signal from the digital-to-analog converter according to the period of the second clock pulse, thereby outputting a digital word of at least N + 2 bits.

도 1 은 본 발명에 의한 디지털-아날로그 컨버터 테스트 장치를 설명하기 위한 블록도.1 is a block diagram for explaining a digital-to-analog converter test apparatus according to the present invention.

도 2 는 본 발명에 의한 아날로그-디지털 컨버터의 타이밍 제어를 이용한 샘플링을 설명하기 위한 도면.2 is a diagram for explaining sampling using timing control of an analog-to-digital converter according to the present invention;

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10; 클록펄스발생부 20; 디지털-아날로그 변환부10; A clock pulse generator 20; Digital-to-analog converter

40; 아날로그-디지털 변환부40; Analog-to-digital converter

이하, 첨부한 도면을 참조하여 본 발명의 기술을 상세하게 설명하면 다음과 같다.Hereinafter, the technology of the present invention will be described in detail with reference to the accompanying drawings.

도 1 은 본 발명에 의한 디지털-아날로그 컨버터 테스트 장치를 설명하기 위한 블록도로서, 도시된 바와 같이, 제 1 클록펄스(DA_CLK)와 제 1 클록펄스(DA_CLK)의 1/n주기를 갖는 제 2 클록펄스(AD_CLK)를 발생하는 클록펄스발생부(10)와, 제 1 클록펄스(DA_CLK)에 응답하여 입력 N비트의 디지털 워드를 아날로그 신호로 변환하는 디지털-아날로그 변환부(20)와, 제 2 클록펄스(AD_CLK)의 주기에 따라 디지털-아날로그 변환부(10)로부터 제공되는 아날로그 신호를 디지털 변환함으로써, 적어도 N+2비트의 디지털 워드를 출력하는 아날로그-디지털 변환부(40)로 구성된다.FIG. 1 is a block diagram illustrating a digital-to-analog converter test apparatus according to the present invention. As shown in FIG. 1, a second clock having a 1 / n period of a first clock pulse DA_CLK and a first clock pulse DA_CLK is illustrated. A clock pulse generator 10 for generating a clock pulse AD_CLK, a digital-analog converter 20 for converting a digital word of input N bits into an analog signal in response to the first clock pulse DA_CLK, and It consists of an analog-to-digital converter 40 which outputs a digital word of at least N + 2 bits by digitally converting an analog signal provided from the digital-to-analog converter 10 according to the period of two clock pulses AD_CLK. .

상기와 같이 구성된 본 발명의 실시예에 대한 동작을 도 2 를 인용하여 설명하면 다음과 같다.An operation of the embodiment of the present invention configured as described above will be described with reference to FIG. 2.

본 발명의 제 1 실시예는 테스트 장치인 아날로그-디지털 컨버터의 타이밍 컨트롤을 이용하여 아날로그-디지털 컨버터의 샘플링 속도를 디지털 아날로그 컨버터보다 4배 이상 빠르게 하기 위해 클록펄스발생부(10)는 고정된 제 1 클록펄스(DA_CLK)와 고정된 제 1 클록펄스(DA_CLK)에 대해 1/4주기를 갖는 제 2 클록펄스(AD_CLK)를 발생하고, 고정된 제 1 클록펄스(DA_CLK)를 디지털-아날로그 발생부(20)에, 제 2 클록펄스(AD_CLK)를 아날로그-디지털 변환부(40)에 각각 제공한다.The first embodiment of the present invention uses a timing control of the analog-to-digital converter, which is a test apparatus, so that the clock pulse generator 10 is fixed to make the sampling rate of the analog-to-digital converter four times faster than the digital-to-analog converter. The second clock pulse AD_CLK having a quarter cycle with respect to the first clock pulse DA_CLK and the fixed first clock pulse DA_CLK is generated, and the digital clock generator generates the fixed first clock pulse DA_CLK. At 20, the second clock pulses AD_CLK are provided to the analog-digital converter 40, respectively.

그러면, 디지털-아날로그 발생부(20)는 N비트의 입력 디지털 워드즉, N비트 2진수를, 도 2 에 나타낸 바와 같이, 클록펄스발생부(10)에서 제공하는 고정된 제 1 클록펄스(DA_CLK)(1)의 주기에 따라 아날로그 샘플링을 수행함으로써, 아날로그 신호로 변환하여 출력한다.Then, the digital-analog generator 20 receives the fixed first clock pulse DA_CLK provided by the clock pulse generator 10, as shown in FIG. Analog sampling is performed in accordance with the cycle of (1), which is converted into an analog signal and outputted.

다음으로, 도 2 에 나타낸 바와 같이, 아날로그-디지털 변환부(40)는 디지털-아날로그 발생부(20)로부터의 아날로그 신호를 클록펄스발생부(10)에서 제공하는 제 2 클록펄스(AD_CLK)(2)의 주기에 따라 샘플링하는 바,, 고정된 제 1 클록펄스(DA_CLK)(1)의 주기내에서 4번의 샘플링 동작을 수행한다. 다음으로 아날로그-디지털 변환부(40)는 이 샘플링 신호를 양자화함으로써, 디지털 워드인 N+2비트의 2진수로 변환한다.Next, as shown in FIG. 2, the analog-to-digital converter 40 provides a second clock pulse AD_CLK (which provides the analog signal from the digital-analog generator 20 to the clock pulse generator 10). Sampling is performed according to the period 2). Four sampling operations are performed within the period of the fixed first clock pulse DA_CLK 1. Next, the analog-to-digital converter 40 quantizes the sampling signal to convert it into a binary number of N + 2 bits, which is a digital word.

따라서, 디지털-아날로그 컨버터의 테스트 장치인 디지털-아날로그 컨버터는 클록펄스발생부(10)의 타이밍 컨트롤에 의해 샘플링 속도를 4배 증가시킴으로써, 요구되는 N+2비트의 해상도를 만족시킨다.Therefore, the digital-analog converter, which is a test device for the digital-analog converter, increases the sampling rate by four times by the timing control of the clock pulse generator 10, thereby satisfying the required resolution of N + 2 bits.

본 발명의 제 2 실시예는 테스트 장치인 디지털-아날로그 컨버터의 타이밍 컨트롤을 이용한 것이다The second embodiment of the present invention utilizes the timing control of a digital-analog converter as a test apparatus.

본 발명의 제 2 실시예에 따라 클록펄스발생부(10)는 아날로그-디지털 변환부(40)에 고정된 제 2 클록펄스(AD_CLK)를 제공하고, 디지털-아날로그 발생부(20)에 제 2 클록펄스(AD_CLK)에 대해 4배의 주기를 갖는 제 1 클록펄스(DA_CLK)를 제공한다. 그러면, 디지털-아날로그 변환부(20)는 제 1 클록펄스(DA_CLK)의 주기에 따라 N비트 입력 디지털 워드에 대한 아날로그 변환을 수행한다.According to the second embodiment of the present invention, the clock pulse generator 10 provides a second clock pulse AD_CLK fixed to the analog-to-digital converter 40, and provides a second clock pulse to the digital-analog generator 20. A first clock pulse DA_CLK having a period of four times the clock pulse AD_CLK is provided. Then, the digital-analog converter 20 performs analog conversion on the N-bit input digital word according to the period of the first clock pulse DA_CLK.

이와 같이, 제 2 클록펄스(AD_CLK)를 고정한 후 N비트 입력 디지털 워드에 대한 아날로그 변환을 수행하는 디지털-아날로그 변환부(20)의 타이밍을 컨트롤하여도 아날로그-디지털 변환부(40)의 샘플링 속도가 4배 증가한 것과 같은 효과를 얻을 수 있다.In this way, the sampling rate of the analog-to-digital converter 40 is fixed even if the timing of the digital-to-analog converter 20 that performs the analog conversion on the N-bit input digital word after fixing the second clock pulse AD_CLK is controlled. The same effect can be obtained by increasing 4 times.

따라서, 본 발명에서는 타이밍 컨트롤에 이용하여 테스트 장치인 아날로그-디지털 컨버터의 샘플링 속도를 높임으로써, 간이하게 테스트 장치의 해상도를 높일 수 있으며, 테스트 장치의 업그레이드가 용이해지는 효과가 있다.Therefore, in the present invention, by increasing the sampling rate of the analog-to-digital converter which is a test device by using the timing control, the resolution of the test device can be easily increased, and the test device can be easily upgraded.

Claims (2)

제 1 클록펄스와 상기 제 1 클록펄스의 1/n주기를 갖는 제 2 클록펄스를 발생하는 클록펄스발생부;A clock pulse generator for generating a second clock pulse having a first clock pulse and a 1 / n period of the first clock pulse; 상기 제 1 클록펄스에 응답하여 입력 N비트의 디지털 워드를 아날로그 신호로 변환하는 디지털-아날로그 변환부; 및A digital-to-analog converter for converting an input N-bit digital word into an analog signal in response to the first clock pulse; And 상기 제 2 클록펄스의 주기에 따라 상기 디지털-아날로그 변환부로 부터의 아날로그 신호를 샘플링 및 디지털 변환함으로써, 적어도 N+2비트의 디지털 워드를 출력하는 아날로그-디지털 변환부를 구비하는 것을 특징으로 하는 디지털-아날로그 컨버터 테스트 장치.And an analog-to-digital converter for outputting a digital word of at least N + 2 bits by sampling and digitally converting an analog signal from the digital-to-analog converter according to the period of the second clock pulse. Analog converter test device. 제 1 항에 있어서, 상기 클록펄스발생부는The clock pulse generator of claim 1, wherein the clock pulse generator comprises: 상기 아날로그-디지털 변환부에 고정된 제 2 클록펄스를 인가하고, 상기 디지털 아날로그-디지털 변환부에 상기 고정된 제 2 클록펄스의 4n의주기를 갖는 제 1 클록펄스를 제공하는 것을 특징으로 하는 디지털-아날로그 컨버터 테스트 장치.And applying a second clock pulse fixed to the analog-digital converter and providing a first clock pulse having a period of 4n of the fixed second clock pulse to the digital analog-digital converter. -Analog converter test device.
KR1019980026432A 1998-07-01 1998-07-01 Digital-analog converter test device KR20000007221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980026432A KR20000007221A (en) 1998-07-01 1998-07-01 Digital-analog converter test device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026432A KR20000007221A (en) 1998-07-01 1998-07-01 Digital-analog converter test device

Publications (1)

Publication Number Publication Date
KR20000007221A true KR20000007221A (en) 2000-02-07

Family

ID=19542714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026432A KR20000007221A (en) 1998-07-01 1998-07-01 Digital-analog converter test device

Country Status (1)

Country Link
KR (1) KR20000007221A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857857B1 (en) * 2007-04-23 2008-09-10 에스케이텔레시스 주식회사 Receiving signal processing apparatus and method for mobile communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857857B1 (en) * 2007-04-23 2008-09-10 에스케이텔레시스 주식회사 Receiving signal processing apparatus and method for mobile communication system

Similar Documents

Publication Publication Date Title
CA1175148A (en) Offset digital dither generator
US6507296B1 (en) Current source calibration circuit
US4937579A (en) Method of converting analog signals into digital signals and system for carrying out the method
KR20000007221A (en) Digital-analog converter test device
CA1129102A (en) Cascadable analog to digital converter
US6809677B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
CN110417412B (en) Clock generation method, time sequence circuit and analog-digital converter
JP3112792B2 (en) Analog-to-digital converter
JP4540829B2 (en) Analog to digital converter
EP1091494A2 (en) Analog to digital converter using asynchronously swept thermometer codes
US20050104759A1 (en) Digital to analogue converter description
JPH0645936A (en) Analog/digital conversion system
JP2001237703A (en) Arbitrary waveform generator
JP2008067269A (en) Digital/analog conversion apparatus, and dc testing device
JP2002214305A (en) Ad converter
RU1790030C (en) Digital-to-analog converter
KR100340057B1 (en) Testing method of analog to digital conveter
SU1425838A1 (en) Delta-modulator
KR100339542B1 (en) High speed a/d converter
JPS62181528A (en) Analog-digital converter
RU2117389C1 (en) Analog-to-digital conversion unit
JPS62181527A (en) Analog-digital converter
JPH0964745A (en) Optional waveform generator
JPS6139729A (en) Digital-analog converter
SU1334372A1 (en) Integrating analog-to-digital converter with automatic error correction

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination