KR20000003745A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR20000003745A KR20000003745A KR1019980025017A KR19980025017A KR20000003745A KR 20000003745 A KR20000003745 A KR 20000003745A KR 1019980025017 A KR1019980025017 A KR 1019980025017A KR 19980025017 A KR19980025017 A KR 19980025017A KR 20000003745 A KR20000003745 A KR 20000003745A
- Authority
- KR
- South Korea
- Prior art keywords
- bus line
- data bus
- gate bus
- liquid crystal
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
Description
본 발명은 액정 표시 장치에 관한 것으로, 보다 구체적으로는, 개구율을 향상시키면서, 게이트 버스 라인과 데이터 버스 라인간의 쇼트 발생시, 용이하게 리페어할 수 있는 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device that can be easily repaired when a short circuit occurs between a gate bus line and a data bus line while improving an aperture ratio.
도 1은 일반적인 액정 표시 장치의 하부 기판 평면도이다.1 is a plan view of a lower substrate of a general liquid crystal display.
도면을 참조하여, 게이트 버스 라인(1)과 데이터 버스 라인(2)은 유리 기판(10)상에 교차배열되어, 단위 화소 공간(P)을 한정한다. 이때, 게이트 버스 라인(1)과 데이터 버스 라인(2) 사이에는 게이트 절연막(도시되지 않음)이 개재되어 있다. 게이트 버스 라인(1)은 단위 화소 공간(P)내로 돌출된 제 1 돌출부(1a)와, 해당 단위 화소(P) 외측으로 돌출된 제 2 돌출부(1b)를 포함한다. 여기서, 제 1 돌출부(1a)는 박막 트랜지스터의 게이트 전극이 되고, 제 2 돌출부(1b)는 스토리지 전극이 된다. 여기서, 본 도면에서는 스토리지 온 게이트 방식(storage on gate) 방식을 나타낸 것으로서, 스토리지 전극이 전단 게이트 버스 라인(1)과 일체로 되어 있는 구조이다.Referring to the drawings, the gate bus line 1 and the data bus line 2 are cross-arranged on the glass substrate 10 to define the unit pixel space P. As shown in FIG. At this time, a gate insulating film (not shown) is interposed between the gate bus line 1 and the data bus line 2. The gate bus line 1 includes a first protrusion 1a that protrudes into the unit pixel space P, and a second protrusion 1b that protrudes outside the unit pixel P. Here, the first protrusion 1a becomes a gate electrode of the thin film transistor, and the second protrusion 1b becomes a storage electrode. Here, the storage on gate method is illustrated in this drawing, in which the storage electrode is integrated with the front gate bus line 1.
또한, 데이터 버스 라인(2)은 게이트 전극(1a)과 소정 부분과 오버랩될 수 있도록, 소정 부분 돌출되어 있으며, 이 부분이 박막 트랜지스터의 드레인 전극(2a)이 된다. 그리고, 드레인 전극(2a)과 대칭되는 부분에는 소오스 전극(3)이 게이트 전극(1a)과 오버랩된다. 단위셀 공간에는 화소 전극(4)이 각각 배치된다. 이때, 화소 전극(4)은 게이트 전극(1a)과 소정 부분 오버랩되는 소오스 전극(3)과 콘택되며, 스토리지 전극(1b)과 오버랩되어 스토리지 캐패시턴스(Cst)가 형성된다. 여기서, 화소 전극(4)과 스토리지 전극(1b) 사이에는 게이트 절연막(도시되지 않음)이 개재되어 있다.In addition, the data bus line 2 protrudes a predetermined portion so that the data bus line 2 can overlap the predetermined portion with the gate electrode 1a, and this portion becomes the drain electrode 2a of the thin film transistor. The source electrode 3 overlaps the gate electrode 1a at a portion symmetrical with the drain electrode 2a. The pixel electrodes 4 are disposed in the unit cell space, respectively. In this case, the pixel electrode 4 is in contact with the source electrode 3 overlapping with the gate electrode 1a by a predetermined portion, and the storage electrode Cb is formed by overlapping with the storage electrode 1b. Here, a gate insulating film (not shown) is interposed between the pixel electrode 4 and the storage electrode 1b.
하부 기판(1)과 대향하는 상부 기판(도시되지 않음)에는 화소 전극(4)과 대응되도록 컬러 필터가 구비되고, 컬러 필터 가장자리에는 누설광을 차단하는 블랙 매트릭스가 배치된다. 이때, 블랙 매트릭스는 가장자리 누설광을 보다 완벽하게 차단하기 위하여, 컬러 필터 가장자리를 포함하도록 설치된다.An upper substrate (not shown) facing the lower substrate 1 is provided with a color filter so as to correspond to the pixel electrode 4, and a black matrix for blocking leakage light is disposed at the edge of the color filter. At this time, the black matrix is installed to include the edge of the color filter in order to more completely block the edge leakage light.
그러나, 상기와 같은 구조의 액정 표시 장치는 다음과 같은 문제점을 지닌다.However, the liquid crystal display of the above structure has the following problems.
첫째로, 상기의 스토리지 전극(1b)은 일정한 캐패시턴스를 유지하기 위하여 단위 화소 전극(4)내로 돌출되어 있다. 이로 인하여, 액정 표시 장치의 개구율이 저하된다.First, the storage electrode 1b protrudes into the unit pixel electrode 4 in order to maintain a constant capacitance. For this reason, the aperture ratio of a liquid crystal display device falls.
더욱이, 상하 기판 합착시, 오정렬이 발생될 수 있어, 상부 기판의 블랙 매트릭스는 오정렬분을 고려하여 소정의 마진을 두고 설계된다. 이에따라. 더욱더 개구율을 저하시킨다.Moreover, when the upper and lower substrates are bonded, misalignment may occur, so that the black matrix of the upper substrate is designed with a predetermined margin in consideration of misalignment. Accordingly. The aperture ratio is further lowered.
둘째로, 게이트 버스 라인(1)과 데이터 버스 라인(2)이 교차 배열되어 있으므로, 교차된 부분에서 쇼트가 발생될 위험이 높다. 이에 따라, 화면에 라인 디펙트가 발생되거나, 심할 경우 폐기처분해야하는 문제점이 발생된다.Secondly, since the gate bus line 1 and the data bus line 2 are arranged crosswise, there is a high risk that a short will occur at the crossed portion. As a result, a line defect may be generated on the screen, or a problem that may be discarded if severe.
따라서, 본 발명은 개구율을 개선하면서, 게이트 버스 라인과 데이터 버스 라인 간의 쇼트시 용이하게 리페어할수 있는 액정 표시 장치를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a liquid crystal display device which can be easily repaired during short circuit between the gate bus line and the data bus line while improving the aperture ratio.
도 1은 종래의 액정 표시 장치의 하부 기판 평면도.1 is a plan view of a lower substrate of a conventional liquid crystal display.
도 2는 본 발명에 따른 액정 표시 장치의 하부 기판 평면도.2 is a plan view of a lower substrate of a liquid crystal display according to the present invention;
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
11 : 게이트 버스 라인 11b : 스토리지 전극11: gate bus line 11b: storage electrode
11b-1,11b-2 : 브렌치 11b-3 : 브릿지11b-1,11b-2: Branch 11b-3: Bridge
13 : 데이터 버스 라인 15 : 채널층13: data bus line 15: channel layer
17 : 화소 전극17: pixel electrode
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 액정 표시 장치는, 기판, 상기 기판의 제 1 방향으로 연장된 수개의 게이트 버스 라인, 상기 제 1 방향과 실질적으로 수직인 제 2 방향으로 연장되어, 단위 화소를 한정하는 수개의 데이터 버스 라인, 상기 게이트 버스 라인과 데이터 버스 라인의 교차점 부근에 형성되는 박막 트랜지스터, 상기 박막 트랜지스터와 콘택되며, 각각의 단위 화소내에 배치되는 화소 전극, 상기 화소 전극과 오버랩되며, 상기 게이트 버스 라인으로부터 다음단의 게이트 버스 라인 방향으로 연장되는 스토리지 전극을 포함하며, 상기 스토리지 전극은 상기 데이터 버스 라인의 양측 배치되면서 서로 다른 길이를 가지며 상기 데이터 버스 라인과 평행하게 연장되는 한 쌍의 브렌치와, 상기 길이가 짧은 브렌치의 끝단과 상대적으로 길이가 긴 브렌치간을 연결하는 브릿지를 포함하는 것을 특징으로 한다.In order to achieve the above object of the present invention, a liquid crystal display according to an embodiment of the present invention, a substrate, several gate bus lines extending in a first direction of the substrate, substantially perpendicular to the first direction A plurality of data bus lines extending in a second direction to define unit pixels, thin film transistors formed near intersections of the gate bus lines and data bus lines, pixels in contact with the thin film transistors and disposed in respective unit pixels And a storage electrode overlapping with the pixel electrode and extending from the gate bus line in a direction toward a next gate bus line, wherein the storage electrodes have different lengths while being disposed on both sides of the data bus line. A pair of branches extending parallel to the line and the shorter branches It characterized in that it comprises a bridge connecting the ends of the teeth and the relatively long branch.
본 발명에 의하면, 전단 게이트 버스 라인과 일체로 형성되는 스토리지 전극 형성시, 스토리지 전극은 데이터 버스 라인을 중심으로 양측에 데이터 버스 라인과 평행한 한 쌍의 브렌치와 이들 브렌치를 연결하는 브릿지를 포함하도록 형성한다. 이에따라, 스토리지 전극은 결과적으로 화소 전극의 외곽에 위치되어, 스토리지 전극 자체가 블랙 매트릭스의 역할을 한다. 따라서, 블랙 매트릭스에 별도의 마진을 부여하지 않아도 되고, 상기 스토리지 전극이 화소 전극 영역을 차지하지 않으므로, 개구율이 크게 개선된다.According to the present invention, when forming a storage electrode integrally formed with a front gate bus line, the storage electrode includes a pair of branches parallel to the data bus line and a bridge connecting the branches on both sides of the data bus line. Form. Accordingly, the storage electrode is consequently positioned outside the pixel electrode, so that the storage electrode itself serves as a black matrix. Therefore, it is not necessary to provide a separate margin to the black matrix, and since the storage electrode does not occupy the pixel electrode region, the aperture ratio is greatly improved.
또한, 게이트 버스 라인과 데이터 버스 라인의 교차점 부근에 쇼트 발생시, 즉, 브렌치 사이의 게이트 버스 라인 부분과 데이터 버스 라인이 쇼트되었을 경우에는, 브렌치 사이의 게이트 버스 라인 부분을 커팅하고, 브릿지 부분과 데이터 버스 라인이 쇼트되었을 경우에는, 브렌치 부분을 커팅하여, 리페어할 수 있다.When a short occurs near the intersection of the gate bus line and the data bus line, that is, when the gate bus line portion and the data bus line between the branches are shorted, the gate bus line portion between the branches is cut, and the bridge portion and the data are cut off. When the bus line is shorted, the branch portion can be cut and repaired.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 2는 본 발명에 따른 액정 표시 장치의 하부 기판 평면도이다.2 is a plan view of a lower substrate of the liquid crystal display according to the present invention.
도 2를 참조하여, 기판(20) 상에 게이트 버스 라인(11)과 데이터 버스 라인(13) 교차배열되어, 단위 화소 공간(pix)을 한정한다. 보다 구체적으로 설명하자면, 단위 화소 공간(pix)은 한 쌍의 게이트 버스 라인(11)과, 한 쌍의 데이터 버스 라인(13)으로 이루어지며, 본 실시예에서는 예를들어, 한 쌍의 게이트 버스 라인(11)중 아래쪽에 배치되는 것이 해당 단위 화소를 셀렉트(select)하는 것으로 하고, 한쌍의 데이터 버스 라인(13)중 우측에 배치되는 것이 해당 단위화소에 디스플레이 신호를 전달하는 것으로 한다. 이때, 게이트 버스 라인(11)과 데이터 버스 라인(13) 사이에는 게이트 절연막(도시되지 않음)이 개재되어 있다.Referring to FIG. 2, the gate bus line 11 and the data bus line 13 are cross-aligned on the substrate 20 to define a unit pixel space pix. More specifically, the unit pixel space pix includes a pair of gate bus lines 11 and a pair of data bus lines 13. In the present embodiment, for example, a pair of gate buses The lower one of the lines 11 selects the unit pixel, and the lower one of the pair of data bus lines 13 transmits the display signal to the corresponding unit pixel. At this time, a gate insulating film (not shown) is interposed between the gate bus line 11 and the data bus line 13.
또한, 게이트 버스 라인(11)은 자신이 셀렉트하는 단위화소 공간측으로, 단위 화소당 하나씩 연장된 제 1 돌출부(11a)와, 다음단의 게이트 버스 라인측을 향하여 연장된 제 2 돌출부(11b)를 포함한다.In addition, the gate bus line 11 has the first protrusion 11a extending one by one per unit pixel and the second protrusion 11b extending toward the next gate bus line side toward the unit pixel space selected by the gate bus line 11. Include.
여기서, 제 1 돌출부(11)는 데이터 버스 라인(13)과 교차되는 부근에 설치되며, 이 부분은 이후 설명될 박막 트랜지스터의 게이트 전극이 된다.Here, the first protrusion 11 is provided in the vicinity of the intersection with the data bus line 13, and this portion becomes the gate electrode of the thin film transistor to be described later.
상기 제 2 돌출부(13b)는 스토리지 전극으로서, 상기 돌출부(13b)는 각각의 데이터 버스 라인(13)을 중심으로 양측 배치되면서 서로 다른 길이를 가지며 데이터 버스 라인(13)과 평행하게 연장되는 한 쌍의 브렌치(11b-1, 11b-2)와, 상기 길이가 짧은 브렌치(11b-1)의 끝단과 상대적으로 길이가 긴 브렌치간(11b-2)을 연결하는 브릿지(11b-3)를 포함한다. 여기서, 브릿지(11b-3)는 브렌치(11b-1,11b-2)와 직교하는 방향으로 배치된다. 이에따라, 단위 화소 공간(pix)의 좌측 경계 부분에는 상대적으로 긴 길이를 갖는 브렌치(11b-2)가 배치되고, 우측 경계 부분에는 상대적으로 짧은 길이를 갖는 브렌치(11b-1)가 배치된다. 따라서, 실질적으로 하나의 화소에서 스토리지 전극은 좌측 데이터 버스 라인(12)측에서 상대적으로 긴 길이를 갖는 브렌치(11b-2)와, 우측 데이터 버스 라인(12)측에서 상대적으로 짧은 길이를 갖는 브렌치(11b-1) 및 전단 게이트 버스 라인(11)이다.The second protrusion 13b is a storage electrode, and the protrusions 13b are disposed on both sides of each data bus line 13 and have a different length and extend in parallel with the data bus line 13. Branch 11b-1 and 11b-2, and a bridge 11b-3 connecting the ends of the shorter branch 11b-1 to the relatively long branch 11b-2. . Here, the bridges 11b-3 are disposed in the direction orthogonal to the branches 11b-1 and 11b-2. Accordingly, a branch 11b-2 having a relatively long length is disposed at the left boundary portion of the unit pixel space pix, and a branch 11b-1 having a relatively short length is disposed at the right boundary portion. Therefore, in one pixel, the storage electrode has a branch 11b-2 having a relatively long length on the left data bus line 12 side, and a branch having a relatively short length on the right data bus line 12 side. 11b-1 and the front gate bus line 11;
이때, 게이트 버스 라인(11)을 비롯한 제 1 돌출부(11a)와 제 2 돌출부(11b)는 모두 불투명 금속막으로 형성된다.At this time, both the first protrusion 11a and the second protrusion 11b including the gate bus line 11 are formed of an opaque metal film.
또한, 게이트 전극인 제 1 돌출부(11a)의 상부에는 채널층(15)이 배치되고, 채널층(15)의 일측과 오버랩되도록 데이터 버스 라인(13)으로부터 소오스 전극(13a)이 돌출된다. 그리고, 채널층(15)의 타측과 오버랩되도록 드레인 전극(13b)이 배치되어, 박막 트랜지스터(TFT)가 형성된다.In addition, the channel layer 15 is disposed on the first protrusion 11a, which is a gate electrode, and the source electrode 13a protrudes from the data bus line 13 so as to overlap one side of the channel layer 15. The drain electrode 13b is disposed to overlap the other side of the channel layer 15, thereby forming a thin film transistor TFT.
단위 화소 공간(pix) 각각에는 전단 게이트 버스 라인(11)과 단위 화소 공간(pix) 좌우측 경계 부분에 위치하는 브렌치(11b-1,11b-2)와 오버랩되면서, 상기 드레인 전극(13b)과 콘택되도록 화소 전극(17)이 형성된다.Each of the unit pixel spaces pix overlaps the front gate gate line 11 and the branches 11b-1 and 11b-2 positioned at the left and right boundary portions of the unit pixel space pix, and contacts the drain electrode 13b. The pixel electrode 17 is formed as much as possible.
상기 화소 전극(17)과 전단 게이트 버스 라인(11) 및 단위 화소 공간(pix) 좌우측 경계 부분에 위치하는 브렌치(11b-1,11b-2) 사이에는 게이트 절연막이 개재되며, 그것들 사이에서 스토리지 캐패시터가 형성된다.A gate insulating film is interposed between the pixel electrode 17, the front gate bus lines 11, and the branches 11b-1 and 11b-2 located at the left and right boundaries of the unit pixel space pix, and a storage capacitor therebetween. Is formed.
또한, 상기 브렌치들(11b-1,11b-2)은 스토리지 전극의 역할뿐 아니라, 데이터 버스 라인과 인접 배치되므로, 블랙 매트릭스의 역할또한 한다. 이에따라, 상부 기판에서 데이터 버스 라인 방향의 블랙 매트릭스 설계시 오정렬을 고려한 마진을 둘 필요가 없다.In addition, the branches 11b-1 and 11b-2 not only serve as storage electrodes, but also adjacent to data bus lines, and thus also serve as black matrices. This eliminates the need for margin misalignment when designing the black matrix in the data bus line direction on the upper substrate.
아울러, 상기 브렌치(11b-1,11b-2)들이 형성되는 부분은 종래에 블랙 매트릭스가 설치되었던 부분이고, 종래의 스토리지 전극과 같이 화소 전극(17)쪽으로 깊숙히 침범하는 영역이 존재치 않으므로, 개구율이 크게 개선된다.In addition, the portion where the branches 11b-1 and 11b-2 are formed is a portion where a black matrix has been conventionally installed, and since there is no region deeply invading toward the pixel electrode 17 like the conventional storage electrode, the aperture ratio This is greatly improved.
또한, 게이트 버스 라인(11)과 데이터 버스 라인(13)의 교차 부분에서 쇼트가 발생되었을 경우, 브렌치(11b-1,11b-2) 사이의 게이트 버스 라인(11) 부분 또는 브릿지(11b-3)을 선택적으로 컷팅하여, 리페어하므로써, 라인 디펙트와 같은 문제점을 개선할 수 있다.In addition, when a short occurs at the intersection of the gate bus line 11 and the data bus line 13, the portion of the gate bus line 11 or the bridge 11b-3 between the branches 11b-1 and 11b-2. By selectively cutting) and repairing, problems such as line defects can be improved.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 전단 게이트 버스 라인과 일체로 형성되는 스토리지 전극 형성시, 스토리지 전극은 데이터 버스 라인을 중심으로 양측에 데이터 버스 라인과 평행한 한 쌍의 브렌치와 이들 브렌치를 연결하는 브릿지를 포함하도록 형성한다. 이에따라, 스토리지 전극은 결과적으로 화소 전극의 외곽에 위치되어, 스토리지 전극 자체가 블랙 매트릭스의 역할을 한다. 따라서, 블랙 매트릭스에 별도의 마진을 부여하지 않아도 되고, 상기 스토리지 전극이 화소 전극 영역을 차지하지 않으므로, 개구율이 크게 개선된다.As described in detail above, according to the present invention, in forming a storage electrode integrally formed with a front gate bus line, the storage electrode includes a pair of branches parallel to the data bus line on both sides of the data bus line, It is formed to include a bridge connecting the branches. Accordingly, the storage electrode is consequently positioned outside the pixel electrode, so that the storage electrode itself serves as a black matrix. Therefore, it is not necessary to provide a separate margin to the black matrix, and since the storage electrode does not occupy the pixel electrode region, the aperture ratio is greatly improved.
또한, 게이트 버스 라인과 데이터 버스 라인의 교차점 부근에 쇼트 발생시, 즉, 브렌치 사이의 게이트 버스 라인 부분과 데이터 버스 라인이 쇼트되었을 경우에는, 브렌치 사이의 게이트 버스 라인 부분을 커팅하고, 브릿지 부분과 데이터 버스 라인이 쇼트되었을 경우에는, 브렌치 부분을 커팅하여, 리페어할 수 있다.When a short occurs near the intersection of the gate bus line and the data bus line, that is, when the gate bus line portion and the data bus line between the branches are shorted, the gate bus line portion between the branches is cut, and the bridge portion and the data are cut off. When the bus line is shorted, the branch portion can be cut and repaired.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025017A KR100299378B1 (en) | 1998-06-29 | 1998-06-29 | LCD Display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980025017A KR100299378B1 (en) | 1998-06-29 | 1998-06-29 | LCD Display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000003745A true KR20000003745A (en) | 2000-01-25 |
KR100299378B1 KR100299378B1 (en) | 2002-06-20 |
Family
ID=19541529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980025017A KR100299378B1 (en) | 1998-06-29 | 1998-06-29 | LCD Display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100299378B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100672626B1 (en) * | 2000-12-27 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | The structure of liquid crystal display panel and method for fabricating the same |
KR100679916B1 (en) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | Array sustrate for liquid crystal display device and method for fabricating the same |
KR100859524B1 (en) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | A thin film transistor array panel |
CN114578624A (en) * | 2021-12-29 | 2022-06-03 | 滁州惠科光电科技有限公司 | Array substrate and display panel |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101831223B1 (en) | 2011-11-03 | 2018-02-23 | 삼성디스플레이 주식회사 | Display substrate and method of fabricating the same |
KR20230039848A (en) | 2021-09-14 | 2023-03-22 | 한국과학기술원 | Curable siloxane resin composition |
-
1998
- 1998-06-29 KR KR1019980025017A patent/KR100299378B1/en not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100679916B1 (en) * | 2000-05-10 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | Array sustrate for liquid crystal display device and method for fabricating the same |
KR100672626B1 (en) * | 2000-12-27 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | The structure of liquid crystal display panel and method for fabricating the same |
KR100859524B1 (en) * | 2002-07-11 | 2008-09-22 | 삼성전자주식회사 | A thin film transistor array panel |
CN114578624A (en) * | 2021-12-29 | 2022-06-03 | 滁州惠科光电科技有限公司 | Array substrate and display panel |
CN114578624B (en) * | 2021-12-29 | 2023-01-17 | 滁州惠科光电科技有限公司 | Array substrate and display panel |
Also Published As
Publication number | Publication date |
---|---|
KR100299378B1 (en) | 2002-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100278547B1 (en) | Liquid crystal display panel, liquid crystal display device and manufacturing method thereof | |
KR101820032B1 (en) | Thin film transistor panel, liquid crystal display device, and method to repair thereof | |
US7750985B2 (en) | Liquid crystal display panel and repairing method thereof | |
KR100263829B1 (en) | Active matrix substrate and correcting method of structural defect | |
KR100982122B1 (en) | Method for darkening bad pixel in thin film transistor substrate of horizontal electronic field type | |
KR100299378B1 (en) | LCD Display | |
KR20000045318A (en) | Liquid crystal display device with high aperture ratio and projection ratio | |
KR100488942B1 (en) | Tft-lcd with dummy pattern serving both as light shielding and repair | |
KR100686235B1 (en) | A panel for liquid crystal display | |
KR100695614B1 (en) | Repair method for one pixel using laser chemical vapor deposition and a repaired substrate of liquid crystal display device | |
KR100648008B1 (en) | Array Panel used for a Liquid Crystal Display Device | |
KR100574577B1 (en) | Liquid crystal electro-optical display device | |
KR100520376B1 (en) | Liquid crystal display | |
KR100529572B1 (en) | Thin film transistor liquid crystal display | |
KR20020073285A (en) | Liquid crystal display apparatus with address marks connected to connections | |
KR100488925B1 (en) | Liquid crystal display | |
KR100719916B1 (en) | Tft-lcd with means for repairing line open and interlayer short | |
KR19990039160A (en) | Pixel repair method of liquid crystal display | |
KR19990052415A (en) | LCD and its repair method | |
KR100333981B1 (en) | a thin film transistor substrate for liquid crystal displays and repairing methods thereof | |
KR100529562B1 (en) | Liquid Crystal Display with Multiple Repair Lines | |
KR100816328B1 (en) | an liquid crystal display and a thin film transistor panel thereof | |
KR20000003167A (en) | Lcd(liquid crystal display) | |
KR20000042084A (en) | Thin film transistor substrate for liquid crystal display device | |
KR20020016311A (en) | Liquid crystal display device of thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 14 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20170523 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 18 |
|
EXPY | Expiration of term |