KR20000002656A - 전계방출표시소자의 형성방법 - Google Patents

Abstract

본 발명은 전계방출표시소자의 형성방법에 관한 것으로, 저전압으로 구동할 수 있도록 1 ㎛ 크기 이하의 게이트홀이 구비되는 전계방출표시소자의 형성방법에 있어서, 기판 상부에 캐소드 전극을 형성하는 공정과, 전체표면상부에 게이트절연막과 게이트금속을 적층하는 공정과, 상기 게이트금속 상부에 네가티브형 감광막을 형성하는 공정과, 상기 감광막 상부에 CLCB 방법을 이용하여 차광패턴인 액체방울을 형성하는 공정과, 상기 액체방울을 마스크로하여 상기 감광막을 노광 및 현상하여 홀이 형성된 감광막을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 게이트금속과 게이트절연막을 식각하여 상기 캐소드 전극을 노출시키는 게이트 홀을 형성하는 공정과, 상기 감광막을 제거하는 공정으로 게이트홀을 형성함으로써 저저압으로 소자를 구동할 수 있어 소자의 특성 및 신뢰성을 향상시키는 동시에 소자의 대형화를 가능하게 하는 기술이다.

Description

전계방출표시소자의 형성방법

본 발명은 전계방출표시소자의 형성방법에 관한 것으로, 특히 감광막 상부에 씨.엘.씨.비. ( Charged Liquid Cluster Beam, 이하에서 CLCB 라 함 ) 코팅방법으로 액체방울인 차광패턴을 형성하고 이를 이용하여 미세 게이트 홀을 형성함으로써 저전압의 구동을 가능하게 하는 기술에 관한 것이다.

여기서, 상기 CLCB 는, 노즐을 통해 떨어지는 액체방울은 분자간의 응력에 의해 노즐 끝에 매달려 있다가 방울의 크기가 차츰 커짐에 따라 응력에 의한 힘이 방울의 무게를 이기지 못하여 떨어져 내리는 현상을 이용하여 코팅하는 방법을 말한다.

일반적으로, 전계방출소자 ( field emission display ; 이하 FED 라 칭함 ) 는, 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10 V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED 는 CRT 의 고선명성과 액정표시장치 ( liquid crystal display; 이하 LCD 라 칭함 ) 의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히, FED 는 경박형의 제작이 가능할 뿐만 아니라, LCD 의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉, LCD 는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED 는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다. 또한 FED 는 LCD 에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED 는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 에미터와, 상기 에미터의 양측에 정렬되어 있는 게이트와, 상기 게이트와 일정간격 이격되어 있는 애노드(Anode)로 구성되어, 각각 CRT 의 캐소드, 게이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 500∼10 ㎸ 정도의 전압이 인가되어 에미터의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

현재까지 상용화에 가장 접근해 있는 기술인 스핀트 형의 금속팁을 형성하기 위하여 1 ∼ 1.5 ㎛ 직경을 갖는 홀을 광리소그래피 공정에 의해 형성하고 게이트 금속과 절연막을 순차적으로 1 ㎛ 이상의 깊이로 식각해야 하는데 이는 매우 높은 정밀도의 공정조건들을 요구하고 있다.

일반적으로 감광막의 두께는 0.8 ∼ 1.2 ㎛ 정도로 가능한한 얇게 하여 감광막의 두께에 의한 해상도의 저하를 막으려고 하고 있다.

이런 반도체 공정에서는 식각하고자 하는 박막의 두께가 보통 2000 ∼ 3000 Å 정도로 얇아 건식식각시 감광막도 함께 식각되는 선택비 ( 3:1 ∼ 4:1 ) 를 고려해도 0.8 ∼ 1.2 ㎛ 두께의 감광막을 사용하는데는 큰 문제점이 없다.

그러나, FEA 를 제조하는 공정에서는 두께 1 ㎛ 이상의 막을 식각해 홀을 형성해야 하므로 얇은 감광막을 사용하는데 문제점이 있으며, 막이 얇을 경우 열전도도가 나쁜 유리기판을 사용하는 FEA 제조공정에서는 감광막의 버닝 ( bunning ) 가능성도 갖고 있다.

또한, 1 ㎛ 이하의 패턴을 얻기 위해 접촉식 정렬기를 사용하는 경우 이론적으로는 365 ㎚ 파장의 경우 모든 조건이 최적의 상태일때 0.4 ㎛ 까지 미세 패턴 구현이 가능하다고 하나 실질적으로 1 ㎛ 이하 크기의 정밀한 홀 패턴을 형성하기 위해서는 마스크 제작시 높은 정밀도를 요구하는 공정을 거쳐야 하고 매우 많은 시간이 요구되어 마스크 제작에 어려움을 갖고 있으며, 사실상 1 ㎛ 이하의 홀을 갖는 마스크 제조는 불가능한 문제점을 갖고 있다.

도 1 은 종래에 노즐을 통해 떨어지는 액체방울을 도시한 단면도로서, CLCB 방법을 도시하는 개략도이다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 1 ㎛ 이하의 게이트 홀을 형성하여 저전압에서도 구동할 수 있는 전계방출표시소자를 제공할 수 있는 전계방출표시소자의 형성방법을 제공하는데 그 목적이 있다.

도 1 은 종래에 노즐을 통해 떨어지는 액체방울을 도시한 단면도.

도 2 는 본 발명에 따라 프루브 ( probe ) 가 구비된 노즐을 통하여 떨어지는 액체방울을 도시한 단면도.

도 3a 내지 도 3d 는 상기 도 2 의 장치를 이용한 전계방출표시소자의 형성방법을 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11 : 기판 13 : 캐소드전극

15 : 게이트절연막 17 : 게이트금속

19 : 감광막 21 : 액체방울

23 : 게이트 홀 31,41 : 노즐

33 : 플루브 35,43 : 액체

이상의 목적을 달성하기 위해 본 발명에 따른 전계방출표시소자의 형성방법은,

저전압으로 구동할 수 있도록 1 ㎛ 크기 이하의 게이트홀이 구비되는 전계방출표시소자의 형성방법에 있어서,

기판 상부에 캐소드 전극을 형성하는 공정과,

전체표면상부에 게이트절연막과 게이트금속을 적층하는 공정과,

상기 게이트금속 상부에 네가티브형 감광막을 형성하는 공정과,

상기 감광막 상부에 CLCB 방법을 이용하여 차광패턴인 액체방울을 형성하는 공정과,

상기 액체방울을 마스크로하여 상기 감광막을 노광 및 현상하여 홀이 형성된 감광막을 형성하는 공정과,

상기 감광막패턴을 마스크로하여 상기 게이트금속과 게이트절연막을 식각하여 상기 캐소드 전극을 노출시키는 게이트 홀을 형성하는 공정과,

상기 감광막을 제거하는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

도 2, 도 3a 내지 도 3d 는 본 발명의 실시예에 따른 전계방출표시소자의 형성방법을 도시한 단면도이다.

먼저, 유리기판(11) 상부에 캐소드 전극(13)을 형성한다. 그리고, 전체표면상부에 1 ㎛ 정도의 게이트절연막(15)을 형성하고 그 상부에 게이트금속(17)을 적층한다. (도 3a)

그리고, 전체표면상부에 네가티브형 감광막(19)을 0.5 ∼ 1.5 ㎛ 정도의 두께로 형성하고 이를 프리-베이킹 ( pre-baking ) 한다.

그 다음에, 상기 감광막(19) 상부에 빛을 차단할 수 있는 액체방울(21)을 상기 캐소드 전극(13)의 상측에 형성한다.

이때, 상기 액체방울(21)은 도 2 의 장치를 이용한 CLCB 방법으로 빛이나 자외선이 투과되지않는 블랙 매트릭스와 같은 차광물질로 형성하되, 1 ㎛ 이하의 크기로 형성한 것이다.

참고로, 상기 도 2 는 상기 액체방울(21)을 형성하기 위한 장치로서, 노즐(31)내부에 플루브 ( probe ) (33)를 구비하고, 여기에 전압을 가함으로써 액체(35) 내 분자들의 응력이 감소되어 방울의 크기를 감소시킨다. 예를들어 800 ㎛ 크기의 앨체방울을 10 ㎚ 크기로 감소시킬 수 있다. (도 3b,도 2)

그 다음에, 상기 액체방울(21)을 마스크로하여 상기 감광막(19)을 노광한다.

그리고, 상기 액체방울(21)을 제거하고 상기 감광막(19)을 현상한 다음, 하드베이킹 ( hard bakeing ) 함으로써 홀패턴을 갖는 감광막(19)을 형성한다. (도 3c)

그리고, 상기 감광막(19)을 마스크로하여 상기 게이트금속(17)과 게이트절연막(15)을 식각하여 상기 캐소드 전극(13)을 노출시키는 게이트 홀(23)을 형성한다. (도 3d)

이상에서 설명한 바와같이 본 발명에 따른 전계방출표시소자의 형성방법은, CLCB 방법을 이용하여 1 ㎛ 이하의 크기를 갖는 게이트 홀을 고른 크기로 형성함으로써 저전압으로도 구동할 수 있는 전계방출표시소자를 제조하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

1. 저전압으로 구동할 수 있도록 1 ㎛ 크기 이하의 게이트홀이 구비되는 전계방출표시소자의 형성방법에 있어서,

   기판 상부에 캐소드 전극을 형성하는 공정과,

   전체표면상부에 게이트절연막과 게이트금속을 적층하는 공정과,

   상기 게이트금속 상부에 네가티브형 감광막을 형성하는 공정과,

   상기 감광막 상부에 CLCB 방법을 이용하여 차광패턴인 액체방울을 형성하는 공정과,

   상기 액체방울을 마스크로하여 상기 감광막을 노광 및 현상하여 홀이 형성된 감광막을 형성하는 공정과,

   상기 감광막패턴을 마스크로하여 상기 게이트금속과 게이트절연막을 식각하여 상기 캐소드 전극을 노출시키는 게이트 홀을 형성하는 공정과,

   상기 감광막을 제거하는 공정을 포함하는 전계방출표시소자의 형성방법.
2. 제 1 항에 있어서,

   상기 액체방울은 블랙매트릭스와 같이 빛이나 자외선을 차단할 수 있는 물질로 형성하는 것을 특징으로하는 전계방출표시소자의 형성방법.
3. 제 1 항에 있어서,

   상기 CLCB 방법은 전압을 인가할 수 있는 프루브 ( probe ) 가 노즐 내부에 구비되는 장치를 이용하여 실시하는 것을 특징으로하는 전계방출표시소자의 형성방법.