KR20000002535A - 반도체 소자의 리던던시 회로 - Google Patents
반도체 소자의 리던던시 회로 Download PDFInfo
- Publication number
- KR20000002535A KR20000002535A KR1019980023358A KR19980023358A KR20000002535A KR 20000002535 A KR20000002535 A KR 20000002535A KR 1019980023358 A KR1019980023358 A KR 1019980023358A KR 19980023358 A KR19980023358 A KR 19980023358A KR 20000002535 A KR20000002535 A KR 20000002535A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- output
- drain
- unit
- input unit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 description 15
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 101150110971 CIN7 gene Proteins 0.000 description 6
- 101150110298 INV1 gene Proteins 0.000 description 6
- 238000007664 blowing Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 리던던시 회로를 개시한다.
개시된 본 발명은, 로우 신호가 입력되면 턴온되어 로우 신호를 출력하는 입력부와, 입력부와 접속되며, 다수개의 리던던트 휴즈를 포함하는 휴즈부와, 입력부 또는 휴즈부의 출력을 증폭하여 출력하는 입력부와 출력부 사이에 다수개의 리던던트 휴즈로 구성되는 휴즈부를 포함하는 리던던시 회로에 있어서, 휴즈부의 리던던트 휴즈는 드레인이 오픈된 N모스 트랜지스터로서, 그것은 모두 병렬 연결되어 있으며, 드레인은 입력부와 연결되고, 소오스는 전원 전압과 접속되어 있으며, 노말 워드 라인 동작시에는 상기 N모스의 드레인이 오픈된 채로, 입력부의 출력이 곧 리던던시 회로의 출력이 되고, 리던던시 동작시에는 N모스의 드레인이 연결되어, 휴즈부의 출력이 리던던시 회로의 출력이 되는 것을 특징으로 한다.
Description
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 반도체 소자의 리던던시 회로에 관한 것이다.
일반적으로, 반도체 소자에 있어서 리던던시는 여분의 셀로서, 페일(fail)이 발생된 로우(row)나 칼럼(column)을 교체하여 주는 회로이다.
이러한 리던던시 셀은 다이내의 로우나 칼럼에 불량 발생시, 리던던시 셀의 휴즈를 레이져에 의하여 개방하여, 여분의 셀이 메모리 셀의 역할을 대신하게 된다.
종래의 리던던시는 제 1 폴리실리콘 휴즈 블로잉(fuse blowing) 방식을 이용하며, 이 제 1 폴리실리콘 휴즈 블로잉 방식에 따른 리던던시 회로도가 도 1에 제시되었다. 여기서, 폴리 휴즈 블로잉 방식이란, 공지된 바와 같이, 제 1 폴리실리콘 즉, 모스 트랜지스터의 게이트 전극에 따라, 노말 워드 라인 동작 및 리던던시 동작을 수행하는 것, 즉, 휴즈가 폴리실리콘이다.
즉, 제 1 폴리실리콘 휴즈 블로잉 방식에 따른 리던던시 회로는, 도 1에서와 같이, 입력부(1)와 출력부(3) 사이에 다수개 즉, 로우의 수만큼의 리던던트 휴즈로 구성된 휴즈부(5)가 구성된다.
여기서, 입력부(1)는 제 1 P모스 트랜지스터(이하 P모스:p1)로 구성되고, 이 제 1P모스의 소오스에는 전원 전압(VDD)이 인가되고, 드레인에는 휴즈부(5)가 연결된다. 아울러, 제 1 P모스(p1)의 게이트에는 제 1 선택 신호(xdpb)가 인가된다.
휴즈부(5)는 입력부(1)의 제 1 P모스(p1)의 드레인과 병렬로 접속된 다수개의 N모스(n1-nn)로 구성된다. 여기서, 다수개의 N모스(n1-nn)의 드레인은 제 1 P모스(p1)의 드레인과 공통으로 접속되며, 소오스는 모두 그라운드된다. 또한, N모스들의 게이트 각각에는 각각 제 2 선택 신호(qaxij, i,j=1∼n)가 입력된다.
출력부(3)는 휴즈부(5)의 N모스(n1-nn)의 드레인과 드레인이 접속된 제 2P모스(p2)와, 제 2P모스(p2)의 게이트와 드레인 사이에 접속되는 제 1 인버터(inv1) 및 제 1 인버터(inv1)로부터 반전된 신호를 재차 반전시키는 제 2 인버터(inv2)로 구비된다. 여기서, 제 2P모스(p2)의 소오스에는 전원 전압(VDD)이 인가되며, 제 2 인버터(inv2)의 출력(nrdi)에 따라, 노말 워드 라인 동작 및 리던던시 동작을 결정한다. 여기서, 이때, 제 2 인버터(inv2)의 출력이 로우(low)이면, 노말 워드 라인 동작을 하고, 하이(high)이면 리던던시 동작을 수행한다.
이러한 구성을 갖는 종래의 로우 리던던시 회로는 다음과 같은 동작을 한다.
먼저, 노말 워드 라인 동작에 대하여 설명하면, 제 1 선택 신호(xdpb) 및 제 2 선택 신호(qaxij)에 하이(high) 신호를 인가한다. 그러면, 입력부(1)의 제 1P모스(p1)가 오프되고, 휴즈부(5)의 n모스(n1-nn)은 모두 턴온되어, 노드 A(node A)는 로우 상태가 된다. 이에따라, 제 1 인버터(inv1)의 출력은 하이 상태가 되고, 제 1 인버터(inv1)의 출력을 입력으로 하는 제 2 P모스(p2)는 오프되며, 제 2 인버터(inv2)의 출력은 "로우"가 된다. 이에 따라, 노말 워드 라인 동작을 한다.
한편, 리던던시 동작은, 제 1 선택 신호(xdpb) 및 제 2 선택 신호(qaxij)로 "로우" 신호를 인가한다. 그러면, 입력부(1)는 턴온되고, 휴즈부(5)는 모두 턴오프되어, 노드 A의 출력은 VDD 즉 "하이"가 되고, 제 2 인버터(inv2)의 출력은 "하이"가 된다. 이어 리던던시 동작을 수행한다.
상기와 같은 제 1 폴리실리콘 휴즈 블로잉 방식은, 게이트 전극 즉, 제 1 폴리실리콘에 인가되는 신호에 의하여 노말 워드 라인 또는 리던던시 동작이 결정된다. 그러나, 폴리실리콘은 공지된 바와 같이, 금속보다 저항이 상당히 크므로, 신호 지연이 발생된다. 또한, 리던던시 동작을 수행하기 위하여, 손상된 게이트 라인의 커팅시, 반도체 소자의 결과물 측면에서 볼 때, 게이트 전극은 반도체 기판 근처에 매립되어 있으므로, 리페어를 수행하기 위한 에칭 공정시, 에칭 시간이 길다. 또한, 제 1 폴리실리콘 즉, 게이트 전극을 에칭하기 위한 에치 타겟이 다른 물질에 비하여 커서, 휴즈 위에 자연 산화막이 발생될 소지가 높으며, 이러한 자연 산화막은 제어하기에도 매우 어렵다.
따라서, 본 발명의 목적은 신호 지연없이 신속하게 리페어를 수행할 수 있는 반도체 소자의 리던던시 회로를 제공하는 것이다.
또한, 본 발명의 다른 목적은 리페어를 위한 손상된 부분의 커팅시 에칭 시간 및 에치 타겟의 크기를 줄일 수 있는 반도체 소자의 리던던시 회로를 제공하는 것이다.
도 1은 종래의 폴리실리콘 블로잉 방식의 리던던시 회로도.
도 2는 본 발명에 따른 반도체 소자의 리던던시 회로도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 입력부 13 : 출력부
15 : 휴즈부 P1 : P 모스
N1-Nn,NN : N 모스
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 로우 신호가 입력되면 턴온되어 로우 신호를 출력하는 입력부와, 상기 입력부와 접속되며, 다수개의 리던던트 휴즈를 포함하는 휴즈부와, 상기 입력부 또는 휴즈부의 출력을 증폭하여 출력하는 입력부와 출력부 사이에 다수개의 리던던트 휴즈로 구성되는 휴즈부를 포함하는 리던던시 회로에 있어서, 상기 휴즈부의 리던던트 휴즈는 드레인이 오픈된 N모스 트랜지스터로서, 그것은 모두 병렬 연결되어 있으며, 드레인은 입력부와 연결되고, 소오스는 전원 전압과 접속되어 있으며, 노말 워드 라인 동작시에는 상기 N모스의 드레인이 오픈된 채로, 입력부의 출력이 곧 리던던시 회로의 출력이 되고, 리던던시 동작시에는 N모스의 드레인이 연결되어, 휴즈부의 출력이 리던던시 회로의 출력이 되는 것을 특징으로 한다.
본 발명에 의하면, 휴즈의 N모스의 드레인을 모두 오픈시킨 상태에서 노말 워드 라인 동작을 수행한다. 그리고 리던던시 동작시에는, 오픈된 부분을 메탈 블로잉 방식으로 연결시키어, 별도의 에칭 공정없이 리던던시 동작을 수행하도록 한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2는 본 발명에 따른 메탈 블로우 방식을 이용한 리던던시 회로도이다. 도면에서 도면 부호 11은 입력부를 나타내고, 13은 출력부를 나타내고, 15는 휴즈부를 나타낸다. 본 실시예에서는 종래의 폴리 휴즈 대신 메탈 즉, 금속 배선 휴즈(이하, 메탈 휴즈)를 사용하도록, 리던던시 회로를 재구성하였다.
즉, 메탈 휴즈는 도 2에 도시된 바와 같이, 입력부(11)와 출력부(13) 사이에 다수개의 리던던트 휴즈로 구성된 휴즈부(15)가 구성된다.
여기서, 입력부(11)는 제 1 P모스(P1)로 구성되고, 이 제 1P모스(P1)의 소오스에는 그라운드되고, 드레인에는 휴즈부(15)가 연결된다. 아울러, 제 1 P모스(P1)의 게이트에는 제 1 선택 신호(xdpb)가 인가된다.
휴즈부(15)는 입력부(11)의 제 1 P모스(P1)의 드레인과 병렬로 접속된 다수개의 N모스(N1-Nn)로 구성된다. 여기서, 다수개의 N모스(n1-nn)의 드레인은 제 1 P모스(P1)의 드레인과 접속되고, 소오스에는 전원전압(VDD)이 인가된다. 또한, N모스(Nn-Nn)들의 게이트 각각에는 각각 제 2 선택 신호(qaxij, i,j=1∼n)가 입력된다. 여기서, N모스(N1-Nn)의 드레인 부분은 모두 오픈되어 있다. 여기서, 오픈된 부분은 X로 표시되어 있다.
출력부(13)는 휴즈부(15)의 N모스(N1-Nn)의 드레인과 소오스가 접속되는 출력 N모스(NN)와, 출력 N모스(N2)의 게이트와 드레인 사이에 접속되는 제 1 인버터(INV1) 및 제 1 인버터(INV1)로부터 반전된 신호를 재차 반전시키는 제 2 인버터(INV2)를 포함한다. 여기서, 출력 N모스(NN)의 드레인은 그라운드되며, 제 2 인버터(INV2)의 출력(nrdi)에 따라, 노말 워드 라인 동작 및 리던던시 동작을 결정한다. 여기서, 출력 N모스(NN)와 제 1 인버터(INV1) 대신 두 개의 인버터가 병렬로 연결되는 래치를 이용할 수 있다. 이때, 제 2 인버터(INV2)의 출력이 로우(low)이면, 노말 워드 라인 동작을 하고, 하이(high)이면 리던던시 동작을 한다.
이하 본 발명의 리던던시 회로의 동작을 설명한다.
먼저, 노말 워드 라인 동작에 대하여 설명하면, 제 1 선택 신호(xdpb)로 로우 신호를 인가한다. 이때, 제 2 선택 신호(qaxij)는 N모스의 드레인이 오픈되어 있으므로, 어떠한 신호가 인가되어도 상관없다. 그러면, 입력부(1)의 제 1P모스(P1)가 턴온되어, 노드 A는 그라운드 전압 즉, 로우를 나타낸다. 그러면, 노드 A점의 로우 신호는 제 1 인버터(INV1)에 의하여 반전되어, 하이를 출력하고, 이 하이 신호에 의하여 출력 N모스는 턴온되어, 노드 A는 다시 로우 신호를 나타낸다. 따라서, 제 2 인버터(INV2)를 통과한 신호는 로우를 나타내어 노말워드 라인 동작을 수행한다.
한편, 리던던시 동작시에는 제 1 선택 신호(xdpb) 및 제 2 선택 신호(qaxij)에 모두 하이 신호를 인가한다. 이때, 휴즈부(15)의 오픈된 N모스(N1-Nn) 부분은 메탈 블로잉 방식에 의하여, 레이져 빔을 인가한다. 그러면, 메탈이 녹아흘러 오픈된 부분이 연결된다. 그러면, 제 1 P모스(P1)는 턴오프되고, N모스(N1-Nn)는 모두 턴온되어, 노드 A는 전원전압(VDD)를 나타낸다.
이에따라, 제 1 인버터(INV1)의 출력은 로우 상태가 되고, 제 1 인버터(INV1)의 출력을 입력으로 하는 출력 N모스(NN)는 오프되며, 제 2 인버터(INV2)의 출력은 "하이"가 되어, 리던던시 동작을 수행한다.
이때, 본 실시예에 따른 리던던시 회로는 종래와 같이 휴즈부를 구성하는 트랜지스터들의 게이트 전극에 인가되는 신호에 의하여 결정되는 것이 아니라, 커팅되어져 있는 최상부의 금속 배선을 녹이므로써, 상기와 같은 동작을 진행하는 것이다. 이때, 금속은 폴리실리콘(게이트 전극)보다 전도 특성이 탁월하므로, 신속하게 리페어를 수행할 수 있는 잇점이 있다.(보완 부탁드립니다.)
또한, 본 실시예에서는 최상부의 금속배선 휴즈를 이용하므로써, 종래의 기판의 표면에 위치된 게이트 전극보다 에칭 시간이 적게 걸리고, 반도체 기판 구조물의 손상을 줄일수 있다.(보완 부탁드립니다.)
그리고, 금속 배선 휴즈를 사용하게 되면, 에치 타겟이 종래의 게이트 휴즈의 에치 타겟보다 적으므로, 에치시 자연 산화막의 발생률을 줄일 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 첫째로, 최상부의 금속배선을 휴즈로 사용하므로, 신호지연이 감소된다. 둘째로, 기판을 최하단으로 볼 때, 최상단에 위치되므로 폴리 휴즈를 에칭하는 시간보다 더욱 짧은 시간이 걸린다. 셋째로, 금속 배선 휴즈가 반도체 기판 결과물의 최상단에 위치하므로, 리페어시, 기판 결과물에 영향을 미치지 않는다. 끝으로, 폴리 휴즈보다 에치 타겟이 작으므로, 휴즈 커팅시 자연 산화막이 발생을 줄일 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (3)
- 로우 신호가 입력되면 턴온되어 로우 신호를 출력하는 입력부;상기 입력부와 접속되며, 다수개의 리던던트 휴즈를 포함하는 휴즈부;상기 입력부 또는 휴즈부의 출력을 증폭하여 출력하는 입력부와 출력부 사이에 다수개의 리던던트 휴즈로 구성되는 휴즈부를 포함하는 리던던시 회로에 있어서,상기 휴즈부의 리던던트 휴즈는 드레인이 오픈된 N모스 트랜지스터로서, 그것은 모두 병렬 연결되어 있으며, 드레인은 입력부와 연결되고, 소오스는 전원 전압과 접속되어 있으며,노말 워드 라인 동작시에는 상기 N모스의 드레인이 오픈된 채로, 입력부의 출력이 곧 리던던시 회로의 출력이 되고,리던던시 동작시에는 N모스의 드레인이 연결되어, 휴즈부의 출력이 리던던시 회로의 출력이 되는 것을 특징으로 하는 반도체 소자의 리던던시 회로.
- 제 1 항에 있어서, 상기 입력부는 P모스 트랜지스터로 구성되며, 그것의 드레인은 휴즈부와 연결되고, 소오스는 그라운드되는 것을 특징으로 하는 반도체 소자의 리던던시 회로.
- 제 1 항 또는 제 2 항에 있어서, 상기 출력부는 휴즈부의 드레인과 소오스가 접속되고 소오스는 그라운드되는 N모스 트랜지스터와, 상기 N모스 트랜지스터의 게이트와 소오스 사이에 연결되는 제 1 인버터 및 상기 제 1 인버터의 출력을 재차 반전시키는 제 2 인버터를 포함하는 것을 특징으로 하는 반도체 소자의 리던던시 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0023358A KR100434717B1 (ko) | 1998-06-22 | 1998-06-22 | 반도체 소자의 리던던시 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0023358A KR100434717B1 (ko) | 1998-06-22 | 1998-06-22 | 반도체 소자의 리던던시 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000002535A true KR20000002535A (ko) | 2000-01-15 |
| KR100434717B1 KR100434717B1 (ko) | 2004-07-16 |
Family
ID=19540225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0023358A KR100434717B1 (ko) | 1998-06-22 | 1998-06-22 | 반도체 소자의 리던던시 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100434717B1 (ko) |
-
1998
- 1998-06-22 KR KR10-1998-0023358A patent/KR100434717B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100434717B1 (ko) | 2004-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521958B1 (en) | MOSFET technology for programmable address decode and correction | |
| EP0477809B1 (en) | High speed redundant rows and columns for semiconductor memories | |
| US5914524A (en) | Semiconductor device | |
| JP4992149B2 (ja) | モス構造のアンチヒューズを利用したメモリリペア回路 | |
| EP0355768B1 (en) | Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells | |
| US6108261A (en) | Repair circuit for redundancy circuit with anti-fuse | |
| US20020051399A1 (en) | Semiconductor device including a fuse circuit in which the electric current is cut off after blowing so as to prevent voltage fall | |
| JPS59203299A (ja) | 冗長ビット付メモリ | |
| KR100880058B1 (ko) | 프로그램가능한 판독전용 메모리 | |
| US5440246A (en) | Programmable circuit with fusible latch | |
| JP3307349B2 (ja) | プログラム回路および冗長アドレスデコーダ | |
| KR100434717B1 (ko) | 반도체 소자의 리던던시 회로 | |
| US7362159B2 (en) | Semiconductor integrated circuit | |
| US6366503B2 (en) | Semiconductor storage device | |
| US6850450B2 (en) | Fuse box including make-link and redundant address decoder having the same, and method for repairing defective memory cell | |
| JP2655970B2 (ja) | 半導体メモリ・リダンダンシ回路 | |
| KR100535021B1 (ko) | 리페어 장치 | |
| US6236241B1 (en) | Redundant decoder having fuse-controlled transistor | |
| KR940007541B1 (ko) | 반도체 집적회로장치 | |
| JPS6146045A (ja) | 半導体装置 | |
| US6888216B2 (en) | Circuit having make-link type fuse and semiconductor device having the same | |
| JPH0896594A (ja) | 半導体記憶装置 | |
| KR100649970B1 (ko) | 리던던시 회로 | |
| JP3350828B2 (ja) | 容量性溶着スイッチ及びそれを用いた半導体集積回路装置 | |
| KR940006144Y1 (ko) | 반도체 메모리의 리페어 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980622 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20020409 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19980622 Comment text: Patent Application |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20040422 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20040525 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20040527 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20070419 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080425 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090427 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100423 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110429 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |