KR19990084253A

KR19990084253A - 반도체 장치의 번-인 테스트 장치 및 방법

Info

Publication number: KR19990084253A
Application number: KR1019980015852A
Authority: KR
Inventors: 김은한; 한의규
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-05-02
Filing date: 1998-05-02
Publication date: 1999-12-06

Abstract

본 발명은 반도체 장치의 번-인 테스트 장치 및 방법을 공개한다. 그 장치는 반전 제어신호에 응답하여 액티브되는 소정수의 제1반도체 장치들, 소정수의 제1반도체 장치들로 반전 제어신호를 인가하기 위한 반전 제어 신호 인가라인, 제어신호에 응답하여 액티브되는 소정수의 제2반도체 장치들, 소정수의 제2반도체 장치들로 제어신호를 인가하기 위한 제어신호 인가라인, 및 제1 및 제2반도체 장치들로 입력 신호들을 인가하기 위한 공통 신호 인가라인으로 구성되어 있다. 그 방법은 소정수의 제1 및 제2 반도체 장치들의 번-인 테스트 방법에 있어서, 소정수의 제1반도체 장치들로 반전 제어신호를 인가하고 입력 신호들을 인가하여 동작을 수행하는 단계, 및 소정수의 제2반도체 장치들로 제어신호를 인가하고 입력신호들을 인가하여 동작을 수행하는 단계로 이루어져 있다. 따라서, 동작 전류의 과다로 인하여 정상인 장치에 끼치는 손상을 제거할 수 있다.

Description

반도체 장치의 번-인 테스트 장치 및 방법

본 발명은 반도체 장치의 번-인(BURN-IN) 테스트 장치 및 방법에 관한 것으로, 특히 번-인 테스트시에 동작 전류를 줄일 수 있는 반도체 장치의 번-인 테스트 장치 및 방법에 관한 것이다.

반도체 시장의 경쟁이 날로 치열해지고 반도체 제품의 사용 용도와 사용 환경도 다양해짐에 따라 제품에 대한 품질 또한 고품질을 요구하게 된다.

반도체 장치의 테스트 항목중 번-인 테스트는 제품의 초기 수명 불량을 검출할 목적으로 고온에서 특정시간 동안 반도체 장치내에 스트레스(STRESS)를 가하는 공정으로 이는 필드내에서 장시간 사용할 수 있도록 신뢰성을 보장하기 위한 테스트 공정이다.

종래의 번-인 테스트 공정은 고온에서 장시간 동안 복수개의 반도체 장치들에 스트레스를 인가하면서 장치를 동작시키게 된다. 그런데, 복수개의 반도체 장치들에 제어신호를 동시에 인가하여 장치를 액티브시켜 동작전류를 발생시킴으로써 많은 양의 전류가 흐르게 된다.

이와같이 흐르는 많은 양의 전류 때문에 번-인 공정을 제대로 진행하기 어려운 상황이 발생하거나 많은 전류로 인하여 반도체 장치에 과도한 스트레스가 가해져서 원래는 정상인 반도체 장치에까지 손상을 입히는 문제점이 발생하게 되었다.

본 발명의 목적은 번-인 테스트 공정시에 발생하는 동작전류의 양을 줄일 수 있는 반도체 장치의 번-인 테스트 장치를 제공하는데 있다.

본 발명의 다른 목적은 상기 목적을 달성하기 위한 반도체 장치의 번-인 테스트 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 번-인 테스트 장치는 반전 제어신호에 응답하여 액티브되는 소정수의 제1반도체 장치들, 상기 소정수의 제1반도체 장치들로 반전 제어신호를 인가하기 위한 반전 제어 신호 인가라인, 제어신호에 응답하여 액티브되는 소정수의 제2반도체 장치들, 상기 소정수의 제2반도체 장치들로 제어신호를 인가하기 위한 제어신호 인가라인, 및 상기 제1 및 제2반도체 장치들로 입력 신호들을 인가하기 위한 공통 신호 인가라인을 구비한 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치의 번-인 테스트 방법은 소정수의 제1 및 제2 반도체 장치들의 번-인 테스트 방법에 있어서, 상기 소정수의 제1반도체 장치들로 반전 제어신호를 인가하고 입력 신호들을 인가하여 동작을 수행하는 단계, 및 상기 소정수의 제2반도체 장치들로 제어신호를 인가하고 상기 입력신호들을 인가하여 동작을 수행하는 단계를 구비한 것을 특징으로 한다.

도1은 종래의 반도체 장치의 번-인 테스트시의 신호 라인 배치방법을 설명하기 위한 것이다.

도2는 종래의 반도체 메모리 장치의 번-인 테스트시에 인가되는 신호들의 타이밍을 나타내는 것이다.

도3은 본 발명의 반도체 장치의 번-인 테스트시의 신호 라인 배치방법을 설명하기 위한 것이다.

도4는 본 발명의 반도체 장치의 번-인 테스트시에 인가되는 신호들의 타이밍을 나타내는 것이다.

이하, 첨부한 도면을 참조하여 본 발명의 반도체 장치의 번-인 테스트 장치 및 방법을 설명하기 전에 종래의 반도체 장치의 번-인 테스트 장치 및 방법을 설명하면 다음과 같다.

도1은 종래의 반도체 장치의 번-인 테스트시의 신호 라인 배열 방법을 설명하기 위한 것으로, 번-인 보드(100), 복수개의 반도체 장치(집적회로;IC)들(10), 제어신호 입력단자(1)로부터의 제어신호를 복수개의 반도체 장치들(10)로 인가하기 위한 제어신호 인가라인들(20), 및 공통 신호 입력단자(2)로 부터의 신호들을 복수개의 반도체 장치들(10)로 인가하기 위한 공통 신호 인가라인들(30)로 구성되어 있다.

도1의 구성은 복수개의 반도체 장치들(10)을 액티브하기 위한 제어신호 입력단자(1)로 제어신호가 제어신호 인가라인들(2)을 통하여 동시에 인가하도록 구성되어 있다. 그리고, 공통 신호 입력단자(2)로 부터의 신호가 공통 신호 인가라인들(30)을 통하여 동시에 인가되도록 구성되어 있다.

도2는 도1에 나타낸 반도체 장치가 반도체 메모리 장치인 경우의 신호들의 타이밍을 나타내는 것으로, 공통 공급신호가 공통 선택신호 라인(30)으로 인가되고, 반전 칩 선택신호(CSB)가 제어신호 인가라인(20)으로 인가되면, 모든 반도체 메모리 장치들이 선택되어 액티브 상태로 된다. 이 상태에서, 어드레스 신호(ADD)는 완전히 천이하고, 칩을 제어하기 위한 반전 칩 제어신호(CSB)를 이용하여 칩 인에이블 구간에서 각각의 장치들(10)에 "0" 또는 "1" 데이터를 반복적으로 셀에 라이트함으로써 반도체 메모리 장치의 셀들에 스트레스를 가한다.

그런데, 이때 보드(100)내에 장착된 반도체 메모리 장치들은 칩 제어신호가 인에이블되는 구간에서 동시에 모든 반도체 메모리 장치들이 동작상태로 진입하기 때문에 상당히 많은 양의 동작 전류가 흘러서 번-인 장치 및 반도체 장치들에 쓸모없는 부하(loading)와 손상(damage)을 주어서 이로인한 문제점을 야기할 수 있게 된다.

즉, 종래의 반도체 장치의 번-인 테스트시에는 제어신호가 모든 반도체 장치들(10)에 동시에 인가됨으로 인해서 동작 전류가 증가한다는 문제점이 있었다. 또한, 이와같은 동작 전류의 증가가 번-인 장치의 한계에 부딪쳐 정상적인 번-인 테스트를 어렵게 하거나 정상인 반도체 장치에 영향을 미쳐 불량인 반도체 장치로 만들 수가 있다는 문제점이 있었다.

도3은 본 발명의 반도체 장치의 번-인 테스트시의 신호 라인 배열 방법을 설명하기 위한 것으로, 보드(100)내에 장착된 복수개의 반도체 장치들(10), 반전 제어신호 입력단자(3)를 통하여 반전 제어신호를 복수개의 반도체 장치들(10)중의 1/2로 인가하기 위한 반전 제어신호 인가라인들(40), 제어신호 입력단자(4)를 통하여 제어신호를 복수개의 반도체 장치들(10)중의 나머지 1/2로 인가하기 위한 제어신호 인가라인들(50), 및 공통 신호 입력단자(2)로 부터의 신호들을 복수개의 반도체 장치들(10)로 인가하기 위한 공통 신호 인가라인들(30)로 구성되어 있다.

도3에 나타낸 구성은 복수개의 반도체 장치들(10)중의 절반은 반전 제어신호에 응답하여 동작하도록 하고, 나머지 절반은 제어신호에 응답하여 동작하도록 구성한 것이다. 이와같이 구성함으로써 동작 전류를 감소할 수 있으며, 따라서, 동작 전류의 증가로 인하여 발생하는 문제점을 해결할 수 있게 된다는 것이다.

도4는 도3에 나타낸 반도체 장치가 반도체 메모리 장치인 경우의 신호들의 타이밍을 나타내는 것으로, 공통 공급 신호가 공통 선택 신호라인(30)으로 인가되고, 칩 선택신호(CS)가 제어신호 인가라인(50)으로 인가되며, 반전 칩 선택신호(CSB)가 제어신호 인가라인(40)으로 인가되면, 1/2의 반도체 메모리 장치들이 선택되어 액티브 상태로 된다.

반도체 메모리 장치들이 선택되어 액티브 상태로 된다. 이 상태에서, 어드레스 신호(ADD)는 완전히 천이하고, 칩을 제어하기 위한 반전 칩 제어신호(CSB)를 이용하여 칩 인에이블 구간에서 장치들(10)의 절반에 "0" 또는 "1" 데이터를 반복적으로 라이트하여 반도체 메모리 장치의 셀에 스트레스를 가한다. 그리고, 칩을 제어하기 위한 칩 제어신호(CS)를 이용하여 칩 인에이블 구간에서 각각의 장치들(10)의 나머지 절반에 "0" 또는 "1" 데이터를 반복적으로 라이트하여 반도체 메모리 장치의 셀에 스트레스를 가한다. 타이밍도를 보면 알 수 있듯이, 반전 칩 제어신호(CSB) 및 반전 라이트 인에이블 신호(WEB)가 "로우"레벨이거나, 칩 제어신호(CS) 및 반전 라이트 인에이블 신호(WEB)가 "로우"레벨인 경우 라이트 동작이 이루어지게된다. 즉, 한 사이클내에서, 모든 반도체 메모리 장치의 셀들로 라이트 동작이 이루어지게 되는데, 한 사이클중의 1/2사이클에는 1/2의 메모리 장치들(10)로 데이터가 라이트되고, 한 사이클중의 나머지 1/2사이클에서는 나머지 1/2의 메모리 장치들(10)로 데이터가 라이트된다.

상기 실시예에서는 복수개의 메모리 장치들을 1/2씩 나누어 동작시키는 방법을 소개하였으나, 경우에 따라서는 더 세분화하여 동작시켜도 상관없다.

즉, 본 발명의 반도체 장치의 번-인 테스트 장치 및 방법은 복수개의 반도체 장치를 동시에 액티브 상태로 가져가는 것이 아니라 세분하여 액티브 상태로 가져감으로써 과도한 동작 전류에 의한 문제점을 방지할 수 있다는 것이다.

따라서, 본 발명의 반도체 장치의 번-인 테스트 장치 및 방법은 동작 전류의 과다로 인하여 정상인 장치에 끼치는 손상을 제거할 수 있다.

Claims

반전 제어신호에 응답하여 액티브되는 소정수의 제1반도체 장치들;

상기 소정수의 제1반도체 장치들로 반전 제어신호를 인가하기 위한 반전 제어 신호 인가라인;

제어신호에 응답하여 액티브되는 소정수의 제2반도체 장치들;

상기 소정수의 제2반도체 장치들로 제어신호를 인가하기 위한 제어신호 인가라인; 및

상기 제1 및 제2반도체 장치들로 입력 신호들을 인가하기 위한 공통 신호 인가라인을 구비한 것을 특징으로 하는 반도체 메모리 장치의 번-인 테스트 장치.
소정수의 제1 및 제2 반도체 장치들의 번-인 테스트 방법에 있어서,

상기 소정수의 제1반도체 장치들로 반전 제어신호를 인가하고 입력 신호들을 인가하여 동작을 수행하는 단계; 및

상기 소정수의 제2반도체 장치들로 제어신호를 인가하고 상기 입력신호들을 인가하여 동작을 수행하는 단계를 구비한 것을 특징으로 하는 반도체 장치의 번-인 테스트 방법.