KR19990083591A - 광변조장치 - Google Patents

Abstract

강유전성 액정 표시 장치(FLCD)와 같은 광변조 장치는 어드레스 가능한 변조 소자 또는 화소의 행렬과, 각 소자의 투과 레벨을 나머지 소자들의 투과 레벨과 관련하여 변화시키기 위하여 각 소자를 일련의 어드레싱 프레임에서 선택적으로 어드레스하기 위한 관련 회로를 포함한다. 그러한 어드레싱은 서로 다른 투과 레벨들을 생성하기 위하여 각 프레임내에서 각 소자의 적어도 한 부분을 그 프레임내에서 개별적으로 어드레스 가능한 시간 비트들(temporal bits)에 인가되는 시간 디더 신호들(temporal dither signals)의 서로 다른 조합으로 어드레스하기 위한 시간 디더 어드레싱 구조를 이용한다. 서로 다른 회색 레벨들간의 천이 과정에서 인지되는 에러를 최소로 하면서도 많은 수의 회색 레벨들이 생성되도록 하기 위하여, 시간 비트들은 제1 프레임(또는 제1 공간 위치)에서는 제1 순서로 어드레스되고, 제2 프레임(또는 제2 공간 위치)에서는 상기 제1 순서와는 다른 제2 순서로 어드레스된다. 시간 비트들이 어드레스되는 순서는 예를 들어 각 라인상의 연속된 프레임들사이에서 또는 인접 라인들상의 대응하는 프레임들사이에서 교번하는 것과 같은 소정의 시퀀스에 따라서 변한다.

Description

광변조 장치{LIGHT MODULATING DEVICES}

본 발명은 광변조 장치에 관한 것으로서, 보다 구체적으로는 공간 광변조기(spatial light modulators)를 포함하는 액정 표시 장치 및 광 셔터 장치에 관한 것이나 반드시 이에 한정되는 것은 아니다.

본 명세서에서 "광변조 장치" 라는 용어는 회절 공간 변조기나 종래의 액정 표시 장치와 같은 광투과성 변조기, 전기 발광 또는 플라즈마 디스플레이, 반사성 또는 트랜스플렉티브(transflective) 장치나 디스플레이와 같은 광방출성 변조기, 및 광학적으로 어드레스되는 공간 광변조기 또는 플라즈마 어드레스되는 공간 광변조기등의 다른 공간 광변조기를 모두 포함한다.

액정 표시 장치는 통상 문자/숫자 정보 및/또는 그래픽 이미지를 표현하는데 사용된다. 나아가, 액정 표시 장치는 프린터등에서의 광 셔터로도 사용된다. 그러한 액정 표시 장치는 흑색과 백색뿐 아니라 중간 정도의 투과 레벨들(transmissive levels) 또는 "회색들(greys)"도 제공하도록 설계될 수 있는 개별적으로 어드레스가 가능한 변조 소자들의 행렬을 포함한다. 또한, 컬러 필터를 채용한 것등의 컬러 장치에 있어서는, 이러한 중간 레벨들은 보다 다양한 컬러나 색조(hue)를 제공하는데 사용될 수 있다. 그러한 장치에 있어서의 소위 회색-크기 응답(grey-scale response)은 수많은 방식으로 생성될 수 있다.

예를 들어, 회색 크기 응답은 유사 회색의 서로 다른 레벨들을 생성하기 위하여 "온" 및 "오프" 상태 사이에서 각 소자의 투과율을 인가되는 구동 신호에 따라 변조함으로써 생성될 수 있다. 예를 들어 트위스티드 뉴메틱(twisted nematic) 장치에 있어서, 각 소자의 투과율은 인가되는 RMS 전압에 의해 결정되고, 이 전압을 적절히 제어함으로써 서로 다른 회색 레벨들이 생성될 수 있다. 액티브 매트릭스 장치에 있어서는, 화소 소자에 저장된 전압이 이 회색 레벨을 유사하게 제어한다. 반면에, 강유전성 액정 장치와 같은 쌍안정(bistable) 액정 표시 장치에서는, 비록 그러한 장치에서 전압 신호를 변조시킴으로써 투과율을 제어할 수 있는 다양한 방법들이 제안되어 왔음에도 불구하고, 유사한 형태로 투과율을 제어하는 것이 보다 곤란하다. 유사 회색 크기를 갖지 않는 장치에 있어서는 회색 크기 응답은 소위 공간 또는 시간 디더 기술(spatial or temporal dither techniques)에 의해 생성될 수 있고, 또는 그러한 기술들은 유사 회색 크기를 증대시키는데 사용될 수 있다.

공간 디더(spatial dither; SD) 기술에서, 각 소자는 둘 또는 그 이상의 개별적으로 어드레스가 가능한 부분 소자들로 분할되고, 각 부분 소자들은 서로 다른 전체 회색 레벨을 생성하기 위하여 스위칭 신호들의 서로 다른 조합에 의해 어드레스될 수 있다. 예를 들어, 한 소자가 백색 상태와 흑색 상태사이에서 각각 스위치가 가능한 크기가 동일한 두 부분 소자들을 포함하는 간단한 경우에 있어서는, 두 부분 소자가 모두 백색 상태로 스위치되는 경우, 두 부분 소자가 모두 흑색 상태로 스위치되는 경우 및 한 부분 소자는 흑색 상태로 스위치되는 반면 나머지 한 부분 소자는 백색 상태로 스위치되는 경우에 각각 해당하는 3 개의 회색 레벨(백색 및 흑색 포함)을 얻을 수 있을 것이다. 두 부분 소자의 크기가 동일하기 때문에, 어떤 부분 소자가 백색 상태에 있고 어떤 부분 소자가 흑색 상태에 있는 지에는 관계없이 동일한 회색 레벨이 얻어질 것이다. 따라서, 스위치 회로는 이러한 레벨의 중복을 고려하여 설계되어야만 한다. 또한, 서로 다른 의미를 갖는 둘 또는 그 이상의 공간 비트들을 구성하기 위하여 부분 소자들의 크기가 서로 다르게 되는 것도 가능한데, 이는 두 부분 소자들 가운데 어떤 부분 소자가 백색 상태에 있고 어떤 부분 소자가 흑색 상태에 있는 지에 따라서 서로 다른 회색 레벨이 생성되는 효과를 갖는다. 그러나, 부분 소자들에 스위칭 신호를 공급하기 위해서는 별개의 도전성 트랙이 필요하고, 수용 가능한 그러한 트랙의 수에는 공간적인 제약, 비용, 충진 계수(fill factor), 또는 어퍼추어 비(aperture ratio)등으로 인해 한계가 있기 때문에, 실제로 제공될 수 있는 부분 소자의 수에는 한계가 있다.

시간 디더(TD) 기술에 있어서는, 어드레싱 프레임내에서 서로 상이한 전체 회색 레벨들을 제공하기 위해서, 각 소자의 적어도 한 부분이 서로 다르게 시간 변조된 신호들에 의해 어드레스가 가능하다. 예를 들어, 한 소자가 동일한 지속 시간의 두 부분 프레임들에 의해 그 프레임내에서 어드레스가 가능한 간단한 경우에 있어서는, 소자는 두 부분 프레임에서 "온" 되도록 그 소자가 어드레스될 때 백색 상태로 배열되고, 두 부분 프레임에서 "오프" 되도록 그 소자가 어드레스될 때 흑색 상태로 배열될 수 있다. 또한, 소자는 한 부분 프레임에서는 "온"이 되고 나머지 다른 한 프레임에서는 "오프" 되도록 어드레스되는 경우에는 중간의 회색 상태로 될 수 있다. 대안적으로는, 서로 다른 의미를 갖는 둘 또는 그 이상의 시간 비트들을 구성하기 위해서 부분 프레임들은 서로 다른 지속 시간을 가질 수도 있다. 또한, 공간 디더 배열내의 하나 이상의 부분 소자들을 서로 다르게 시간 변조된 신호로 어드레스함으로써, 시간 디더 기술을 공간 디더 기술과 결합시키는 것도 가능하다. 이는 회로의 복잡도를 증가시키기는 하나, 더 넓은 범위의 회색 레벨이 생성될 수 있게 한다.

많은 응용에서, 특히, 움직이는 그래픽 이미지를 표시하기 위한 표시 장치에 있어서는, 적절한 간격으로 떨어진 많은 수의 회색 레벨들이 회색 레벨들의 중첩을 최소로 하여(바람직하게는 무중첩) 생성되는 것이 요구된다. 통상, 회색 레벨들은 가능한 한 선형으로 배열된다. 이를 위하여, 소자들은 예를 들어 3-비트 SD 배열에서 각 소자를 4 : 2: 1의 비율의 표면적을 갖는 3 개의 부분 소자들로 분할함으로써 2진 가중치가 부여되어야 한다. 이 경우에, 각 부분 소자가 단위 회색 레벨 0에 해당하는 흑색 상태와 단위 회색 레벨 1에 해당하는 백색 상태사이에서 개별적으로 스위치할 수 있고, 3 개의 부분 소자들의 회색 레벨을 적절하게 2진 가중치를 부여하여 함께 더함으로써 전체 회색 레벨이 얻어진다고 가정하면, 도 6에 도시된 것처럼 3 개의 부분 소자들의 동시 어드레싱에 의해서 중첩이 없는 8 개의 서로 다른 회색 레벨들이 얻어질 수 있다. 유럽 특허 공개 번호 제 0453033A1은 이러한 유형의 표시 장치를 개시하고 있다. 대안적으로, 각 소자는 서로 다른 지속 시간, 예를 들어 2-비트 TD 기술에서 1 : 4의 비율의 지속 시간, 의 부분 프레임에서 각 소자들을 어드레싱함으로써 2진 가중치가 부여될 수도 있다. 유럽 특허 공개 번호 제 0261901A2는 어드레싱 프레임의 소정 수의 2진 시간 분할로부터 얻어질 수 있는 회색 레벨의 수를 극대화하는 방법을 개시한다. W.J.A.M. Hartmann, "텔레비젼 응용을 위한 강유전성 액정 표시 장치", Ferroelectronics 1991, Vol. 122, pp.126 은 서로 이격된 많은 수의 회색 레벨들을 얻기 위하여 강유전성 액정 표시 장치에서의 사용을 위한 SD 와 TD 비율의 최적 조합을 개시한다.

그러나, 이러한 SD 및 TD 어드레싱 배열이 사용될 때 서로 상이한 회색 레벨들 사이의 천이 과정에서, 특히 최상위 비트의 상태에서의 변화를 포함하는 천이 과정에서 에러가 감지될 수 있다. 그러한 에러의 효과는 큰 영역의 하나의 회색 레벨이 다른 회색 레벨 영역을 쓸어내는(sweeps over) 경우에 특히 눈에 띄기 쉽다. 그러한 경우에, 에러는 보다 낮은 강도를 갖는 뚜렷한 에지가 생기게 할 것이다. 특히, 인간의 눈과 뇌는 이 에지를 인식할 수 있어서, 에러가 한 프레임 시간의 일부분에 걸쳐 발생한 경우라도 이 효과는 감지될 수 있다.

본 발명의 목적은 상이한 회색 레벨들간의 천이 과정에서 감지되는 에러를 제한할 수 있는 방법으로 많은 수의 회색 레벨들이 생성될 수 있게 하는 수단을 갖는 광변조 장치를 제공하는 것이다.

본 발명은 특허 청구 범위에 의해 정의된다.

본 발명을 보다 충분히 이해하기 위하여, 이제부터 본 발명에 따른 여러 실시예들을 관련 도면을 참조하여 설명하고자 한다.

도 1은 강유전성 액정 표시 장치 패널의 단면도.

도 2는 이 패널을 위한 어드레싱 배열의 개략도.

도 3, 4, 5은 이 어드레싱 배열에 사용되는 가능한 파형을 나타내고, 시간 디더(TD) 및 공간 디더(SD) 기술을 설명하는 다이어그램.

도 6은 공지의 어드레싱 구조를 사용하여 얻을 수 있는 회색 레벨을 보여주는 표.

도 7은 그러한 어드레싱 구조를 이용하는 회색 레벨들간의 천이 과정에서 감지되는 에러를 설명하는 표.

도 8, 9, 10은 본 발명에 따른 장치에서 몇가지의 어드레싱 구조를 사용하는 회색 레벨들 간의 천이 과정에서 감지되는 에러를 설명하는 표.

도 11 내지 14는 본 발명에 따른 장치에서 사용될 수 있는 다른 어드레싱 구조들을 나타내는 다이어그램.

도 15은 본 발명의 다른 실시예에서 두 프레임들에 걸쳐 스위칭하는 타이밍을 설명하는 표.

각 실시예들은 도 1에 도시된 바와 같이 내부 표면상에 제1 및 제2 전극 구조를 갖는 두 평행한 유리 기판(12 및 13)사이에 배치된 강유전성 액정 물질층(11)을 포함하고 있는 큰 강유전성 액정 표시(FLCD) 패널(10)를 포함한다. 제1 및 제2 전극 구조는 각각 서로 수직으로 교차하여 어드레스 가능한 변조 소자(화소) 행렬을 형성하는 일련의 행 및 열 전극 트랙(14 및 15)을 포함한다. 전극 트랙들은 극 좌표(r, θ) 행렬, 7바 수치 행렬(a seven bar numeric matrix), 또는 다른 x-y 행렬을 형성하도록 배열될 수도 있다. 또한, 얼라인먼트 층(16 및 17)이 상기 행 및 열 전극 트랙(14 및 15)의 상부에 인가된 절연층(18 및 19)위에 제공되어, 이 얼라인먼트 층(16 및 17)은 강유전성 액정층(11)의 대향 측면과 접촉하게 되고, 밀봉 부재(20)에 의해 그 단부에서 밀봉된다. 패널(10)은 실질적으로 상호 수직인 편광축을 갖고 있는 편광판(21 및 22)사이에 배치된다. 그러나, 이러한 FLCD는 단지 본 발명이 적용될 수 있는 광변조 장치의 한 형태만을 구성할 따름이며, 따라서 그러한 장치에 대한 설명은 본 발명의 범위를 제한하지 않는 한 가지 예로써만 고려되어야 한다는 것을 이해하여야 할 것이다.

공지된 바와 같이, 이러한 FLCD 패널의 행 및 열 전극 트랙의 교차점상의 소자 또는 화소들은 이들 행 및 열 전극에 적절한 스트로브(strobe) 및 데이타 펄스를 적용함으로써 어드레스될 수 있다. 그러한 어드레싱 구조중 하나는 "Joer/Alvey 강유전성 멀티플렉싱 구조", Ferroelectronics 1991, 122권 63쪽 내지 79쪽에 개시되어 있는데, 이는 흑색 및 백색과 같은 두 상태사이를 구별하는데 사용될 수 있다. 또한, 각 화소 또는 화소를 둘 이상의 부분 소자들로 분할한 경우에는 각 화소의 각 부분 소자는 그 화소 또는 부분 소자를 스위치하기 위해 인가되는 전압 파형에 따라서 n 개의 서로 다른 유사 회색 상태들을 가질 수 있다. 따라서, 화소 또는 부분 소자는 상기에서 언급한 흑색 상태와 백색 상태 이외에도 하나 또는 그 이상의 중간 회색 레벨을 더 가질 수 있다.

도 2는 이러한 표시 패널(10)을 위한 것으로, 열 전극 트랙(14₁, 14₂, …, 14_n)에 접속된 데이타 신호 발생기(30)과 행 전극 트랙(15₁, 15₂, …, 15_m)에 접속된 스트로브 신호 발생기(31)를 포함하는 어드레싱 배열을 도시한다. 행 및 열 전극 트랙의 교차점에 형성된 어드레스 가능한 화소(32)는 데이타 신호 발생기(30)에 공급되는 적절한 이미지 데이타와 디스플레이 입력(33)에 의해 데이타 및 스트로브 신호 발생기(30 및 31)로 공급되는 클럭 신호들에 응답하여 공지된 방법으로 스트로브 신호 발생기(31)에 의해 공급되는 스트로브 신호(S₁, S₂, …, S_m)와 데이타 신호 발생기(30)에 의해 공급되는 데이타 신호(D₁, D₂, …, D_n)에 의해서 어드레스된다. 상기 디스플레이 입력(33)은 이하의 도 4 및 도 5와 관련하여 설명되는 공간 및/또는 시간 디더에 영향을 미치는 공간 및/또는 시간 디더 제어 회로를 포함할 수도 있다.

이제, 특정 행 및 열 전극 트랙에 공급되는 데이타 및 스트로브 신호 파형이 화소의 스위칭 상태를 결정하는 방식에 대해 도 3을 참조하여 간단히 설명하겠지만, 이 예가 본 발명의 범위를 제한하지는 않는다. 도 3은 말소 주기(blanking period)내에 - V_b의 전압을 갖는 말소 펄스(41)와 지속 시간 τ의 선택 주기내에 V_s의 전압을 갖는 스트로브 펄스(42)를 포함하는 전형적인 스트로브 파형(40)을 도시한다. 또한 도 3은 전압 V_d와 - V_d의 정 및 부의 펄스를 각각 포함하는 전형적인 "오프" 데이타 파형(43)과 "온" 데이타 파형을 도시한다. 말소 펄스(41)가 화소에 인가되는 경우에, 화소는 그 열 전극 트랙에 인가되는 데이타 전압과는 상관없이 미리 선정된 상태 (정상 흑색 상태 또는 정상 백색 상태 둘 중의 하나임)로 스위칭되거나 또는 그 상태를 유지한다 (백색 말소 펄스가 인가되는 지 또는 흑색 말소 펄스가 인가되는 지에 따라 특정 상태가 결정됨). 선택 주기 동안에는, 스트로브 펄스(42)가 "오프" 데이타 파형(43) 또는 "온" 데이타 파형(44)과 동기를 맞추어 인가된다. 따라서, 화소에 걸리는 결과 전압이 화소의 상태 및 투과 레벨을 결정한다. "오프" 데이타 파형(43)이 인가되는 경우에는, 화소에 걸리는 결과 전압(45)은 화소가 동일한 상태, 즉 말소 펄스(41)에 의해 그 화소가 이전에 말소된 상태, 를 유지하도록 하며, "온" 데이타 파형(44)이 인가되는 경우에는, 화소에 걸리는 결과 전압(46)은 화소가 반대 상태로 스위칭되도록 한다. 또한, 예를 들어 도 3에 도시된 바와 같이 전압 V_c와 - V_c의 정 및 부의 펄스를 갖는 중간 데이타 파형(47)이 화소에 인가되어 그 화소가 중간 유사 회색 레벨에 해당하는 중간 상태로 되도록 하는 결과 전압(48)이 화소 양단에 걸릴 수도 있다.

이제 도 4 및 도 5를 참조하여, 인지되는 디지탈 회색 레벨들을 얻기 위해 상기 어드레싱 배열에 사용될 수 있는 가능한 시간 및 공간 디더 기술을 설명하기로 한다. 도 4는 시간 디더(TD) 기술을 도시하고 있는데, 여기서는 한 프레임 시간동안 특정 행 전극 트랙에 인가되는 3 개의 스트로브 신호(53, 54 및 55)의 타이밍이 1 : 4 : 8의 지속 시간비를 갖는 3 개의 선택 주기(50, 51 및 52)를 정의하는데, 이들 선택 주기에서 화소는 상기 도 3과 관련하여 설명한 것처럼 흑색 상태, 백색 상태 또는 임의의 중간 유사 회색 상태로 스위칭될 수 있다. 이 프레임내에서 인지되는 전체 회색 레벨은 선택 주기(50, 51 및 52)에 의해 정의된 3 개의 시간 비트들내의 투과 레벨들을 평균한 값이다.

도 5는 본 발명의 범위를 제한하지 않는 한 가지 예로써 주어진 공간 디더(SD) 기술을 설명하고 있는데, 여기서 각 화소는 예를 들어, 행 전극 트랙(15₁)과 2 개의 열 부분 전극 트랙(14_1a, 14_1b)과의 교차점에 의해 형성된 2 개의 부분 화소(56 및 57)를 포함한다. 데이타 신호(D_1a, D_1b)는 두 공간 비트를 구성하는 두 부분 화소의 투과 레벨을 독립적으로 제어하기 위하여 부분 전극 트랙(14_1a, 14_1b)에 독립적으로 인가되고, 이 두 부분 화소의 투과 레벨의 평균치와 부분 화소의 면적비는 전체 화소의 총 투과 레벨을 결정한다.

물론, 각 화소는 공간 디더 신호에 의해 별개로 어드레스될 수 있는 필요한 임의의 수의 부분 화소나 비트로 분할될 수 있어, 그 화소의 총 투과 레벨은 부분 화소들의 상대 면적들을 고려한 부분 화소들의 투과 레벨의 공간 평균치에 해당하게 된다. 공지된 바와 같이, 컬러 표시 장치의 하나의 컬러 화소는 일반적으로 별개의 부분 전극들에 의해 전 범위의 컬러가 표시되도록 제어될 수 있는 적색, 녹색 및 청색 부분 화소의 3 개의 부분 화소를 포함한다. 이 컬러 화소에 SD 를 적용하는 경우에는 각각의 컬러 부분 화소 그 자체가 각 컬러에 대한 투과 레벨의 범위를 허용하도록 해당 부분 전극들에 의해 별개의 공간 디더 신호가 공급될 수 있는 둘 이상의 부분 소자로 분할된다. 대안적으로 또는 부가적으로, TD가 각 컬러 부분 화소에 적용되어 투과 레벨의 범위를 생성하기 위해 변할 수 있는 시간 디더 신호에 의해 각 컬러 부분 화소가 둘 이상의 부분 프레임내에서 어드레스될 수 있다. 따라서, 본 명세서에서 "화소들"로 지칭되는 것은 비-컬러 표시 장치의 개개 화소 또는 컬러 표시 장치의 개개 컬러 부분 화소가 될 수 있음을 이해하여야 한다.

상술한 바와 같이, 도 6은 4 : 2 : 1 비율의 지속 시간의 3 개의 시간 비트들을 갖는 TD 배열이나 또는 4 : 2 : 1의 표면적 비율의 3 개의 공간 비트들을 갖는 SD 배열과 같이 4 : 2 : 1의 비율로 2진 가중치가 부여된 3 디지탈 비트들에 의해 얻어질 수 있는 선형 배열된 8 개의 회색 레벨을 도시한다. TD 배열을 고려할 경우, 각 어드레싱 프레임은 3 개의 부분 프레임 그룹의 시퀀스로 같은 지속 시간을 갖는 7 개의 부분 프레임으로 구성된다고 생각할 수 있다. 즉, 제1 그룹은 제1 시간 비트에 해당하는 단일 부분 프레임으로 구성되고, 제2 그룹은 제2 시간 비트에 해당하는 2 개의 부분 프레임들로 구성되며, 제3 그룹은 제3 시간 비트에 해당하는 4 개의 부분 프레임들로 구성된다. 도 6의 표는 각각 원하는 회색 레벨을 얻는데 필요한 3 개 비트 각각의 상태를 나타낸다. 따라서, 예를 들면 회색 레벨 3은 제1 비트의 단일 부분 프레임이 상태 1에 있어 값 1을 갖는 제1 비트와, 제2 비트의 두 부분 프레임들 각각이 상태 1에 있어 값 1 + 1 = 2를 갖는 제2 비트와, 제3 비트의 네 개의 부분 프레임 각각이 상태 0에 있어 값 0 + 0 + 0 + 0 = 0을 갖는 제3 비트에 의해 얻어진다. 또한, 회색 레벨 4는 제1 비트의 단일 부분 프레임이 상태 0에 있어 값 0을 갖는 제1 비트와, 제2 비트의 두 부분 프레임들 각각이 상태 0에 있어 값 0 + 0 = 0를 갖는 제2 비트와, 제3 비트의 네 개의 부분 프레임 각각이 상태 1에 있어 값 1 + 1 + 1 + 1 = 4을 갖는 제3 비트에 의해 얻어진다. 부분 프레임들의 지속 시간은 예를 들어 50 Hz와 같이 충분히 빨라서, 부분 프레임들내에서 투과 레벨의 차이는 정상적으로는 인지할 수 없다.

도 7은 A 행에서 원하는 회색 레벨을 프레임 시퀀스로 도시하고 있는데, 처음 3 프레임은 회색 레벨 3을 표시하며, 마지막 4 프레임은 회색 레벨 4를 표시하고 있다. B 행은 1 : 2 : 4의 비로 각 프레임의 세 시간 비트들의 순서를 도시하고 있으며, C 행은 각 프레임의 회색 레벨을 결정하는 이 3 비트에 해당하는 7개의 부분 프레임 각각의 상태를 도시하고 있는데, 특히 회색 레벨 3에 대하여는 처음 두 비트의 세 부분 프레임들이 상태 1에 있으며, 회색 레벨 4에 대하여는 제3 비트의 네 개의 부분 프레임이 상태 1에 있음을 도시하고 있다. D 행은 7 개의 선행 부분 프레임들의 상태의 평균치에 해당하는 부분 프레임상에 표시되는 실제 회색 레벨의 시간 변이를 부분 프레임 기준으로 도시하고 있다. 회색 레벨 3에서 회색 레벨 4로의 원하는 천이 다음에 오는 첫번째 프레임에서는 그 프레임의 마지막 부분 프레임에서 값 4에 도달하기 전까지는 선행하는 7 개의 부분 프레임들의 평균 투과 레벨이 뒤이은 부분 프레임들에서 값 2, 1, 0, 2 및 3 을 가짐을 알 수 있다. E 행에는 각 프레임에 대하여 인지된 에러, 즉 프레임의 7개의 부분 프레임들의 평균 투과 레벨을 그 프레임의 원하는 회색 레벨의 백분율로 나타낸 값이 도시되어 있다. 정상적으로, 이 백분율은 100 %이다. 그러나, 회색 레벨 3에서 회색 레벨 4로의 원하는 천이 다음에 오는 첫 프레임에서의 이 백분율은 (2 + 1 + 0 + 1 + 2 + 3 + 4)100 / (4 X 7) ~ 46 %가 될 것이다.

따라서, 회색 레벨 3에서 회색 레벨 4로의 천이 과정에서, 그 프레임의 끝에서 원하는 회색 레벨 4로 점진적으로 상승하기 이전에, 원하는 회색 레벨 3으로부터 최악의 경우 7개의 연속 부분 프레임들에 걸쳐 (3 + 2 + 1 + 0 + 1 + 2 + 3)/7 ~ 1.7의 평균 투과 레벨로, 원하지 않는 투과 레벨의 하락이 있음을 알 수 있다. 이 7 개의 부분 프레임에 걸쳐서 평균한 인지된 투과 레벨에서의 이와 같은 하락은 원하는 레벨에 도달하기까지 거의 두 프레임에 걸쳐 발생하고, 이 기간 동안에 걸친 투과 레벨에서의 이러한 하락은 인간의 눈으로 인지가 가능하며, 회색 레벨 4의 큰 영역이 디스플레이상에서 회색 레벨 3을 쓸어내는(sweep over) 경우에 이러한 영향이 가장 두드러지는데, 그 이유는 이러한 것이 회색 레벨 4의 영역과 회색 레벨 3의 영역사이의 보다 낮은 강도(lower intensity)를 갖는 에지(edge)로 관측되기 때문이다. 인간의 눈과 뇌는 이러한 에지에 매우 민감하기 때문에, 한 프레임 시간의 일부분동안이라 하더라도 이들 에지는 인지될 수 있을 것이다.

본 발명에 따른 FLCD 패널의 한 실시예에 있어서는, 연속된 어드레싱 프레임들 사이 및 인접 어드레싱 라인들 사이에서 시간 비트들의 순서가 바뀐다는 점, 예를 들어 제1 프레임의 시간 비트들은 1 : 2 : 4의 제 1 순서를, 제2 프레임의 비트들은 4 : 2 : 1의 제2 순서를, 그 다음 프레임의 비트들은 1 : 2 : 4의 순서등으로 연속된 프레임들에 걸쳐 이러한 시퀀스가 교대로 반복된다는 점을 제외하고는 상기와 같은 TD 어드레싱 배열이 사용된다. 또한, 이들 시퀀스들은 인접 라인들사이에서도 역시 교대로 반복한다. 즉, 라인 n상의 프레임 비트들은 1 : 2 : 4의 순서를, 라인 n + 1, n - 1상의 해당 프레임 비트들은 각각 4 : 2 : 1의 순서를 갖는다. 이는 도 8에 도시되어 있는데, 도 7에서와 마찬가지로 원하는 회색 레벨 3으로부터 원하는 회색 레벨 4로의 천이가 나타나 있고, B 행에는 1 : 2 : 4 와 4 : 2 : 1로 교대로 반복하는 라인 n 상의 비트들과 라인 n에 바로 인접한 라인 n + 1 및 라인 n -1 상의 비트들의 시퀀스를 도시하고 있다. 예를 들어, 1 : 2 : 4의 각 시퀀스는 한 라인을 따라서 4 : 2 : 1의 다른 시퀀스에 선행 및 후행할 뿐 아니라, 인접 라인들상의 그와 같은 시퀀스에도 역시 선행 및 후행하게 됨을 알 수 있다. 앞서와 같이, C 행은 연속된 프레임들내의 각 부분 프레임의 상태를 나타내고, D 행은 선행하는 7 개의 부분 프레임 상태들의 평균 투과 레벨을 나타낸다.

이 경우에, 평균 투과 레벨은 원하는 회색 레벨이 변하지 않는 경우에도 연속된 프레임들사이에서 순환하는 방식으로 변하게 된다. E 행에 나타나 있는 바와 같이, 인지된 에러, 즉, 어드레스된 프레임의 7 개의 부분 프레임들의 평균 투과 레벨을 원하는 회색 레벨의 백분율로 표시한 값은 그 프레임내의 비트 시퀀스에 따라서 원하는 회색 레벨 3에 대해서는 43 % 와 157 %사이에서 교번하고, 반면 원하는 회색 레벨 4에 대해서는 57 %와 143 %사이에서 교번한다. 또한, 원하는 회색 레벨 3으로부터 원하는 회색 레벨 4로의 원하는 천이다음에 오는 첫번째 프레임에서의 이 인지된 에러는 그 프레임에서의 비트 시퀀스가 1 : 2 : 4 이든 4 : 2 : 1이든지에 관계없이 89 %이며, 이 인지된 에러는 선행 및 후행 프레임에서의 인지된 에러의 중간값, 즉 157 %와 57 %의 사이 또는 43 %와 143 %의 사이에 있게 된다.

또한, 도 8은 두 인접 라인들, 예를 들어 라인 n 과 n + 1, 에 걸쳐 각 부분 프레임의 평균 투과 레벨을 F 행에 도시하고 있으며, 한 라인을 따라서 각 부분 프레임의 투과 레벨에서의 변이는 인접 라인을 따른 투과 레벨에서의 변이에 의해 보상되게 되고, 따라서 그 평균값은 회색 레벨 3으로부터 회색 레벨 4로의 원하는 천이가 있은 후 평균값이 4로 되기까지는 3에 머물러 있게 됨을 알 수 있다. 두 부분 프레임의 평균값이 3에서 4로 변하기 전에, 회색 레벨 3에서 회색 레벨 4로의 원하는 천이에 뒤따르는 3 개의 부분 프레임의 지연이 있음을 알 수 있다. 그러나, 이 지연은 인지 가능하기에는 너무 짧고, 인접 라인들에 걸쳐 평균을 하게 되면 도 7에서와 같은 모든 인지 가능한 에지 영향이 효과적으로 제거되게 된다.

이러한 기술은 일정 회색 레벨이 한 라인을 따라 여러 연속된 프레임들에 걸쳐 인가됨으로써 투과 레벨에서 약 60 %의 진동이 두 프레임의 주기로 발생하게 된다는 단점이 있으나, 이로 인한 영향은 변하는 시간 비트 시퀀스들에서의 위상 차이로 인해 인접 라인들간의 평균으로 평형화되기 때문에, 투과 레벨에서 그 정도의 변이는 대부분의 응용에서 감지할 수 없게 된다.

이제, 본 발명에 따른 FLCD 패널의 다른 실시예를 도 9를 참조하여 설명하고자 한다. 이는 투과 레벨에서의 진동 변화와 두 회색 레벨간의 원하는 천이 과정에서의 인지되는 에러 (이는 전술한 바와 같이 에지 영향을 유발할 수 있음)사이에서 절충안을 제공한다. 이 실시예에 있어서, 비트 시퀀스가 연속되는 프레임들사이 및 인접 라인들 사이에서 교대로 변하는 유사한 TD 어드레싱 배열이 사용되고 있지만, 이 경우에 있어서는 두 개의 교번하는 시퀀스 각각에서 최상위 비트가 나머지 두 비트들의 중간에 오게 되어, 이들 두 시퀀스는 1 : 4 : 2 및 2 : 4 : 1이 되게 된다. 이들 두 시퀀스를 인접 라인 n 및 n + 1 에 인가하는 효과가 회색 레벨 3에서 회색 레벨 4로의 원하는 천이에 대해서 도 9에 도시되어 있다. 각 부분 프레임의 상태는 각 라인에 대해서 C 행에 도시되어 있으며, 선행하는 7 개의 부분 프레임의 평균치는 D 행에 도시되어 있다. 이 경우에, 각 라인에 대해서 E 행에 도시되어 있는 바와 같이, 원하는 일정 회색 레벨에 대해서 인지되는 에러는 도 8의 실시예에서 보다 작고, 회색 레벨 3에 대하여는 81 %와 119 %사이에서 변화하며, 회색 레벨 4에 대하여는 86 %와 114 %사이에서 변화한다. 또한, 회색 레벨 3으로부터 회색 레벨 4로의 천이 다음에 오는 첫번째 프레임에서의 이 인지되는 에러는 89 %인데, 이 인지되는 에러는 선행 및 후행 프레임에서의 인지된 에러의 중간값, 즉 81 %와 114 %의 사이 또는 119 %와 86 %의 사이에 있게 된다. 반면에, 두 라인에 걸친 투과 레벨의 평균치를 고려하면, 인지되는 레벨에 있어 미소 강하가 있은 후 미소 상승이 존재하는데, 이 강하 및 상승 각각은 F 행에 도시되어 있는 것처럼 1/2 프레임보다도 작은 시간에 걸쳐 일어난다. 도 9의 G 행은 두 라인간의 평균 투과 레벨을 7 개의 선행하는 부분 프레임들에 걸쳐 구한 평균치를 도시하고 있는데, 3 에서 4로의 원하는 회색 레벨의 천이 다음에 오는 두 프레임들에 걸쳐 이 평균치를 나타내고 있다. 이로부터, 이처럼 평균화를 하게 되면 소정의 인지되는 에지 영향을 제거할 수 있게 됨을 알 수 있을 것이다.

그러나, 상술한 어떠한 실시예에 있어서도, 항상 어떤 형태의 회색 투과 레벨이 공간과 시간에서 발생되는데, 이는 표시되는 실제 회색 레벨에서 감지할 만한 에러를 유발할 수도 있다. 최악의 경우는 인접 라인 n +1 및 n - 1상의 회색 레벨에서의 반대 변화에 의해 매칭되는 라인 n 상의 회색 레벨에서의 변화에 대해서 발생할 것으로 예상되는데, 라인 n 상에서 3에서 4로의 회색 레벨의 천이와 라인 n + 1 및 n -1 상에서 4에서 3으로의 회색 레벨의 천이에 대해서 도 10에 이를 도시하였다. 여기서, 두 비트 시퀀스는 도 8에서와 같이 1 : 2 : 4 및 4 : 2 : 1이다. 이 경우에, 표시되는 회색 레벨에서 인지되는 에러는 인접 라인들에 의해 평균화되지 않고, 회색 레벨에서의 수평적 변화가 최상위 비트(4)를 포함하는 곳에서 생성되는 에러가 존재한다. 그러나, 그러한 경우들에 있어, 시간 평균은 특히 프레임 속도가 빠른 경우에 에러들의 영향을 감소시킬 것이다. 빠른 대각선 방향의 이동의 경우에는 연속된 프레임들이 일정 회색 크기 시퀀스를 포함하는 회색 레벨 변화를 함유하게 되는데, 이 같은 빠른 대각선 방향의 이동에 대해서는 그 에러들이 보다 잘 감지될 것으로 예상된다. 또한, 상술한 바와 같은 에지 효과는 발생하지 않기 때문에 그 영향은 덜 눈에 띄게 되지만, 그렇다 하더라고 그 영향은 회색 이동 영역의 코너에서 보다 두드러진다.

본 발명에 따른 FLCD 패널의 다른 실시예에 있어서는, 도 11에 도시된 바와 같이, 한 라인을 따라서 각 프레임의 시간 비트들이 1 : 2 : 4의 제1 순서로 어드레스되고, 다른 인접 라인을 따라서 각 프레임의 시간 비트들이 4 : 2 : 1의 제2 순서로 어드레스되는 TD 어드레싱 배열이 사용된다. 이 경우에, 두 라인상의 대응 프레임들의 비트들은 다른 순서, 즉 1 : 2 : 4 와 4 : 2 : 1로 각각 어드레스된다. 따라서, 이 실시예에 있어서는 프레임 비트들의 어드레싱 순서가 시간적으로 변하는 것이 아니라 공간적으로 변하게 된다. 비록 이와 같은 실시예도 전술한 실시예들에서와 같은 의사-에지 효과(pseudo-edge effects)를 야기하는 인지된 에러를 감소시키는데에는 능률적이지 못하지만, 그럼에도 불구하고 본 실시예는 인접 라인들의 상이한 어드레싱 순서로 인해 그와 같은 에지 효과를 줄일 수 있으며, 나아가 각 라인을 따라서 비트들이 각 프레임내에서 동일한 순서로 어드레스되기 때문에 비교적 간단한 어드레싱 회로로 달성될 수 있다.

본 발명에 따른 FLCD 패널의 또 다른 한 실시예에 있어서는, 도 12에 도시된 바와 같이, 시간 비트들이 어드레스되는 순서가 어드레싱 프레임 및 인접 어드레싱 라인들 사이에서 무작위로 변하는, 예를 들어 어떤 프레임들의 시간 비트들은 1 : 2 : 4의 제1 순서로 어드레스되고, 다른 프레임들의 시간 비트들은 4 : 2 : 1의 제2 순서로 어드레스되는, TD 어드레싱 배열이 사용된다. 인접 프레임들 및 라인들사이에서의 시간 비트들의 어드레싱에 있어 이와 같은 무작위 변화는 난수 발생기등을 사용하여 진정한 무작위 방식(truly random basis)으로 제어될 수도 있고, 또는 충분한 시간 동안에 걸쳐 어떠한 규칙적인 패턴이 명백하게 존재하지 않는 의사 무작위 방식(pseudo-random basis)으로 제어될 수도 있다. 비트들이 어드레스되는 순서가 무작위로 변화하기 때문에, 본 실시예는 비록 표시되는 모든 이미지들에 인지되는 에러가 반드시 생기게는 하지만, 큰 영역에 걸친 의사 에지 효과를 감소시키는 데에는 특히 효과적일 수 있다.

도 15는 20 개의 행을 갖는 FLCD 패널에 대해 한가지 가능한 TD 어드레싱 배열을 도시하고 있다. 이 다이어그램에서, 20 개의 행은 수직축을 따라 1 부터 20 까지 연속적으로 번호가 매겨져 있고, 수평축(시간축)을 따라서는 두 프레임 주기에 걸쳐 각 행의 어드레싱을 도시하고 있다. 각 행을 따른 어드레싱 위치는 기호 "A"로 표시되어 있으며, 각 행은 약 1 : 2 : 4 및 4 : 2 : 1의 TD 비율을 갖는 교번 프레임으로 각각 어드레스된다. 따라서, 제1 행(1)에 대해서 생각해 보면, 시간 비트들은 다이어그램의 최좌측에서 시작하는 제1 프레임에서 1 : 2 : 4의 제1 순서로 어드레스되고, 다음에 그 시간 비트들은 이 제1 프레임 바로 다음에 오는 제2 프레임에서 4 : 2 : 1의 제2 순서로 어드레스된다.

또한, 이들 행중 임의의 한 행(n 행)에 대해 생각해 보면, 행이 어드레스되는 순서가 인접 행들 사이에서 교대로 바뀜을 알 수 있다. 따라서, 만약 n 행이 초기에 1 : 2 : 4의 제1 순서로 어드레스된다면, n + 1 행 및 n - 1 행은 각각 4 : 2 : 1의 제2 순서로 초기에 어드레스될 것이다. 이는 도 8을 참조하여 설명한 배열에 해당한다.

또한, 이러한 어드레싱 구조에 있어서는 하나의 시간 슬롯에 단지 하나의 행만이 어드레스된다. 도시한 특별한 경우에 있어서는, 1 행은 제1 시간 슬롯에 어드레스되고, 14 행은 제3 시간 슬롯에 어드레스되며, 2 행은 제4 시간 슬롯에 어드레스되고, 11 행은 제15 시간 슬롯에 어드레스된다(제2 시간 슬롯에 어드레스되는 행은 존재하지 않음). 어드레스되고 있는 행의 현재 TD 비트에 해당하는 데이타는 어드레싱 위치 "A"에 대응하도록 시간 조절된다. 실제 장치에 있어서는 TD 비율이 어드레스되는 라인의 수에 의해 어느 정도 조정된다. 그러므로, 도시된 20 행 표시 장치의 예에 있어서, 제1 프레임에 대한 TD 비율은 실제로는 7 : 19 : 37이며, 제2 프레임에 대한 TD 비율은 실제로는 37 : 19 : 7이다. 표시 장치에 있어서 행의 수가 많아질수록, TD 비율을 더 정확하게 하는 것이 가능해진다.

상술한 실시예들은 회색 레벨이 TD에 의해서만 생성되는 배열들에 관한 것이다. 그러나, 본 발명에 따른 장치에서 사용될 수 있는 다른 어드레싱 배열은 SD와 TD를 조합하여 함께 사용할 수도 있다. 그러한 조합 배열에 있어서는 최상위 공간 비트의 어드레싱이 같은 라인상의 최하위 공간 비트의 어드레싱과 위상이 서로 다를 뿐만 아니라, 각 라인상의 최상위 공간 비트의 어드레싱과 인접 라인들상의 최상위 공간 비트의 어드레싱도 위상이 서로 다르도록 배열하는 것이 바람직하다. 이러한 방식에서 회색 레벨의 진동이 최소로 감소될 수 있게 된다.

또한, 상술한 실시예들에 있어서 비트들의 수와 그 비율은 단지 예로써 주어진 것에 불과하므로, 본 발명의 또 다른 실시예에 있어서는 1 : 3 : 12 등의 다른 비트 비율과 다른 비트 수를 갖는 유사한 어드레싱 구조가 사용될 수도 있다.

또 다른 실시예이 있어서는, 회색 레벨들사이의 천이 과정이나 한 시간 주기에서 인지되는 에러를 최소로 하기 위하여, 특정 프레임내의 특정 회색 레벨에 대하여 시간 비트들이 어드레스되는 순서가 바로 선행하는 프레임(들) 및/또는 바로 다음에 오는 프레임(들)에 따라 결정될 수도 있다.

어드레싱 순서가 이와 같은 동적 피드백 과정에 의해 결정되던지 또는 전술한 실시예들에서 처럼 미리 선정되던지간에, 필요한 비트 비율을 고려하여 임의의 적절한 어드레싱 시퀀스를 채택하는 것이 가능하다. 도 13 및 도 14는 TD 1 : 4 : 16 : 64와 SD 1 : 2를 조합하여 사용하는 다른 실시예들을 도시하고 있다. 각 경우에 있어서, 어드레싱 순서는 소정의 시퀀스에 따라 변하게 된다.

이상에서 살펴본 바와 같이, SD 및 TD 어드레싱 배열이 사용될 때 서로 상이한 회색 레벨들 사이의 천이 과정에서, 특히 최상위 비트의 상태에서의 변화를 포함하는 천이 과정에서 에러가 감지될 수 있는데, 그러한 에러의 효과는 큰 영역의 하나의 회색 레벨이 다른 회색 레벨 영역을 쓸어내는(sweeps over) 경우에 특히 눈에 띄기 쉽고, 그러한 경우에, 에러는 보다 낮은 강도를 갖는 뚜렷한 에지가 생기게 할 것이다. 특히, 인간의 눈과 뇌는 이 에지를 인식할 수 있어서, 에러가 한 프레임 시간의 일부분에 걸쳐 발생한 경우라도 이 효과는 감지될 수 있다.

본 발명에 따르면, 시간 비트들을 제1 프레임(또는 제1 공간 위치)에서는 제1 순서로 어드레스하고, 제2 프레임(또는 제2 공간 위치)에서는 상기 제1 순서와는 다른 제2 순서로 어드레스하며, 시간 비트들이 어드레스되는 순서는 예를 들어 각 라인상의 연속된 프레임들사이에서 교번하는 것과 같이 소정의 시퀀스에 따라서 변하게 함으로써, 서로 다른 회색 레벨들간의 천이 과정에서 인지되는 에러를 최소로 하면서도 많은 수의 회색 레벨들이 생성되도록 할 수 있게 된다.

Claims (11)

1. 어드레스 가능한 변조 소자들의 행렬과, 각 소자의 투과 레벨을 나머지 소자들의 투과 레벨과 관련하여 변화시키기 위하여 각 소자를 일련의 어드레싱 프레임에서 선택적으로 어드레스하기 위한 어드레싱 수단을 포함하되, 상기 어드레싱 수단은 서로 다른 투과 레벨들을 생성하기 위하여 각 프레임내에서 각 소자의 적어도 한 부분을 그 프레임내에서 개별적으로 어드레스 가능한 시간 비트들(temporal bits)에 인가되는 시간 디더 신호들(temporal dither signals)의 서로 다른 조합으로 어드레스하기 위한 시간 디더 수단(temporal dither means)을 포함하며, 상기 시간 디더 수단은 제1 프레임 또는 제1 공간 위치에서는 제1 순서로 상기 시간 비트들을 어드레스하고, 제2 프레임 또는 제2 공간 위치에서는 상기 제1 순서와는 다른 제2 순서로 상기 시간 비트들을 어드레스하는 것을 특징으로 하는 광변조 장치.
2. 제1항에 있어서, 상기 어드레싱 수단은 라인별로(line by line) 상기 소자들의 행렬을 어드레스하도록 배열되고, 상기 시간 디더 수단은 두 인접한 라인들을 따라서 서로 대응하는 프레임들의 상기 시간 비트들을 어드레스하여, 상기 라인들중 한 라인상의 프레임에서는 한 순서로 상기 비트들이 어드레스되고, 나머지 한 라인상의 프레임에서는 다른 한 순서로 상기 비트들이 어드레스되도록 배열되는 것을 특징으로 하는 광변조 장치.
3. 제2항에 있어서, 상기 시간 디더 수단은 상기 한 라인을 따른 각 프레임에서의 시간 비트들을 상기 제1 순서로 어드레스하고, 상기 나머지 한 라인을 따른 각 프레임에서의 시간 비트들을 상기 제2 순서로 어드레스하도록 배열되는 것을 특징으로 하는 광변조 장치.
4. 제2항에 있어서, 상기 시간 디더 수단은 각 라인을 따른 각 프레임에서의 시간 비트들을 상기 제1 순서나 제2 순서중의 하나로 어드레스하도록 배열되고, 이들순서들은 예를 들어 각 라인을 따른 연속된 프레임들사이 및/또는 인접 라인들상의 대응하는 프레임들사이에서 교번하는 것과 같은 소정의 시퀀스에 따라 변하는 것을 특징으로 하는 광변조 장치.
5. 제1항에 있어서, 상기 어드레싱 수단은 각 프레임내의 시간 비트들이 프레임마다 무작위로(randomly) 또는 의사-무작위로(pseudo-randomly) 변하는 순서로서 어드레스되도록 배열되는 것을 특징으로 하는 광변조 장치.
6. 제1항 내지 제5항의 어느 한 항에 있어서, 상기 제1 순서는 최하위 시간 비트로 시작하여 최상위 시간 비트로 끝나고, 상기 제2 순서는 최상위 시간 비트로 시작하여 최하위 시간 비트로 끝나는 것을 특징으로 하는 광변조 장치.
7. 제1항 내지 제5항의 어느 한 항에 있어서, 상기 제1 순서 및 상기 제2 순서모두는 3 또는 그 이상의 비트들의 시퀀스인데, 최상위 시간 비트는 이 시퀀스의 시작과 끝의 중간 위치를 차지하는 것을 특징으로 하는 광변조 장치.
8. 제7항에 있어서, 상기 제1 순서는 최하위 시간 비트로 시작하여 다음 최하위 시간 비트로 끝나고, 상기 제2 순서는 다음 최하위 시간 비트에서 시작하여 최하위 시간 비트로 끝나며, 상기 제1 및 제2 순서 모두에서 최상위 비트는 중간 위치를 차지하는 것을 특징으로 하는 광변조 장치.
9. 제1항 내지 제8항중 어느 한 항에 있어서, 상기 어드레싱 수단은 서로 다른 크기를 갖는 각 소자의 개별적으로 어드레스 가능한 공간 비트들을 공간 디더 신호들의 서로 다른 조합으로 어드레스하기 위한 공간 디더 수단을 더 포함하는 것을 특징으로 하는 광변조 장치.
10. 제9항에 있어서, 상기 어드레싱 수단은 라인별로 상기 소자들의 행렬을 어드레스하도록 배열되고, 상기 시간 디더 수단은 위상이 서로 다른 두 인접한 라인들상의 최상위 공간 비트들을 어드레스하도록 배열되는 것을 특징으로 하는 광변조 장치.
11. 제9항 또는 제10항에 있어서, 상기 시간 디더 수단은 서로 위상이 다른 최상위 공간 비트와 최하위 공간 비트를 어드레스하도록 배열되는 것을 특징으로 하는 광변조 장치.