KR19990081254A - Thin film transistor liquid crystal display - Google Patents

Thin film transistor liquid crystal display Download PDF

Info

Publication number
KR19990081254A
KR19990081254A KR1019980015092A KR19980015092A KR19990081254A KR 19990081254 A KR19990081254 A KR 19990081254A KR 1019980015092 A KR1019980015092 A KR 1019980015092A KR 19980015092 A KR19980015092 A KR 19980015092A KR 19990081254 A KR19990081254 A KR 19990081254A
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel
voltage
crystal display
electrode
Prior art date
Application number
KR1019980015092A
Other languages
Korean (ko)
Other versions
KR100552288B1 (en
Inventor
배병성
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US08/821,062 priority Critical patent/US5808706A/en
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980015092A priority patent/KR100552288B1/en
Priority to TW87107634A priority patent/TW384408B/en
Priority to US09/112,175 priority patent/US6256076B1/en
Priority to JP23817898A priority patent/JP4298819B2/en
Publication of KR19990081254A publication Critical patent/KR19990081254A/en
Application granted granted Critical
Publication of KR100552288B1 publication Critical patent/KR100552288B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정 축전기와 스위칭 소자를 가지고 있는 다수의 화소로 이루어진 액정 표시 장치에서 하나의 화소의 스위칭 소자에 한쪽 단자가 연결되어 있으며, 그 화소와 이웃하는 화소의 스위칭 소자에 나머지 한쪽 단자가 연결되어 있는 유지 축전기를 형성한다. 이렇게 하면 양쪽 가장자리에 있는 두 화소를 제외한 나머지 화소의 스위칭 소자에는 좌우로 두 개씩의 유지 축전기가 연결되게 되어 충분한 유지 용량을 확보할 수 있고, 기생 용량을 줄일 수 있으며, 스위칭 소자에 불량이 있을 때 결함이 쉽게 수리될 수 있다.In a liquid crystal display device having a liquid crystal capacitor and a plurality of pixels having switching elements, a storage capacitor having one terminal connected to a switching element of one pixel and the other terminal connected to a switching element of a pixel adjacent to the pixel. To form. In this case, two holding capacitors are connected to the switching elements of the remaining pixels except two pixels on both edges, so that sufficient holding capacity can be secured, parasitic capacitance can be reduced, and the switching element is defective. Defects can be easily repaired.

Description

박막 트랜지스터 액정 표시 장치Thin film transistor liquid crystal display

본 발명은 박막 트랜지스터 액정 표시 장치에 관한 것이다.The present invention relates to a thin film transistor liquid crystal display device.

현재, 박막 트랜지스터를 스위칭 소자로 사용하는 액티브 매트릭스형 액정 표시 장치(active matrix liquid crystal display:AMLCD)는 그 휴대성과 우수한 화질로 해서 널리 각광을 받고 있다.Currently, an active matrix liquid crystal display (AMLCD) using a thin film transistor as a switching element has been widely spotlighted for its portability and excellent image quality.

액정 표시 장치의 각 화소는 스위칭 소자를 통해 전달되는 화상 신호를 받아 다음 신호가 들어올 때까지 액정 축전기에 의해 그 신호를 유지하게 된다. 이 때, 액정의 전하 유지 능력을 보호해 주기 위해 통상 유지 축전기를 액정 축전기와 병렬로 연결한다.Each pixel of the liquid crystal display device receives an image signal transmitted through a switching element and is held by the liquid crystal capacitor until the next signal comes in. At this time, in order to protect the electric charge holding ability of a liquid crystal, a normal holding capacitor is connected in parallel with a liquid crystal capacitor.

유지 축전기를 형성하는 방법은 그 구조에 따라 독립 배선 방식과 전단 게이트 방식으로 나눌 수 있다.The method of forming the storage capacitor can be divided into an independent wiring method and a shear gate method according to its structure.

그러면, 첨부된 도면을 참고로 하여 종래 기술에 따른 박막 트랜지스터 액정 표시 장치에 대하여 설명한다.Next, a thin film transistor liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 1은 종래의 독립 배선 방식의 박막 트랜지스터 액정 표시 장치의 단위 화소의 등가 회로도이다.1 is an equivalent circuit diagram of a unit pixel of a conventional thin film transistor liquid crystal display device of an independent wiring method.

도 1에 나타난 바와 같이, 주사 신호를 전달하는 게이트선(GL)과 화상 신호를 전달하는 데이터선(DL)이 서로 교차하고 있으며, 게이트 전극은 게이트선(GL)에 연결되어 있고, 소스 전극은 데이터선(DL)에 연결되어 있는 박막 트랜지스터(TFT)가 있다. 박막 트랜지스터(TFT)의 드레인 전극은 액정 축전기(CLC)와 유지 축전기(Cst)의 한 단자와 연결되어 있다. 즉, 액정 축전기(CLC)와 유지 축전기(Cst)는 서로 병렬로 연결되어 있다. 액정 축전기(CLC)의 다른 단자에는 공통 전압으로 표시되는 일정 전압 Vcom이 인가되고, 유지 축전기(Cst)의 다른 단자는 게이트선(GL)과 별도로 형성되어 있는 유지 전극선(SL)에 연결되어 있다. 그러나, 이러한 방법은 별도의 유지 전극선을 형성하므로 배선의 수가 늘어나고, 개구율이 줄어드는 단점이 있다.As shown in FIG. 1, the gate line GL transmitting the scan signal and the data line DL transmitting the image signal cross each other, the gate electrode is connected to the gate line GL, and the source electrode There is a thin film transistor TFT connected to the data line DL. The drain electrode of the thin film transistor TFT is connected to one terminal of the liquid crystal capacitor C LC and the storage capacitor Cst. That is, the liquid crystal capacitor C LC and the storage capacitor Cst are connected in parallel with each other. The other terminal of the liquid crystal capacitor C LC is applied with a constant voltage Vcom expressed as a common voltage, and the other terminal of the storage capacitor Cst is connected to the storage electrode line SL formed separately from the gate line GL. . However, this method has a disadvantage in that the number of wirings is increased and the opening ratio is reduced because of forming a separate sustain electrode line.

도 2는 종래의 전단 게이트 방식의 박막 트랜지스터 액정 표시 장치의 단위 화소의 등가 회로도이다.2 is an equivalent circuit diagram of a unit pixel of a conventional thin film transistor liquid crystal display of a shear gate type.

전단 게이트 방식은 도 2에서 볼 수 있는 바와 같이, 전단의 게이트선(GL)을 유지 축전기(Cst)의 한쪽 단자로 활용하는 방법이다. 다른 구성은 도 1에 나타난 독립 배선 방식의 경우와 유사하다. 이 방법은 게이트선 외에 별도의 유지 전극선을 형성하지 않으므로 개구율을 높일 수 있는 장점이 있는 반면, 게이트선의 기생 용량이 늘어나는 단점이 있다.As shown in FIG. 2, the front gate method is a method in which the front gate line GL is used as one terminal of the storage capacitor Cst. The other configuration is similar to that of the independent wiring method shown in FIG. This method has the advantage of increasing the aperture ratio because it does not form a separate storage electrode line other than the gate line, while the parasitic capacitance of the gate line is increased.

또한, 종래 기술에서와 같이, 유지 축전기를 형성하기 위해 전단의 게이트선을 활용하거나 별도의 유지 전극선을 활용하는 경우, 유지 축전기의 양 전극 사이에는 대개 6볼트 내지 12볼트 정도의 높은 전압이 인가되는데, 이 때 이 전압에 의하여 유지 축전기의 양 전극상의 절연막을 통한 누설 전류가 흐르게 되어 자체 방전이 일어나거나 절연막 내에 결함이 있을 경우 절연 파괴도 일어날 수 있어 수율 감소가 일어난다.In addition, as in the prior art, when using a gate line of a front end or a separate storage electrode line to form a storage capacitor, a high voltage of about 6 to 12 volts is generally applied between both electrodes of the storage capacitor. At this time, a leakage current flows through the insulating film on both electrodes of the storage capacitor due to this voltage, so that self-discharge or defects in the insulating film may cause insulation breakdown, resulting in a decrease in yield.

본 발명의 과제는 박막 트랜지스터 액정 표시 장치에서 새로운 방식의 유지 축전기를 형성하는 것이다.An object of the present invention is to form a novel capacitor in a thin film transistor liquid crystal display device.

도 1은 종래의 독립 배선 방식의 박막 트랜지스터 액정 표시 장치의 단위 화소의 등가 회로도이고,1 is an equivalent circuit diagram of a unit pixel of a conventional thin film transistor liquid crystal display device of an independent wiring method.

도 2는 종래의 전단 게이트 방식의 박막 트랜지스터 액정 표시 장치의 단위 화소의 등가 회로도이고,FIG. 2 is an equivalent circuit diagram of a unit pixel of a conventional thin film transistor liquid crystal display of a shear gate type.

도 3은 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 등가 회로도이고,3 is an equivalent circuit diagram of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention;

도 4는 도 3에 나타난 액정 표시 장치에서 불량 화소의 수리 방법을 나타낸 회로도이고,FIG. 4 is a circuit diagram illustrating a repair method of a bad pixel in the liquid crystal display shown in FIG. 3.

도 5는 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 평면도이고,5 is a plan view of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention;

도 6은 도 5의 VI - VI'선을 따라 도시한 단면도이고,6 is a cross-sectional view taken along the line VI-VI 'of FIG. 5,

도 7 내지 도 9는 본 발명의 실시예에 따른 액정 표시 장치의 전압 유지율을 시뮬레이션한 그래프이고,7 to 9 are graphs simulating the voltage retention of the liquid crystal display according to the exemplary embodiment of the present invention.

도 10은 본 발명의 실시예에 따른 액정 표시 장치의 킥백 전압을 나타낸 그래프이고,10 is a graph illustrating a kickback voltage of a liquid crystal display according to an exemplary embodiment of the present invention.

도 11은 본 발명의 실시예에 따른 액정 표시 장치에서 불량 화소의 화소 전극 전압을 나타내는 그래프이다.11 is a graph illustrating pixel electrode voltages of defective pixels in a liquid crystal display according to an exemplary embodiment of the present invention.

이러한 과제를 이루기 위하여 본 발명에서는 하나의 화소의 스위칭 소자에 한쪽 단자가 연결되어 있으며, 그 화소와 이웃하는 화소의 스위칭 소자에 나머지 한쪽 단자가 연결되어 있는 유지 축전기를 형성한다.In order to achieve this problem, the present invention forms a storage capacitor having one terminal connected to a switching element of one pixel and the other terminal connected to the switching element of a pixel adjacent to the pixel.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 첨부된 도면을 참고로 하여 본 발명의 실시예에 대하여 상세히 설명한다.Then, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 3은 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 등가 회로도이고, 도 4는 도 3에 나타낸 박막 트랜지스터 액정 표시 장치의 스위칭 소자에 결함이 있을 때의 수리 방법을 나타낸 것이다.FIG. 3 is an equivalent circuit diagram of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 4 illustrates a repair method when a switching element of the thin film transistor liquid crystal display shown in FIG. 3 is defective.

도 3에 나타낸 바와 같이, 가로로 게이트선(GL)이 배열되어 있고, 세로로 데이터선(DL)이 배열되어 있다. 박막 트랜지스터(Q)의 게이트 단자는 게이트선(GL)에, 소스 단자는 데이터선(DL)에 연결되어 있으며, 드레인 단자는 액정 축전기(CLC)에 연결되어 있다. 박막 트랜지스터(Q)의 드레인 단자에 한 단자가 연결되어 있는 유지 축전기(Cst)의 다른 단자는 같은 행의 이웃하는, 즉 같은 게이트선(GL)에 게이트 단자가 연결되어 있는 이웃 화소의 박막 트랜지스터(Q)의 드레인 단자에 연결되어 있다. 여기에서 액정 축전기의 다른 단자에는 공통 전압으로 표시되는 일정 전압 Vcom이 인가된다.As shown in FIG. 3, the gate lines GL are arranged horizontally, and the data lines DL are arranged vertically. The gate terminal of the thin film transistor Q is connected to the gate line GL, the source terminal is connected to the data line DL, and the drain terminal is connected to the liquid crystal capacitor C LC . The other terminal of the storage capacitor Cst in which one terminal is connected to the drain terminal of the thin film transistor Q is connected to the thin film transistors of neighboring pixels in the neighboring rows of the same row, that is, the gate terminal is connected to the same gate line GL. It is connected to the drain terminal of Q). Here, the other terminal of the liquid crystal capacitor is applied with a constant voltage Vcom indicated by a common voltage.

이 때, 왼쪽 끝에 위치하는 화소의 박막 트랜지스터의 드레인에 연결되는 유지 축전기 중 왼쪽에 형성되는 유지 축전기(CstL)의 다른쪽 단자는 고립되어 있으며, 가장 오른쪽에 위치하는 화소에는 유지 축전기가 형성되지 않는다. 결과적으로 각 화소는 두 개의 유지 축전기를 가지는 셈이 되고, 가장 오른쪽의 화소만이 하나의 유지 축전기를 가지는 것이 된다.At this time, the other terminal of the storage capacitor Cst L formed on the left side of the storage capacitors connected to the drain of the thin film transistor of the pixel at the left end is isolated, and the storage capacitor is not formed at the rightmost pixel. Do not. As a result, each pixel has two storage capacitors, and only the rightmost pixel has one storage capacitor.

이러한 구조를 가진 화소에 있어서, 박막 트랜지스터 등의 스위칭 소자나 혹은 그 외에 구동의 목적으로 사용되는 능동 소자에 결함이 있을 때 도 4의 I 부분에 나타낸 것처럼, 결함이 있는 능동 소자(Q0)의 드레인 단자를 레이저 등을 사용하여 절단하여 다른 축전기들로부터 분리한다. 또는 결함에 의하여 단자가 전기적으로 절단된 경우에도 동일하다. 그러면, 데이터 신호가 해당 화소의 액정 축전기에 공급되지 않고, 해당 화소의 액정 축전기의 전압 Vp은 해당 화소의 왼쪽에 위치하는 화소의 화소 전압을 VL이라 하고, 오른쪽에 있는 화소의 화소 전압을 VR이라고 할 때 다음과 같은 식으로 주어진다.In a pixel having such a structure, when there is a defect in a switching element such as a thin film transistor or other active element used for driving purposes, the defective active element Q 0 , as shown in part I of FIG. The drain terminal is cut using a laser or the like to separate from the other capacitors. Alternatively, the same applies when the terminal is electrically cut by a defect. Then, the data signal V to the pixel voltage of the pixel to the right is not supplied to the liquid crystal capacitor of the pixel, the voltage Vp of the liquid crystal capacitor of the pixel is referred to as the pixel voltage of the pixel positioned on the left side of the pixel V L, Suppose R is given by

Vp= (VL+ VR+ VcomCLC/Cst)/(2 + CLC/Cst)V p = (V L + V R + V com C LC / C st ) / (2 + C LC / C st )

이 때 CLC/Cst는 1보다 작은 값으로 Cst가 클수록 CLC/Cst는 감소하게 되는데 이렇게 되면 화소 전압은 그 화소의 좌우에 위치한 화소의 액정 축전기의 전압의 산술 평균으로 접근한다. 따라서 이 화소의 밝기는 좌우 화면의 중간 밝기로 접근하므로 자동으로 보상될 수 있다.At this time, C LC / C st is smaller than 1, and as C st increases, C LC / C st decreases. In this case, the pixel voltage approaches the arithmetic mean of the voltages of the liquid crystal capacitors of the pixels positioned to the left and right of the pixel. Therefore, the brightness of this pixel approaches the middle brightness of the left and right screens and can be compensated automatically.

이러한 구조는 특히 단색 액정 표시 장치에서 매우 유리하다. 세 가지 색상의 컬러 필터로 이루어지는 컬러 패널의 경우 이와 같은 자동 보상의 목적을 달성하기 위해서는 그 옆의 세 번째 인접한 화소, 즉 동일색을 나타내는 화소끼리 유지 축전기를 연결하는 것이 바람직하다. 그러나, 이와 같이 자동 보상을 목표로 하지 않았을 경우에는 컬러 패널이라도 그 좌우의 인접한 화소에 연결해도 무방하다.This structure is particularly advantageous in monochrome liquid crystal display devices. In the case of a color panel composed of three color filters, in order to achieve the purpose of the automatic compensation, it is preferable to connect holding capacitors between third adjacent pixels, that is, pixels displaying the same color. However, in the case where automatic compensation is not aimed as described above, the color panel may be connected to adjacent pixels on the left and right sides.

도 5는 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 평면도이고, 도 6은 도 5의 VI - VI'선을 따라 도시한 단면도이다.FIG. 5 is a plan view of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 6 is a cross-sectional view taken along line VI-VI ′ of FIG. 5.

도 5와 도 6에 나타난 바와 같이, 투명한 절연 기판(100) 위에 가로 방향으로 주사 신호를 전달하는 게이트선(10)이 형성되어 있고, 게이트선의 분지인 게이트 전극(11)이 형성되어 있다. 기판(100) 위에는 또한 세로 방향으로 유지 용량 전극(21, 22)이 게이트선(10)과 분리되어 형성되어 있다.As shown in FIGS. 5 and 6, a gate line 10 for transmitting a scan signal in a horizontal direction is formed on the transparent insulating substrate 100, and a gate electrode 11, which is a branch of the gate line, is formed. On the substrate 100, the storage capacitor electrodes 21 and 22 are formed separately from the gate line 10 in the longitudinal direction.

게이트선(10), 게이트 전극(11), 유지 용량 전극(21, 22) 위를 게이트 절연막(30)이 덮고 있다.The gate insulating film 30 covers the gate line 10, the gate electrode 11, and the storage capacitor electrodes 21 and 22.

게이트 전극(11) 위의 게이트 절연막(30) 위에는 비정질 규소 등으로 이루어진 박막 트랜지스터의 채널층(40)이 형성되어 있으며, 그 위에는 도핑된 비정질 규소 등으로 이루어진 저항 접촉층(51, 52)이 게이트 전극(11)을 중심으로 양쪽으로 형성되어 있다.The channel layer 40 of the thin film transistor made of amorphous silicon is formed on the gate insulating film 30 on the gate electrode 11, and the resistive contact layers 51 and 52 made of doped amorphous silicon are formed on the gate insulating film 30. The electrodes 11 are formed in both directions.

도핑된 비정질 규소층(51, 52) 위에는 각각 소스 전극(61)과 드레인 전극(62)이 형성되어 있다. 소스 전극(61)은 게이트 절연막(30) 위에 세로 방향으로 형성되어 있으며 외부로부터 화상 신호를 전달하는 데이터선(60)과 연결되어 있다.The source electrode 61 and the drain electrode 62 are formed on the doped amorphous silicon layers 51 and 52, respectively. The source electrode 61 is formed in the vertical direction on the gate insulating film 30 and is connected to the data line 60 which transmits an image signal from the outside.

소스 전극(61), 드레인 전극(62), 데이터선(60)의 위에는 보호막(70)이 덮여 있으며, 보호막(70)에는 드레인 전극(62)의 일부를 노출시키는 접촉구(71)가 형성되어 있고, 보호막(70)과 게이트 절연막(30)이 함께 제거되어 유지 용량 전극(21)을 드러내는 접촉구(72)가 형성되어 있다. 보호막(70) 위의 게이트선(10)과 데이터선(60)의 교차로 정의되는 화소 영역에 화소 전극(80, 81, 82)이 형성되어 있다. 화소 전극(80)은 보호막(70)에 형성된 접촉구(71)를 통해 드레인 전극(62)과 연결되어 있으며, 화소 전극(82)은 유지 용량 전극(22)과 중첩되어 유지 축전기를 형성하고, 인접한 화소의 유지 용량 전극(21)과는 접촉구(72)를 통해 연결되어 있다.The passivation layer 70 is covered on the source electrode 61, the drain electrode 62, and the data line 60, and the contact hole 71 exposing a part of the drain electrode 62 is formed in the passivation layer 70. The protective film 70 and the gate insulating film 30 are removed together to form a contact hole 72 exposing the storage capacitor electrode 21. Pixel electrodes 80, 81, and 82 are formed in the pixel region defined by the intersection of the gate line 10 and the data line 60 on the passivation layer 70. The pixel electrode 80 is connected to the drain electrode 62 through the contact hole 71 formed in the passivation layer 70, and the pixel electrode 82 overlaps the storage capacitor electrode 22 to form a storage capacitor. The storage capacitor electrode 21 of the adjacent pixel is connected via the contact hole 72.

이와 같은 박막 트랜지스터 액정 표시 장치의 동작을 설명하면 다음과 같다.The operation of the thin film transistor liquid crystal display will be described below.

먼저, 표시하고자 하는 화소에 해당하는 게이트선(10)에 연결된 게이트 전극(11)에 게이트 온 전압을 인가하여 박막 트랜지스터를 도통시킨 후에, 화상 신호를 나타내는 데이터 전압을 데이터선(60)을 통하여 소스 전극(61)에 인가하여 이 데이터 전압이 박막 트랜지스터의 채널을 통하여 드레인 전극(62)에 전달되도록 한다. 그러면, 드레인 전극(62)에 전달된 전압이 화소 전극(82)에 전달되고, 화소 전극(82)과, 반대쪽 기판에 형성되어 있는 공통 전극(도시하지 않음)의 전위차에 의해 두 기판 사이에 전계가 형성된다. 이 전계의 세기는 데이터 전압의 크기에 의해 조절되며, 전계가 형성되면 두 기판 사이의 액정 분자가 전계의 방향을 따라 움직이게 되고 이에 의해 기판에 투과되는 빛의 양이 조절된다.First, a thin film transistor is conducted by applying a gate-on voltage to the gate electrode 11 connected to the gate line 10 corresponding to the pixel to be displayed, and then a data voltage representing an image signal is sourced through the data line 60. The data voltage is applied to the electrode 61 to transfer the data voltage to the drain electrode 62 through the channel of the thin film transistor. Then, the voltage transmitted to the drain electrode 62 is transmitted to the pixel electrode 82, and an electric field is formed between the two substrates by a potential difference between the pixel electrode 82 and a common electrode (not shown) formed on the opposite substrate. Is formed. The intensity of the electric field is controlled by the magnitude of the data voltage. When the electric field is formed, the liquid crystal molecules between the two substrates move along the direction of the electric field, thereby controlling the amount of light transmitted through the substrate.

그런데 이 경우에, 화소 전극과 반대쪽 기판의 공통 전극 사이에 있는 액정 물질에 전계가 계속해서 같은 방향으로 인가되면 액정이 열화되기 때문에, 전계의 방향을 계속해서 바꿔 주어야 한다. 즉, 공통 전극 전압에 대한 화소 전극 전압(데이터 전압)의 값을 양, 음 교대로 하여야 한다.In this case, however, the liquid crystal deteriorates when the electric field is continuously applied in the same direction to the liquid crystal material between the pixel electrode and the common electrode of the opposite substrate, and thus the direction of the electric field must be continuously changed. That is, the value of the pixel electrode voltage (data voltage) with respect to the common electrode voltage should be changed in a positive and negative manner.

이와 같은 구동 방식을 반전 구동 방식이라고 하며, 반전 구동 방식으로는 프레임(frame) 반전, 라인(line) 반전, 도트(dot) 반전, 컬럼(column) 반전 구동 방식 등이 있다.Such a driving method is called an inversion driving method, and examples of the inversion driving method include a frame inversion, a line inversion, a dot inversion, and a column inversion driving method.

프레임 반전은 공통 전극 전압에 대한 화소 전극 전압의 극성이 프레임 주기로 바뀌는 것이고, 라인 반전은 하나의 게이트선을 주기로 공통 전극 전압에 대한 화소 전극 전압의 극성이 바뀌는 것이며, 도트 반전은 하나의 화소 주기로 공통 전극 전압에 대한 화소 전극 전압의 극성이 바뀌는 것이다.Frame inversion means that the polarity of the pixel electrode voltage with respect to the common electrode voltage is changed in the frame period, line inversion is the polarity of the pixel electrode voltage with respect to the common electrode voltage with the period of one gate line, and dot inversion is common in one pixel period. The polarity of the pixel electrode voltage with respect to the electrode voltage is changed.

한편, 하나의 게이트선이 선택되고, 그 게이트선에 주사 신호가 전달되면, 그 게이트선에 연결된 행의 화소들은 인가된 데이터 전압에 의해 각각 신호를 전달받는다. 이 화소 전압은 다음 화상 신호가 들어올 때까지 액정 축전기와 유지 축전기에 의해 유지되어야 한다. 본 발명의 실시예에서는 각 화소의 전압은 인접한 유지 축전기의 기준 전압이 된다. 그런데, 라인 반전 또는 프레임 반전의 경우, 전체적으로 흰색 또는 검은색을 표시할 때에는 인접한 화소는 모두 같은 전압을 갖게 된다. 따라서 유지 축전기를 이루는 두 전극 사이에 전압차가 거의 생기지 않게 되고, 이에 따라 유지 축전기의 전극 사이의 유전체를 통해 아주 작은 누설 전류(leakage current)만이 흐르게 되어 유지 축전기 사이의 유전체의 신뢰도를 향상시킬 뿐만 아니라 액정 표시 장치의 라이프타임을 늘릴 수 있다.On the other hand, when one gate line is selected and a scan signal is transmitted to the gate line, the pixels of the row connected to the gate line are each received by the applied data voltage. This pixel voltage must be maintained by the liquid crystal capacitor and the storage capacitor until the next image signal comes in. In the embodiment of the present invention, the voltage of each pixel becomes the reference voltage of the adjacent sustain capacitor. However, in the case of line inversion or frame inversion, when displaying white or black as a whole, adjacent pixels all have the same voltage. Therefore, there is almost no voltage difference between the two electrodes constituting the storage capacitor, so that only a small leakage current flows through the dielectric between the electrodes of the storage capacitor, thereby improving the reliability of the dielectric between the storage capacitors. The life time of the liquid crystal display device can be increased.

본 발명의 실시예에 따른 유지 축전기를 갖는 액정 표시 장치에 대하여 유지 축전기가 화소의 누설 전류에 대응하여 유지할 수 있는 전압 유지율을 시뮬레이션한 결과가 도 7 내지 도 9에 나타나 있다. 3*9의 화소 배열을 갖는 셀에 대해 시뮬레이션하였으며, 액정 물질의 저항 RLC는 경우에 따라 변화시켰다.For the liquid crystal display having the storage capacitor according to the embodiment of the present invention, the results of simulating the voltage retention that the storage capacitor can maintain corresponding to the leakage current of the pixel are shown in FIGS. 7 to 9. The cells having a pixel arrangement of 3 * 9 were simulated, and the resistance R LC of the liquid crystal material was changed in some cases.

라인 반전 구동의 경우, 인접 화소의 전압은 대향 기판의 공통 전극 에 대해 해당 화소의 전압과 같은 극성을 갖는다. 반대로 도트 반전 구동의 경우는 인접 화소의 전압은 공통 전극 전압에 대해 반대 극성을 갖는다. 시뮬레이션을 하는 동안 공통 전극 전압의 크기는 5V로 유지하였으며, 데이터 전압은 1V와 10V로 인가하였다.In the case of the line inversion driving, the voltage of the adjacent pixel has the same polarity as the voltage of the pixel with respect to the common electrode of the opposing substrate. In contrast, in the case of dot inversion driving, the voltages of the adjacent pixels have opposite polarities with respect to the common electrode voltage. During the simulation, the common electrode voltage was maintained at 5V and the data voltages were applied at 1V and 10V.

두번째 행의 다섯번째 열의 화소에 대하여 시뮬레이션된 화소 전극 전압이 도 7에 나타나 있다. 도 7에 굵은 실선으로 나타낸 것이 본 발명의 실시예에 따른 액정 표시 장치를 나타낸 것이며, 점선으로 나타난 것은 통상의 독립 배선 방식의 액정 표시 장치를 나타내고 있다. 별도의 유지 축전기가 없는 액정 표시 장치의 경우는 가는 실선으로 나타내었는데, 이는 본 발명의 실시예에 따른 액정 표시 장치의 경우와 동일하여 굵은 실선으로 표시된 그래프에 가려져 있다. 라인 반전의 경우 모든 데이터 전압은 한 행에 대한 쓰기 시간 동안 10V로 유지되며, 도 7에 나타난 것은 액정 물질의 저항 RLC이 1*1011Ω인 것을 기준으로 한 것이다.The simulated pixel electrode voltage for the pixels in the fifth column of the second row is shown in FIG. 7 shows a liquid crystal display device according to an exemplary embodiment of the present invention, and a dotted line indicates a liquid crystal display device of a conventional independent wiring system. In the case of the liquid crystal display without a separate storage capacitor, the solid line is represented by a thin solid line, which is the same as that of the liquid crystal display according to the exemplary embodiment of the present invention, and is hidden by a graph indicated by a thick solid line. In the case of the line inversion, all data voltages are kept at 10V during the write time for one row, and shown in FIG. 7 based on the fact that the resistance R LC of the liquid crystal material is 1 * 10 11 Ω.

도 7에 나타난 바와 같이, 누설 전류가 크기 때문에 화소 전극 전압은 빠른 속도로 떨어진다. 통상의 독립 배선 방식의 액정 표시 장치의 경우는 유지 축전기에 의해 전압이 어느 정도 유지되므로 화소 전극 전압이 천천히 떨어지지만, 본 발명의 실시예의 경우와 유지 축전기가 없는 액정 표시 장치의 경우는 그에 비해 더욱 급격히 전압이 감소하는 것을 알 수 있다. 본 발명의 실시예에 따른 액정 표시 장치의 경우는 동일한 정도의 누설 전류에 의해 인접 화소의 전압이 동시에 급격히 감소하는 것에 의해서도 영향을 받는다.As shown in FIG. 7, the pixel electrode voltage drops at a high speed because the leakage current is large. In the case of a conventional independent wiring type liquid crystal display device, the voltage of the pixel electrode decreases slowly because the voltage is maintained to some extent by the storage capacitor. It can be seen that the voltage suddenly decreases. In the case of the liquid crystal display according to the exemplary embodiment of the present invention, the voltage of the adjacent pixels is also rapidly reduced by the same degree of leakage current.

어떤 하나의 화소의 누설 전류가 다른 화소에 비해 큰 경우는 다른 결과가 나타나는데, 이 결과가 도 8에 나타나 있다. 이 경우는 액정 물질의 저항 RLC이 5*1010Ω이다.When the leakage current of one pixel is larger than the other pixels, different results are shown, which is shown in FIG. 8. In this case, the resistance R LC of the liquid crystal material is 5 * 10 10 Ω.

도 8을 보면, 본 발명의 실시예에 따른 액정 표시 장치의 화소 전압이 통상의 독립 배선 방식의 액정 표시 장치에 비해 급격히 감소하기는 하지만, 유지 축전기가 없는 액정 표시 장치에 비해서는 천천히 감소하는 것을 알 수 있다.Referring to FIG. 8, although the pixel voltage of the liquid crystal display according to the exemplary embodiment of the present invention decreases drastically compared to the conventional independent wiring type liquid crystal display, the voltage decreases slowly compared to the liquid crystal display without the storage capacitor. Able to know.

도트 반전의 경우 본 발명의 실시예에 따른 액정 표시 장치는 매우 높은 전압 유지율을 갖는 것을 도 9를 통해 알 수 있다. 도트 반전 구동을 하게 되면, 인접 화소의 전압은 반대 방향으로 변하게 되고, 이 경우 유지 축전기의 두 전극 역할을 하는 인접 화소의 화소 전극 사이의 전압차는 커지게 된다. 이 시뮬레이션의 경우 홀수번째 데이터선의 전압은 10V이고, 짝수번째 데이터선의 전압은 1V이다. 그리고, 액정 물질의 저항 RLC은 도 7에서와 같이 1*1011Ω이다.In the case of dot inversion, it can be seen from FIG. 9 that the liquid crystal display according to the exemplary embodiment of the present invention has a very high voltage retention. When the dot inversion driving is performed, the voltage of the adjacent pixels changes in the opposite direction, and in this case, the voltage difference between the pixel electrodes of the adjacent pixels serving as the two electrodes of the storage capacitor becomes large. In this simulation, the voltage of the odd data line is 10V and the voltage of the even data line is 1V. The resistance R LC of the liquid crystal material is 1 * 10 11 Ω, as shown in FIG. 7.

도 9에 나타난 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치의 화소 전극 전압(굵은 실선으로 나타나 있음)이 종래의 독립 배선 방식의 액정 표시 장치나 유지 축전기가 없는 액정 표시 장치에 비해 훨씬 더 천천히 감소함을 알 수 있다.As shown in FIG. 9, the pixel electrode voltage (indicated by the bold solid line) of the liquid crystal display according to the exemplary embodiment of the present invention is much higher than that of a conventional independent wiring type liquid crystal display device or a liquid crystal display device without a storage capacitor. It can be seen that it decreases slowly.

도 10은 게이트 전압이 강하할 때 화소 전극과 데이터선 사이의 용량 커플링(capacitive coupling)에 의한 화소 전압의 시프트, 즉 킥백(kickback) 전압을 보여주고 있다.FIG. 10 illustrates a shift of the pixel voltage, that is, a kickback voltage, by capacitive coupling between the pixel electrode and the data line when the gate voltage drops.

본 발명의 실시예에 따른 액정 표시 장치의 경우 도트 반전 구동을 하게 되면 유지 축전기의 두 전극간의 전압차가 크기 때문에 충전(charging) 시간이 더 길어진다. 킥백 전압은 통상의 구조의 공통 전극을 갖는 액정 표시 장치의 경우에 비해 크고, 유지 용량 전극이 없는 경우와는 같다. 킥백 전압이 커지는 것은 게이트 전압이 강하할 때 커플링에 의한 인접 화소의 전압 강하가 동시에 일어나는 것에 기인한다.In the case of the liquid crystal display according to the exemplary embodiment of the present invention, when the dot inversion driving is performed, the charging time is longer because the voltage difference between the two electrodes of the storage capacitor is large. The kickback voltage is larger than in the case of a liquid crystal display having a common electrode having a conventional structure, and is the same as the case where there is no sustain capacitor electrode. The increase in kickback voltage is caused by the simultaneous drop in voltage of adjacent pixels due to coupling when the gate voltage drops.

불량 화소가 발생한 경우, 도 4에 나타난 바와 같은 방식으로 불량 화소의 드레인 전극을 축전기로부터 레이저로 절단하게 되면, 불량 화소의 전압은 상술한 바와 같이 인접한 화소 전극의 전압에 의해 정해지며, 이는 도 11에 나타나 있다. 위쪽의 곡선이 불량 화소 좌우에 있는 화소의 화소 전극 전압을 나타내고, 아래쪽의 곡선이 불량 화소의 화소 전극 전압을 나타낸다. 즉, 불량 화소의 전압은 좌우의 인접한 화소의 전압에 의해 결정된다.When a bad pixel is generated, when the drain electrode of the bad pixel is cut from the capacitor with a laser in a manner as shown in FIG. 4, the voltage of the bad pixel is determined by the voltage of the adjacent pixel electrode as described above. Is shown in. The upper curve shows the pixel electrode voltage of the pixels on the left and right sides of the bad pixels, and the lower curve shows the pixel electrode voltage of the bad pixels. That is, the voltage of the bad pixel is determined by the voltages of the left and right adjacent pixels.

이 발명에 따른 액정 표시 장치를 중간조 표시(full color)가 가능한 5.8"의 크기와 234 * 400(*3)의 해상도를 갖는 패널로 만들어 실험한 결과 크로스톡(crosstalk)과 깜박임(flickering)은 발생하지 않았으며, 통상의 액정 표시 장치와 동일한 정도의 표시 성능을 나타내는 것으로 확인되었다.The liquid crystal display according to the present invention was made into a panel having a size of 5.8 "capable of half-color display and a resolution of 234 * 400 (* 3). As a result, crosstalk and flickering were It did not generate | occur | produce and was confirmed to show the display performance of the same grade as a normal liquid crystal display device.

본 발명의 실시예에서와 같이 한 화소의 유지 축전기의 한쪽 전극은 해당 화소의 스위칭 소자에 연결하고 다른 한쪽 전극은 인접 화소의 스위칭 소자에 연결하여 유지 축전기를 형성함으로써 기생 용량을 줄일 수 있고, 스위칭 소자에 불량이 있을 때 결함이 쉽게 수리될 수 있다.As in the embodiment of the present invention, one electrode of the storage capacitor of one pixel is connected to the switching element of the pixel and the other electrode is connected to the switching element of the adjacent pixel to form the storage capacitor, thereby reducing the parasitic capacitance. When a device is defective, the defect can be easily repaired.

Claims (2)

유지 축전기와 액정 축전기와 스위칭 소자를 포함하는 다수의 화소를 포함하는 액정 표시 장치에서,In a liquid crystal display device including a storage capacitor and a plurality of pixels including a liquid crystal capacitor and a switching element, 임의의 화소의 유지 축전기의 제1 단자는 그 화소의 스위칭 소자에 연결되어 있고 제2 단자는 다른 화소의 스위칭 소자와 연결되어 있으며,The first terminal of the storage capacitor of any pixel is connected to the switching element of that pixel and the second terminal is connected to the switching element of the other pixel, 상기 액정 표시 장치는 도트 반전 방식으로 구동되는 액정 표시 장치.The liquid crystal display device is driven in a dot inversion method. 제1항에서,In claim 1, 상기 유지 축전기의 제2 단자와 연결되어 있는 스위칭 소자는 이웃하는 화소의 스위칭 소자인 액정 표시 장치.And a switching element connected to the second terminal of the storage capacitor is a switching element of a neighboring pixel.
KR1019980015092A 1997-03-19 1998-04-28 Thin Film Transistor Liquid Crystal Display KR100552288B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US08/821,062 US5808706A (en) 1997-03-19 1997-03-19 Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors
KR1019980015092A KR100552288B1 (en) 1998-04-28 1998-04-28 Thin Film Transistor Liquid Crystal Display
TW87107634A TW384408B (en) 1997-12-31 1998-05-16 Liquid crystal displays and a manufacturing method thereof
US09/112,175 US6256076B1 (en) 1997-03-19 1998-07-08 Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
JP23817898A JP4298819B2 (en) 1997-12-31 1998-08-25 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980015092A KR100552288B1 (en) 1998-04-28 1998-04-28 Thin Film Transistor Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR19990081254A true KR19990081254A (en) 1999-11-15
KR100552288B1 KR100552288B1 (en) 2006-05-23

Family

ID=37181667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980015092A KR100552288B1 (en) 1997-03-19 1998-04-28 Thin Film Transistor Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR100552288B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772506A (en) * 1993-06-14 1995-03-17 Casio Comput Co Ltd Thin film transistor panel
JPH07318901A (en) * 1994-05-30 1995-12-08 Kyocera Corp Active matrix liquid crystal display device and its driving method
JP3049588B2 (en) * 1994-05-31 2000-06-05 松下電器産業株式会社 Thin film transistor liquid crystal display
JPH08146384A (en) * 1994-11-18 1996-06-07 Matsushita Electric Ind Co Ltd Active matrix type liquid crystal display element
JPH095786A (en) * 1995-06-21 1997-01-10 Advanced Display:Kk Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate

Also Published As

Publication number Publication date
KR100552288B1 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
KR100277182B1 (en) LCD
JP4812837B2 (en) Active matrix substrate and display device including the same
US8421724B2 (en) Liquid crystal display device
US6256076B1 (en) Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
KR101345728B1 (en) Display apparatus
US7119783B2 (en) Liquid crystal display and driving method thereof
KR19990027490A (en) Liquid crystal display device and driving method thereof
KR101590945B1 (en) Liquid crystal display
CN105629609A (en) Array substrate, liquid crystal display device and driving method of liquid crystal display device
KR0172881B1 (en) Structure and driving method of liquid crystal display device
KR100286489B1 (en) Active Matrix Display
JPH07311390A (en) Liquid crystal display device
JP2003280036A (en) Liquid crystal display device
KR101419226B1 (en) A liquid crystal display device
CN101809492B (en) Display device and method of driving the display device
KR100494694B1 (en) Apparatus for thin film transistor liquid crystal display
US20150185534A1 (en) Liquid crystal display
JPH02216121A (en) Liquid crystal display device
JP4298819B2 (en) Liquid crystal display device and manufacturing method thereof
JP4128677B2 (en) Inspection method for liquid crystal display devices
KR19990052286A (en) Liquid crystal display
KR100552288B1 (en) Thin Film Transistor Liquid Crystal Display
JP3029319B2 (en) Liquid crystal display
KR100476597B1 (en) Thin film transistor liquid crystal display
KR101636432B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee