KR19990080813A - 반도체 소자의 범프 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 범프 형성방법에 관한 것으로, 종래 반도체 소자의 범프 형성방법은 범프를 형성하기 위해 포토레지스트를 도포하고, 노광 및 현상하는 과정에서 현상용액이 그 하부 금속층에 형성된 홈에 침투하여 그 하부 금속층을 부식시키고, 이에 따라 그 부식된 금속층의 상부에 형성되는 범프의 전단강도를 약화시킴으로써, 반도체 소자의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 반도체 소자의 특정영역에 접속되는 금속배선을 형성하는 단계와; 상기 금속배선의 상부에 금속배선과 범프의 접속이 원활하게 형성될 수 있도록 접속 금속막을 증착하는 금속막 증착단계와; 상기 금속막의 상부에 스텝커버리지가 우수한 부식방지막을 증착하는 부식방지막 증착단계와; 상기 부식방지막의 상부에 포토레지스트를 도포하고, 패턴을 형성하여 상기 금속배선의 상부 측에 위치하는 부식방지막을 노출시킨 후, 그 노출된 부식방지막을 식각하여 그 하부에 증착된 금속막을 노출시킨 다음, 그 노출된 금속막의 상부에 금 또는 납 등의 연성이 우수한 금속을 증착하여 범프를 형성하는 범프형성단계를 포함하여 구성하여 범프 형성과정에서 포토레지스트의 현상에 사용하는 용액이 그 하부의 금속층을 부식시키지 못하도록, 그 금속층의 상부에 스텝커버리지가 우수한 부식방지막을 증착함으로써, 범프의 전단강도가 감소함을 방지하여 반도체 소자의 특성을 향상시키는 효과가 있다.

Description

반도체 소자의 범프 형성방법

본 발명은 반도체 소자의 범프 형성방법에 관한 것으로, 특히 스텝커버리지(step coverage)가 우수한 막을 도포한 후, 범프를 형성시킴으로써 하부 금속배선의 부식을 방지하여 반도체 소자의 특성을 향상시키는데 적당하도록 한 반도체 소자의 범프 형성방법에 관한 것이다.

일반적으로, 반도체 소자 제조공정에서 범프(bump)란 반도체 소자의 특정영역을 연결하는 금속배선이 미세패턴이기 때문에 이를 패키지(package)하는데 어려움이 있기 때문에 그 금속배선을 외부와 연결할 수 있는 소정 면적의 면을 갖는 무른 금속을 말하며, 보통 납, 금 등이 사용되고 있다. 종래 범프 형성방법은 반도체 소자와 그 반도체 소자의 상부에 금속배선을 형성하고, 그 금속배선의 상부에 패시베이션(passivation)을 형성한 후, 다시 금을 증착하여 상기 금속배선의 일부에 접속되는 범프를 형성하였으며, 이와 같은 종래 반도체 소자의 범프 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1d는 종래 반도체 소자의 범프 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 절연막(2)을 증착하고, 그 절연막(2)에 콘택홀을 형성하여 반도체 소자의 특정영역을 노출시킨 후, 그 콘택홀 및 절연막(2)의 상부에 금속을 증착 및 패턴을 형성하여 제 1금속배선(3)을 형성하는 단계(도1a)와; 상기 제 1금속배선(3)과 절연막(2)의 상부에 절연막(4)을 증착하고, 패터닝하여 상기 제 1금속배선(3)의 상부 일부를 노출시킨 다음, 금속을 증착하고 패터닝하여 상기 제 1금속배선(3)의 노출된 부분과 접속되는 제 2금속배선(5)을 형성하는 단계(도1b)와; 상기 제 2금속배선(5)과 절연막(4)의 상부에 절연막(6)을 증착하고, 패터닝하여 상기 제 2금속배선(5)의 중앙부를 노출시키고, 그 노출된 제 2금속배선(5)의 상부에 TiW막(7)과 Au막(8)을 순차적으로 증착 하는 단계(도1c)와; 상기 Au막(8)의 상부전면에 포토레지스트(도면 미도시)를 증착하고, 패터닝하여 상기 제 2금속배선(5)의 상부 측에 증착한 Au막(8)을 노출시키고, Au 도금을 증착 하여 범프(9)를 형성한 후, 상기 포토레지스트 패턴과 그 포토레지스트 패턴 하부의 Au막(8)과 TiW막(7)을 제거하는 단계(도1d)를 포함하여 구성된다.

이하, 상기와 같은 종래 반도체 소자의 범프 형성방법을 좀 더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 특정 반도체 소자가 형성된 기판(1)의 상부에 절연막(2)을 증착 한다. 이때의 절연막(2)은 평탄화 정도가 우수한 막을 사용한다.

그 다음, 상기 절연막(2)에 사진식각공정을 통해 콘택홀을 형성하여 상기 기판(1)에 형성된 반도체 소자의 특정영역을 노출시킨다.

그 다음, 상기 콘택홀이 형성된 절연막(2)의 상부에 알루미늄(Al) 등의 금속을 증착하고, 사진식각공정을 사용하여 패터닝함으로써, 상기 노출된 반도체 소자의 특정영역에 노출되는 제 1금속전극(3)을 형성한다.

그 다음, 도1b에 도시한 바와 같이 상기 제 1금속전극(3)과 그 주변부에 노출된 절연막(2)의 상부전면에 절연막(4)을 증착하고, 역시 사진식각공정을 통해 상기 절연막(4)의 일부를 식각하여 상기 제 1금속전극(3)의 일부를 노출시킨다. 이때 제 1금속전극(3)이 노출되는 부분은 그 면적과 평탄성을 고려하여 노출시키며, 일반적으로 제 1금속전극(3)의 상측면부를 노출시킨다.

그 다음, 상기 노출된 제 1금속전극(3)의 상부와 절연막(4)의 상부에 다시 알루미늄 등의 금속을 증착하고, 사진식각공정을 통해 패터닝하여 상기 제 1금속전극(3)에 접속되는 제 2금속전극(5)을 형성한다.

그 다음, 도1c에 도시한 바와 같이 상기 제 2금속전극(5)과 절연막(4)의 상부에 절연막(6)을 증착하고, 패터닝하여 상기 제 2금속전극(5)의 중심부를 노출시킨다. 이와 같은 절연막(6)을 보통 패시베이션(PASSIVATION)이라 한다.

그 다음, 상기 절연막(6)과 노출된 제 2금속전극(5)의 상부전면에 이후의 공정에서 범프(9)의 접촉성을 향상시키기 위한 TiW막(7)과 Au막(8)을 순차적으로 증착 한다.

그 다음, 도1d에 도시한 바와 같이 상기 Au막(8)의 상부전면에 포토레지스트(도면 미도시)를 두껍게 증착하고, 그 포토레지스트를 노광 및 현상하여 상기 제 2금속전극(5)의 상부 측에 위치하는 Au막(8)을 노출시키는 포토레지스트 패턴을 형성한다.

그 다음, 상기 포토레지스트 패턴을 통해 노출된 Au막(8)의 상부에 Au도금을 스퍼터링하여 범프(9)를 형성하고, 그 포토레지스트 패턴과 포토레지스트 패턴의 하부에 위치하는 Au막(8)과 TiW막(7)을 제거한다.

이와 같은 과정에서 상기 포토레지스트를 현상하는 현상과정에서 포토레지스트를 현상하는 현상용액이 상기 절연막(6)과 제 2금속배선(5)의 경계부분에 형성된 홈의 상부에 증착된 TiW막(7)과 Au막(8)의 상부에 침투하게 되어, 그 하부의 Au막(8)을 부식시킴으로 범프(9)의 형성시 범프(9)의 전단강도가 감소하게 된다.

상기한 바와 같이 종래 반도체 소자의 범프 형성방법은 범프를 형성하기 위해 포토레지스트를 도포하고, 노광 및 현상하는 과정에서 현상용액이 그 하부 금속층에 형성된 홈에 침투하여 그 하부 금속층을 부식시키고, 이에 따라 그 부식된 금속층의 상부에 형성되는 범프의 전단강도를 약화시킴으로써, 반도체 소자의 특성이 열화되는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 현상용액이 금속층을 부식시키는 것을 방지하는 반도체 소자의 범프 형성방법을 제공함에 그 목적이 있다.

도1a 내지 도1d는 종래 반도체 소자의 범프 제조공정 수순단면도.

도2a 내지 도2d는 본 발명 반도체 소자의 범프 제조공정 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

1:기판 2,4,6:절연막

3:제 1금속배선 5:제 2금속배선

7:TiW막 8:Au막

9:범프 10:부식방지막

상기와 같은 목적은 반도체 소자 및 그 소자의 특정영역에 접속되는 금속배선을 형성하는 단계와; 상기 금속배선의 상부에 금속배선과 범프의 접속이 원활하게 형성될 수 있도록 접속 금속막을 증착하는 금속막 증착단계와; 상기 금속막의 상부에 스텝커버리지가 우수한 부식방지막을 증착하는 부식방지막 증착단계와; 상기 부식방지막의 상부에 포토레지스트를 도포하고, 패턴을 형성하여 상기 금속배선의 상부 측에 위치하는 부식방지막을 노출시킨 후, 그 노출된 부식방지막을 식각하여 그 하부에 증착된 금속막을 노출시킨 다음, 그 노출된 금속막의 상부에 금 또는 납 등의 연성이 우수한 금속을 증착하여 범프를 형성하는 범프형성단계와; 상기 포토레지스트 패턴 및 그 하부의 부식방지막과 금속막을 제거하는 부식방지막 및 금속막 제거단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2d는 본 발명 반도체 소자의 범프 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 절연막(2)을 증착하고, 그 절연막(2)에 콘택홀을 형성한 후, 금속공정을 통해 제 1금속배선(3)을 형성하는 단계(도2a)와; 상기 제 1금속배선(3)과 절연막(2)의 상부에 절연막(4)을 증착하고, 선택적으로 식각하여 상기 제 1금속배선(3)의 일부영역을 노출시킨 다음, 금속공정을 통해 상기 제 1금속배선(3)에 접속되는 제 2금속배선(5)을 형성하는 단계(도2b)와; 상기 제 2금속배선(5)의 상부에 절연막(6)을 증착하고, 일부를 식각하여 상기 제 2금속배선(5)의 중앙부를 노출시킨 다음, 노출된 제 2금속배선(5)과 절연막(6)의 상부에 TiW막(7), Au막(8)을 순차적으로 증착하고, 상기 Au막(8)의 상부에 붕소 인 실리콘 글라스(BPSG) 또는 저면 반사 방지막(BOTTOM ANTI-REFLECTING COATING)과 같은 스텝커버리지(STEP COVERAGE)가 우수한 부식방지막(10)을 증착하는 단계(도2c)와; 상기 부식방지막(10)의 상부에 포토레지스트(도면 미도시)를 도포하고, 그 포토레지스트를 노광 및 패턴을 형성하여, 상기 제 2금속배선(5)의 상부 측에 위치하는 부식방지막(10)을 노출시키고, 그 노출된 부식방지막(10)을 식각하여 그 하부의 Au막(8)을 노출시킨 다음, 그 노출된 Au막(8)의 상부에 Au도금을 증착하여 범프(9)를 형성하고, 포토레지스트 패턴과, 그 포토레지스트 패턴 하부의 부식방지막(10), Au막(8), TiW막(7)을 식각하는 단계(도2d)로 구성된다.

이하, 상기와 같이 구성된 본 발명 반도체 소자의 범프 형성방법을 좀 더 상세히 설명한다.

먼저, 도2a에 도시한 바와 같이 종래와 동일하게 특정 반도체 소자가 형성된 기판(1)의 상부에 절연막(2)을 증착한다. 이때의 절연막(2)은 평탄화 정도가 우수한 막을 사용한다.

그 다음, 상기 절연막(2)에 사진식각공정을 통해 콘택홀을 형성하여 상기 기판(1)에 형성된 반도체 소자의 특정영역을 노출시킨다.

그 다음, 상기 콘택홀이 형성된 절연막(2)의 상부에 알루미늄(Al) 등의 금속을 증착하고, 사진식각공정을 사용하여 패터닝함으로써, 상기 노출된 반도체 소자의 특정영역에 노출되는 제 1금속전극(3)을 형성한다.

그 다음, 도2b에 도시한 바와 같이 상기 제 1금속전극(3)과 그 주변부에 노출된 절연막(2)의 상부전면에 절연막(4)을 증착하고, 역시 사진식각공정을 통해 상기 절연막(4)의 일부를 식각하여 상기 제 1금속전극(3)의 일부를 노출시킨다. 이때 제 1금속전극(3)이 노출되는 부분은 그 면적과 평탄성을 고려하여 노출시키며, 일반적으로 제 1금속전극(3)의 상측면부를 노출시킨다.

그 다음, 상기 노출된 제 1금속전극(3)의 상부와 절연막(4)의 상부에 다시 알루미늄 등의 금속을 증착하고, 사진식각공정을 통해 패터닝하여 상기 제 1금속전극(3)에 접속되는 제 2금속전극(5)을 형성한다.

그 다음, 도2c에 도시한 바와 같이 상기 제 2금속전극(5)과 절연막(4)의 상부에 절연막(6)을 증착하고, 패터닝하여 상기 제 2금속전극(5)의 중심부를 노출시킨다.

그 다음, 상기 절연막(6)과 노출된 제 2금속전극(5)의 상부전면에 이후의 공정에서 범프(9)의 접촉성을 향상시키기 위한 TiW막(7)과 Au막(8)을 순차적으로 증착한다.

이때, 종래 설명한 바와 같이 Au막(8)에는 상기 제 2금속배선(5)과 절연막(6)의 경계부분에 홈을 갖도록 형성된다.

그 다음, 상기 Au막(8)의 상부전면에 스텝커버리지가 우수한 붕소 인 실리콘 글라스(BPSG) 또는 저면 반사방지막(BARC) 등의 부식방지막(10)을 증착 한다.

그 다음, 도2d에 도시한 바와 같이 상기 부식방지막(10)의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 상기 제 2금속배선(5)의 상부영역에 증착된 부식방지막(10)의 일부를 노출시킨다. 이때 현상용액은 상기 부식방지막(10)에 의해 Au막(8)으로 침투하지 못하며, 이에 따라 Au막(8)이 부식됨을 방지한다.

그 다음, 상기 노출된 부식방지막(10)을 식각하고, 상기 부식방지막(10)의 하부에 위치하는 Au막(8)의 일부를 노출시킨다.

그 다음, 상기 노출된 Au막(8)의 상부에 Au도금을 증착 하여 범프(9)를 형성한 후, 그 범프(9)의 측면에 위치하는 포토레지스트 패턴과 그 포토레지스트 패턴의 하부에 증착 되어 있는 부식방지막(10), Au막(8), TiW막(7)을 식각한다.

상기한 바와 같이 본 발명 반도체 소자의 범프 형성방법은 범프 형성과정에서 포토레지스트의 현상에 사용하는 용액이 그 하부의 금속층을 부식시키지 못하도록, 그 금속층의 상부에 스텝커버리지가 우수한 부식방지막을 증착함으로써, 범프의 전단강도가 감소함을 방지하여 반도체 소자의 특성을 향상시키는 효과가 있다.

Claims (2)

1. 반도체 소자 및 그 소자의 특정영역에 접속되는 금속배선을 형성하는 단계와; 상기 금속배선의 상부에 금속배선과 범프의 접속이 원활하게 형성될 수 있도록 접속 금속막을 증착하는 금속막 증착단계와; 상기 금속막의 상부에 스텝커버리지가 우수한 부식방지막을 증착하는 부식방지막 증착단계와; 상기 부식방지막의 상부에 포토레지스트를 도포하고, 패턴을 형성하여 상기 금속배선의 상부 측에 위치하는 부식방지막을 노출시킨 후, 그 노출된 부식방지막을 식각하여 그 하부에 증착된 금속막을 노출시킨 다음, 그 노출된 금속막의 상부에 금 또는 납 등의 연성이 우수한 금속을 증착하여 범프를 형성하는 범프형성단계와; 상기 포토레지스트 패턴 및 그 하부의 부식방지막과 금속막을 제거하는 부식방지막 및 금속막 제거단계로 이루어진 것을 특징으로 하는 반도체 소자의 범프 형성방법.
2. 제 1항에 있어서, 상기 스텝커버리지가 우수한 부식방지막은 붕소 인 실리콘 글라스(BPSG) 또는 저면 반사방지막(BOTTOM ANTI-REFLECTION COATING)인 것을 특징으로 하는 반도체 소자의 범프 형성방법.