KR19990080242A - Amplitude Modulation Detector and Amplitude Modulation Detection Method - Google Patents
Amplitude Modulation Detector and Amplitude Modulation Detection Method Download PDFInfo
- Publication number
- KR19990080242A KR19990080242A KR1019980013330A KR19980013330A KR19990080242A KR 19990080242 A KR19990080242 A KR 19990080242A KR 1019980013330 A KR1019980013330 A KR 1019980013330A KR 19980013330 A KR19980013330 A KR 19980013330A KR 19990080242 A KR19990080242 A KR 19990080242A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- hold
- carrier
- reset
- switch
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/02—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplitude Modulation (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
신호 발생부, 피크홀드 앤드 리셋(Peak-Hold and Reset)부 및 샘플 앤드 홀드(Sample and Hold)부를 구비하는 진폭 변조 검파기 및 그 방법이 개시된다. 신호 발생부는 시스템 클럭(clock) 신호에 응답하여 제1 및 제2 클럭 신호와 리셋(reset) 신호를 발생한다. 피크홀드 앤드 리셋부는 반송파 신호를 입력하고 제1 클럭 신호와 리셋 신호에 응답하여 반송파 신호의 최대치를 샘플링(sampling)하여 홀드 신호를 발생한다. 샘플 앤드 홀드부는 홀드 신호를 입력하고 제2 클럭 신호에 응답하여 홀드 신호를 샘플링하여 검파 신호를 출력한다. 따라서, 반송파 신호로부터 반송파에 포함된 음성 신호가 정확하게 검파된다.Disclosed are an amplitude modulation detector and a method including a signal generator, a peak-hold and reset unit, and a sample and hold unit. The signal generator generates first and second clock signals and a reset signal in response to the system clock signal. The peak hold and reset unit inputs a carrier signal and samples a maximum value of the carrier signal in response to the first clock signal and the reset signal to generate a hold signal. The sample and hold unit inputs a hold signal and samples a hold signal in response to the second clock signal to output a detection signal. Therefore, the speech signal contained in the carrier is accurately detected from the carrier signal.
Description
본 발명은 진폭 변조 검파에 관한 것으로서, 특히 반송파의 피크(peak)를 연속적으로 샘플링하는 진폭 변조 검파기 및 진폭 변조 검파 방법에 관한 것이다.The present invention relates to amplitude modulation detection, and more particularly, to an amplitude modulation detector and an amplitude modulation detection method for continuously sampling a peak of a carrier wave.
음성 신호를 멀리 전송하기 위해서 음성 신호를 고주파에 실어서 전송한다. 이것을 변조라고 한다. 변조를 하기 위하여는 여러 가지 방법이 있으며 그 중에서 음성 신호의 진폭의 크기에 따라 변조하는 방식을 진폭 변조라고 하고 변조된 신호를 반송파라 한다. 이와 같이 진폭 변조된 반송파를 수신하고 반송파로부터 음성 신호를 검출하기 위하여 진폭 변조 검파 방식이 사용되며 이 때 사용되는 장치가 진폭 변조 검파기이다.In order to transmit the voice signal far away, the voice signal is loaded on a high frequency. This is called modulation. In order to perform modulation, there are various methods. Among them, the modulation method according to the amplitude of the voice signal is called amplitude modulation, and the modulated signal is called a carrier wave. In order to receive an amplitude modulated carrier and detect a speech signal from the carrier, an amplitude modulation detection method is used, and an apparatus used at this time is an amplitude modulation detector.
도 1은 종래의 진폭 변조 검파기의 블록도이다. 도 1을 참조하면, 종래의 진폭 변조 검파기는 신호 발생부(101), 제1 및 제2 샘플 앤드 홀드부들(111,121) 및 선택부(131)를 구비한다.1 is a block diagram of a conventional amplitude modulation detector. Referring to FIG. 1, a conventional amplitude modulation detector includes a signal generator 101, first and second sample and hold parts 111 and 121, and a selector 131.
상기 신호 발생부(101)는 시스템 클럭(SCLK)에 응답하여 제1 및 제2 클럭 신호들(CLK1,CLK2)과 제1 및 제2 리셋 신호들(RST1,RST2)을 발생하고 이들을 상기 제1 샘플 앤드 홀드부(111) 및 제2 샘플 앤드 홀드부(121)로 각각 제공한다.The signal generator 101 generates first and second clock signals CLK1 and CLK2 and first and second reset signals RST1 and RST2 in response to a system clock SCLK. It is provided to the sample and hold part 111 and the 2nd sample and hold part 121, respectively.
상기 제1 샘플 앤드 홀드부(111)는 반송파 신호(IN)를 입력하고 상기 제1 클럭 신호(CLK1) 및 제1 리셋 신호(RST1)에 응답하여 상기 반송파 신호(IN)의 피크치(peak value)를 샘플링하여 상기 선택부(131)로 제공한다.The first sample and hold unit 111 inputs a carrier signal IN and responds to the first clock signal CLK1 and the first reset signal RST1 in response to a peak value of the carrier signal IN. Is sampled and provided to the selection unit 131.
상기 제2 샘플 앤드 홀드부(121)는 상기 반송파 신호(IN)를 입력하고 상기 제2 클럭 신호(CLK2) 및 제2 리셋 신호(RST2)에 응답하여 상기 반송파 신호(IN)의 피크치를 샘플링하여 상기 선택부(131)로 제공한다.The second sample and hold unit 121 inputs the carrier signal IN and samples peak values of the carrier signal IN in response to the second clock signal CLK2 and the second reset signal RST2. It is provided to the selection unit 131.
상기 선택부(131)는 상기 제1 샘플 앤드 홀드부(111)의 출력과 상기 제2 샘플 앤드 홀드부(121)의 출력을 입력하고 상기 제1 및 제2 클럭 신호들(CLK1,CLK2)에 응답하여 상기 제1 샘플 앤드 홀드부(111)의 출력 또는 상기 제2 샘플 앤드 홀드부(121)의 출력을 선택하여 검파 신호(OUT)를 출력한다. 예컨대, 상기 제1 클럭 신호(CLK1)가 하이 레벨일 때 상기 제2 샘플 앤드 홀드부(121)의 출력을 선택하고, 상기 제2 클럭 신호(CLK2)가 하이 레벨일 때 상기 제1 샘플 앤드 홀드부(111)의 출력을 선택하여 상기 검파 신호(OUT)를 출력한다.The selector 131 inputs an output of the first sample and hold unit 111 and an output of the second sample and hold unit 121 to the first and second clock signals CLK1 and CLK2. In response, an output of the first sample and hold unit 111 or an output of the second sample and hold unit 121 is selected to output a detection signal OUT. For example, the output of the second sample and hold unit 121 is selected when the first clock signal CLK1 is at a high level, and the first sample and hold is selected when the second clock signal CLK2 is at a high level. The output of the detection unit 111 is selected to output the detection signal OUT.
도 2a 및 도 2b는 상기 도 1에 도시된 진폭 변조 검파기로부터 출력되는 검파 신호(IN)들의 파형도들이다.2A and 2B are waveform diagrams of detection signals IN output from the amplitude modulation detector shown in FIG. 1.
도 2a를 참조하면, 상기 제1 샘플 앤드 홀드부(111)의 출력과 상기 제2 샘플 앤드 홀드부(121)의 출력간에 오프셋(offset)이 없을 때 상기 진폭 변조 검파기는 상기 반송파 신호(IN)에 실린 음성 신호를 정확하게 샘플링하여 상기 검파 신호(OUT)를 출력하게 된다.Referring to FIG. 2A, when there is no offset between the output of the first sample and hold part 111 and the output of the second sample and hold part 121, the amplitude modulation detector detects the carrier signal IN. The detection signal OUT is outputted by accurately sampling the voice signal contained in the signal.
그러나 도 2b를 참조하면, 상기 제1 샘플 앤드 홀드부(111)의 출력과 상기 제2 샘플 앤드 홀드부(121)의 출력간에 오프셋(offset)이 있을 경우에는 상기 진폭 변조 검파기는 상기 반송파 신호(IN)에 실린 음성 신호를 정확하게 샘플링하지 못하게 되기 때문에 상기 진폭 변조 검파기로부터 출력되는 상기 검파 신호(OUT)는 찌그러지게 된다.However, referring to FIG. 2B, when there is an offset between the output of the first sample and hold unit 111 and the output of the second sample and hold unit 121, the amplitude modulation detector detects the carrier signal ( The detection signal OUT output from the amplitude modulation detector is distorted because it is impossible to accurately sample the voice signal carried on IN).
본 발명이 이루고자하는 기술적 과제는 반송파 신호로부터 음성 신호를 정확하게 검파하는 진폭 변조 검파기를 제공하는데 있다.It is an object of the present invention to provide an amplitude modulated detector for accurately detecting a speech signal from a carrier signal.
본 발명이 이루고자하는 다른 기술적 과제는 상기 본 발명이 이루고자하는 진폭 변조 검파기에 적합한 진폭 변조 검파 방법을 제공하는데 있다.Another object of the present invention is to provide an amplitude modulation detection method suitable for the amplitude modulation detector to be achieved by the present invention.
도 1은 종래의 진폭 변조 검파기의 블록도.1 is a block diagram of a conventional amplitude modulation detector.
도 2a 및 도 2b는 상기 도 1에 도시된 진폭 변조 검파기로부터 출력되는 검파 신호들의 파형도들.2A and 2B are waveform diagrams of detection signals output from the amplitude modulation detector shown in FIG.
도 3은 본 발명의 바람직한 실시예에 따른 진폭 변조 검파기의 블록도.3 is a block diagram of an amplitude modulation detector in accordance with a preferred embodiment of the present invention.
도 4는 상기 도 3에 도시된 피크홀드 앤드 리셋부의 회로도.4 is a circuit diagram of a peak hold and reset unit shown in FIG.
도 5는 상기 도 3에 도시된 샘플 앤드 홀드부의 회로도.5 is a circuit diagram of a sample and hold unit shown in FIG. 3;
도 6은 상기 도 3에 도시된 진폭 변조 검파기의 신호들의 타이밍도.6 is a timing diagram of signals of the amplitude modulation detector shown in FIG.
도 7a와 도 7b는 상기 도 3에 도시된 홀드 신호와 검파 신호의 각 파형도.7A and 7B are respective waveform diagrams of the hold signal and the detection signal shown in FIG.
상기 기술적 과제를 이루기 위하여 본 발명은, 시스템 클럭 신호에 응답하여 제1 및 제2 클럭 신호와 리셋 신호를 발생하는 신호 발생부와, 반송파 신호를 입력하고 상기 제1 클럭 신호와 상기 리셋 신호에 응답하여 상기 반송파 신호의 최대치를 샘플링하여 홀드 신호를 발생하는 피크홀드 앤드 리셋부, 및 상기 홀드 신호를 입력하고 상기 제2 클럭 신호에 응답하여 상기 홀드 신호를 샘플링하여 검파 신호를 출력하는 샘플 앤드 홀드부를 구비하는 진폭 변조 검파기를 제공한다.In order to achieve the above technical problem, the present invention provides a signal generator for generating first and second clock signals and a reset signal in response to a system clock signal, a carrier signal, and a response to the first clock signal and the reset signal. A peak hold and reset section for sampling the maximum value of the carrier signal to generate a hold signal, and a sample and hold section for inputting the hold signal and sampling the hold signal in response to the second clock signal to output a detected signal. An amplitude modulated detector is provided.
바람직하기는, 상기 피크홀드 앤드 리셋부는 상기 제1 클럭 신호에 응답하여 상기 반송파 신호를 전송하는 제1 스위치, 상기 제1 스위치의 출력을 정류하여 상기 홀드 신호를 발생하는 정류기, 상기 정류기로부터 출력되는 전압의 최대치를 축적하는 전압 축적 수단 및 상기 리셋 신호에 응답하여 상기 홀드 신호를 리셋시키는 제2 스위치를 구비한다.Preferably, the peak hold and reset unit is a first switch for transmitting the carrier signal in response to the first clock signal, a rectifier for rectifying the output of the first switch to generate the hold signal, and is output from the rectifier Voltage accumulation means for accumulating a maximum value of the voltage and a second switch for resetting the hold signal in response to the reset signal.
바람직하기는, 상기 제1 스위치는 상기 제1 클럭 신호가 하이 레벨일 때 온(on)되어 상기 반송파 신호를 출력하고, 상기 제2 스위치는 상기 리셋 신호가 하이 레벨일 때 온되어 상기 반송파 신호를 리셋시키며, 상기 정류기는 다이오드를 구비하고, 상기 전압 축적 수단은 상기 정류기와 접지단 사이에 연결된 캐패시터를 구비한다.Preferably, the first switch is turned on when the first clock signal is at a high level to output the carrier signal, and the second switch is turned on when the reset signal is at a high level to receive the carrier signal. The rectifier is provided with a diode, and the voltage accumulating means has a capacitor connected between the rectifier and the ground terminal.
바람직하기는 또. 상기 샘플 앤드 홀드부는 상기 홀드 신호를 입력하고 상기 제2 클럭 신호에 응답하여 상기 검파 신호를 발생하는 제3 스위치 및 상기 제3 스위치로부터 출력되는 전압의 최대치를 축적하는 다른 전압 축적 수단을 구비하고, 상기 다른 전압 축적 수단은 상기 제3 스위치와 접지단 사이에 연결된 캐패시터를 구비한다.Preferably again. The sample and hold section includes a third switch for inputting the hold signal and generating the detection signal in response to the second clock signal, and other voltage accumulating means for accumulating a maximum value of the voltage output from the third switch, The other voltage accumulating means has a capacitor connected between the third switch and a ground terminal.
상기 다른 기술적 과제를 이루기 위하여 본 발명은, 반송파 신호 입력 단계, 상기 반송파 신호의 최대치를 샘플링하여 펄스파를 발생하는 펄스파 발생단계, 및 상기 펄스파를 샘플링하여 검파 신호를 발생하는 검파 신호 발생 단계를 포함하는 진폭 변조 검파 방법을 제공한다.In order to achieve the above object, the present invention provides a carrier signal input step, a pulse wave generation step of generating a pulse wave by sampling a maximum value of the carrier signal, and a detection signal generation step of generating a detection signal by sampling the pulse wave. It provides an amplitude modulation detection method comprising a.
바람직하기는, 상기 펄스파 발생 단계는 상기 반송파의 양극 반송파만을 샘플링한다.Preferably, the pulse wave generation step samples only the bipolar carrier of the carrier.
바람직하기는 또한, 상기 펄스파 발생 단계는 시스템 클럭으로부터 발생되는 제1 클럭 신호와 리셋 신호에 응답하여 상기 반송파를 샘플링하고, 상기 검파 신호 발생 단계는 상기 시스템 클럭으로부터 발생되는 제2 클럭 신호에 응답하여 상기 펄스파를 샘플링한다.Preferably, the pulse wave generation step samples the carrier in response to a first clock signal and a reset signal generated from a system clock, and the detection signal generation step responds to a second clock signal generated from the system clock. The pulse wave is sampled.
상기 본 발명에 따른 진폭 변조 검파기는 반송파 신호에 포함된 음성 신호를 정확하게 검파할 수가 있다.The amplitude modulation detector according to the present invention can accurately detect the speech signal included in the carrier signal.
이하, 첨부된 도면들을 통하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 바람직한 실시예에 따른 진폭 변조 검파기의 블록도이다. 도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 진폭 변조 검파기는 신호 발생부(301), 피크홀드 앤드 리셋(Peak-Hold and Reset)부(311) 및 샘플 앤드 홀드부(321)를 구비한다.3 is a block diagram of an amplitude modulation detector according to a preferred embodiment of the present invention. Referring to FIG. 3, an amplitude modulation detector according to an exemplary embodiment of the present invention includes a signal generator 301, a peak-hold and reset unit 311, and a sample and hold unit 321. do.
상기 신호 발생부(301)는 시스템 클럭 신호(SCLK)에 응답하여 제1 및 제2 클럭 신호와 리셋 신호(RST)를 발생한다. 즉, 상기 신호 발생부(301)는 외부로부터 시스템 클럭 신호(SCLK)를 입력하고, 이를 분주하여 주기가 서로 다른 제1 및 제2 클럭 신호들(CLK1,CLK2)과 리셋 신호(RST)를 발생하고 이들을 상기 피크홀드 앤드 리셋부(311)로 제공한다.The signal generator 301 generates the first and second clock signals and the reset signal RST in response to the system clock signal SCLK. That is, the signal generator 301 inputs the system clock signal SCLK from the outside and divides it to generate the first and second clock signals CLK1 and CLK2 and the reset signal RST having different periods. And provide them to the peak hold and reset unit 311.
상기 피크홀드 앤드 리셋부(311)는 반송파 신호(IN)를 입력하고 상기 제1 클럭 신호(CLK1)와 상기 리셋 신호(RST)에 응답하여 상기 반송파 신호(IN)의 최대치를 샘플링하여 홀드 신호(HLD)를 발생한다. 상기 피크홀드 앤드 리셋부(311)는 상기 제1 클럭 신호(CLK1)가 하이 레벨(high level)일 경우에 상기 반송파 신호(IN)의 양극 반송파의 최대치를 샘플링하여 상기 제1 클럭 신호(CLK1)가 로우 레벨(low level)로 천이되더라도 상기 양극 반송파의 최대치는 그대로 유지된다. 그러다가 상기 리셋 신호(RST)가 로우 레벨에서 하이 레벨로 천이되면 상기 샘플링된 최대치는 로우 레벨로 리셋(Reset)된다. 상기 리셋 신호(RST)의 초기치는 로우 레벨로 유지된다. 이렇게 하여 상기 홀드 신호(HLD)는 펄스파(Pulse Wave)로써 발생된다.The peak hold and reset unit 311 inputs a carrier signal IN and samples a maximum value of the carrier signal IN in response to the first clock signal CLK1 and the reset signal RST to hold the signal. HLD). The peak hold and reset unit 311 samples the maximum value of the bipolar carrier of the carrier signal IN when the first clock signal CLK1 is at a high level, and thereby performs the first clock signal CLK1. Even if is shifted to a low level, the maximum value of the bipolar carrier is maintained as it is. Then, when the reset signal RST transitions from the low level to the high level, the sampled maximum value is reset to the low level. The initial value of the reset signal RST is maintained at a low level. In this way, the hold signal HLD is generated as a pulse wave.
상기 샘플 앤드 홀드부(321)는 상기 홀드 신호(HLD)를 입력하고 상기 제2 클럭 신호(CLK2)에 응답하여 상기 홀드 신호(HLD)를 샘플링하여 검파 신호(OUT)를 출력한다. 상기 샘플 앤드 홀드부(321)는 펄스파로 구성된 상기 홀드 신호(HLD)를 입력하고 상기 펄스파의 로우 레벨을 제거한다. 이와 같이 상기 홀드 신호(HLD)는 그 로우 레벨이 제거됨으로써 음성 신호만을 갖는 상기 검파 신호(OUT)로써 발생된다.The sample and hold unit 321 inputs the hold signal HLD and samples the hold signal HLD in response to the second clock signal CLK2 to output a detection signal OUT. The sample and hold unit 321 inputs the hold signal HLD composed of pulse waves and removes the low level of the pulse waves. As such, the hold signal HLD is generated as the detection signal OUT having only a voice signal by removing its low level.
도 4는 상기 도 3에 도시된 피크홀드 앤드 리셋부(311)의 회로도이다. 도 4를 참조하면, 상기 피크홀드 앤드 리셋부(311)는 제1 스위치(401), 정류기(411), 제1 전압 축적 수단(421) 및 제2 스위치(431)를 구비한다.4 is a circuit diagram of the peak hold and reset unit 311 shown in FIG. Referring to FIG. 4, the peak hold and reset unit 311 includes a first switch 401, a rectifier 411, a first voltage accumulating means 421, and a second switch 431.
상기 제1 스위치(401)는 상기 반송파 신호(IN)를 입력하고 상기 제1 클럭 신호(CLK1)를 그 제어단으로 입력하며 상기 제1 클럭 신호(CLK1)에 응답하여 상기 반송파 신호(IN)를 전송한다. 즉, 상기 제1 클럭 신호(CLK1)가 하이 레벨이면 상기 제1 스위치(401)는 온(on)되어 상기 반송파 신호(IN)를 출력하고, 상기 제1 클럭 신호(CLK1)가 로우 레벨이면 상기 제1 스위치(401)는 오프(off)되어 상기 반송파 신호(IN)를 출력하지 않는다.The first switch 401 inputs the carrier signal IN, inputs the first clock signal CLK1 to the control terminal, and receives the carrier signal IN in response to the first clock signal CLK1. send. That is, when the first clock signal CLK1 is at a high level, the first switch 401 is turned on to output the carrier signal IN, and when the first clock signal CLK1 is at a low level, the first switch 401 is turned on. The first switch 401 is off and does not output the carrier signal IN.
상기 정류기(411)는 상기 제1 스위치(401)의 출력을 입력하는 다이오드로써 구성한다. 상기 정류기(411)는 상기 제1 스위치(401)로부터 출력되는 반송파 신호(IN)를 입력하고 이를 정류한다. 즉, 상기 제1 스위치(401)로부터 출력되는 반송파 신호(IN)의 전압 레벨이 상기 정류기(411)를 구성하는 다이오드의 빌트인 전압(Built-In Voltage)보다 높으면 상기 반송파 신호(IN)는 상기 정류기(411)를 통과하고, 상기 제1 스위치(401)로부터 출력되는 반송파 신호(IN)의 전압 레벨이 상기 정류기(411)를 구성하는 다이오드의 빌트인 전압(Built-In Voltage)보다 낮으면 상기 반송파 신호(IN)는 상기 정류기(411)를 통과하지 못한다.The rectifier 411 is configured as a diode for inputting the output of the first switch 401. The rectifier 411 inputs and rectifies a carrier signal IN output from the first switch 401. That is, when the voltage level of the carrier signal IN output from the first switch 401 is higher than the built-in voltage of the diode constituting the rectifier 411, the carrier signal IN is the rectifier. When the voltage level of the carrier signal IN, which passes through 411 and is output from the first switch 401, is lower than the built-in voltage of the diode constituting the rectifier 411, the carrier signal IN does not pass through the rectifier 411.
상기 제1 전압 축적 수단(421)은 상기 정류기(411)와 접지단(GND) 사이에 연결된 캐패시터를 구비한다. 상기 제1 전압 축적 수단(421)은 상기 정류기(411)로부터 출력되는 전압의 최대치를 축적한다.The first voltage accumulating means 421 includes a capacitor connected between the rectifier 411 and a ground terminal GND. The first voltage accumulating means 421 accumulates the maximum value of the voltage output from the rectifier 411.
상기 제2 스위치(431)는 상기 제1 전압 축적 수단(421)과 병렬로 연결되며, 상기 리셋 신호(RST)에 응답하여 상기 제1 전압 축적 수단(421)에 축적된 전압을 리셋시킨다. 상기 제2 스위치(431)는 상기 리셋 신호(RST)가 하이 레벨일 때 온되어 상기 제1 전압 축적 수단(421)에 축적된 전압을 접지단(GND)으로 방전시킴으로써 상기 홀드 신호(HLD)를 리셋시키고, 상기 리셋 신호(RST)가 로우 레벨이면 오프되어 상기 제1 전압 축적 수단(421)에 축적된 전압에 아무 영향을 주지 않는다.The second switch 431 is connected in parallel with the first voltage accumulating means 421 and resets the voltage accumulated in the first voltage accumulating means 421 in response to the reset signal RST. The second switch 431 is turned on when the reset signal RST is at a high level to discharge the hold signal HLD by discharging the voltage stored in the first voltage accumulating means 421 to the ground terminal GND. When the reset signal RST is at a low level, the signal is turned off and has no influence on the voltage accumulated in the first voltage accumulating means 421.
상기 제2 스위치(431)를 통해 상기 홀드 신호(HLD)가 발생한다.The hold signal HLD is generated through the second switch 431.
도 5는 상기 도 3에 도시된 샘플 앤드 홀드부(321)의 회로도이다. 도 5를 참조하면, 상기 샘플 앤드 홀드부(321)는 제3 스위치(501) 및 제2 전압 축적 수단(511)을 구비한다.FIG. 5 is a circuit diagram of the sample and hold unit 321 shown in FIG. 3. Referring to FIG. 5, the sample and hold unit 321 includes a third switch 501 and a second voltage accumulating means 511.
상기 제3 스위치(501)는 상기 피크홀드 앤드 리셋부(311)의 출력을 입력하고 상기 제2 클럭 신호(CLK2)를 그 제어단에 입력하며 상기 제2 클럭 신호(CLK2)에 응답하여 상기 피크홀드 앤드 리셋부(311)의 출력을 전송한다. 즉, 상기 제3 스위치(501)는 상기 제2 클럭 신호(CLK2)가 하이 레벨이면 온되어 상기 피크홀드 앤드 리셋부(311)의 출력을 출력하고, 상기 제2 클럭 신호(CLK2)가 로우 레벨이면 오프되어 상기 피크홀드 앤드 리셋부(311)의 출력을 출력하지 않는다.The third switch 501 inputs the output of the peak hold and reset unit 311, inputs the second clock signal CLK2 to the control terminal, and responds to the peak in response to the second clock signal CLK2. The output of the hold and reset unit 311 is transmitted. That is, the third switch 501 is turned on when the second clock signal CLK2 is at a high level to output an output of the peak hold and reset unit 311, and the second clock signal CLK2 is at a low level. In this case, it is turned off so that the output of the peak hold and reset unit 311 is not output.
상기 제2 전압 축적 수단(511)은 상기 제3 스위치(501)와 접지단(GND) 사이에 연결된 캐패시터를 구비한다. 상기 제2 전압 축적 수단(511)은 상기 제3 스위치(501)로부터 출력되는 전압의 최대치를 축적한다. 상기 제2 전압 축적 수단(511)으로부터 상기 검파 신호(OUT)가 발생된다.The second voltage accumulating means 511 includes a capacitor connected between the third switch 501 and the ground terminal GND. The second voltage accumulating means 511 accumulates the maximum value of the voltage output from the third switch 501. The detection signal OUT is generated from the second voltage accumulating means 511.
도 6은 상기 도 3에 도시된 진폭 변조 검파기의 신호들의 타이밍도 및 그에 따른 파형도이다. 도 6을 참조하여 본 발명에 따른 진폭 변조 검파기의 동작을 설명하기로 한다.6 is a timing diagram and waveform diagrams of signals of the amplitude modulation detector illustrated in FIG. 3. An operation of the amplitude modulation detector according to the present invention will be described with reference to FIG. 6.
상기 제1 및 제2 클럭 신호들과 상기 리셋 신호(RST)의 초기치는 로우 레벨로 유지된다. 초기에 상기 반송파 신호(IN)가 상기 피크홀드 앤드 리셋부(311)로 입력되고 상기 제1 클럭 신호(CLK1)가 소정 시점(t1)에서 하이 레벨로 천이되면 상기 반송파 신호(IN)는 상기 제1 스위치(401) 및 상기 정류기(411)를 통하여 상기 제1 전압 축적 수단(421)에 인가된다. 이 때 상기 제1 전압 축적 수단(421)에는 상기 반송파 신호(IN)의 전압 레벨의 최대치가 축적된다. 상기 제1 전압 축적 수단(421)에 축적된 전압은 상기 제1 클럭 신호(CLK1)가 로우 레벨로 천이되더라도 그대로 유지된다.Initial values of the first and second clock signals and the reset signal RST are maintained at a low level. Initially, when the carrier signal IN is input to the peak hold and reset unit 311 and the first clock signal CLK1 transitions to a high level at a predetermined time point t1, the carrier signal IN becomes the first signal. It is applied to the first voltage accumulating means 421 through the first switch 401 and the rectifier 411. At this time, the first voltage accumulating means 421 accumulates the maximum value of the voltage level of the carrier signal IN. The voltage accumulated in the first voltage accumulating means 421 is maintained even when the first clock signal CLK1 transitions to a low level.
그러다가 상기 리셋 신호(RST)가 소정 시점(t3)에서 로우 레벨로부터 하이 레벨로 천이되면 상기 제2 스위치(431)가 온되므로 상기 제1 전압 축적 수단(421)에 축적된 전압은 상기 제1 스위치(401)를 통해서 방전된다. 따라서 하나의 펄스파가 발생한다. 상기 과정을 반복하면서 상기 피크홀드 앤드 리셋부(311)로부터 홀드 신호(HLD)가 발생된다.Then, when the reset signal RST transitions from the low level to the high level at a predetermined time t3, the second switch 431 is turned on, so that the voltage accumulated in the first voltage accumulating means 421 becomes the first switch. Discharged through 401. Therefore, one pulse wave is generated. While repeating the above process, the hold signal HLD is generated from the peak hold and reset unit 311.
상기 제1 전압 축적 수단(421)에 전압이 축적된 상태에서 상기 제2 클럭 신호(CLK2)가 소정 시점(t2)에서 로우 레벨로부터 하이 레벨로 천이되면 상기 제3 스위치(501)가 온되고 그로 인하여 상기 제2 전압 축적 수단(511)에 축적된 전압과 동일한 전압이 상기 제2 전압 축적 수단(511)에 축적된다. 상기 제2 전압 축적 수단(511)에 축적된 전압은 상기 제2 클럭 신호(CLK2)가 하이 레벨에서 로우 레벨로 천이되더라도 동일한 전압 레벨로 유지된다. 그러다가 상기 제2 클럭 신호(CLK2)가 로우 레벨로부터 하이 레벨로 다시 천이되면 상기 제2 전압 축적 수단(511)의 전압은 상기 제1 전압 축적 수단(421)에 축적된 전압과 동일한 레벨로 다시 변한다. 이와 같이 하여 상기 샘플 앤드 홀드부(321)로부터 검파 신호(OUT)가 발생된다.When the second clock signal CLK2 transitions from a low level to a high level at a predetermined time t2 in a state where a voltage is accumulated in the first voltage accumulating means 421, the third switch 501 is turned on and thus Therefore, the same voltage as the voltage stored in the second voltage accumulating means 511 is accumulated in the second voltage accumulating means 511. The voltage accumulated in the second voltage accumulating means 511 is maintained at the same voltage level even when the second clock signal CLK2 transitions from a high level to a low level. Then, when the second clock signal CLK2 transitions from the low level to the high level again, the voltage of the second voltage accumulating means 511 changes back to the same level as the voltage accumulated in the first voltage accumulating means 421. . In this way, the detection signal OUT is generated from the sample and hold unit 321.
상기 홀드 신호(HLD)의 소정 전압 레벨(V1,V2)들은 각각 상기 검파 신호(OUT)의 소정 전압 레벨들(V1',V2')과 전압 레벨이 동일하다.The predetermined voltage levels V1 and V2 of the hold signal HLD have the same voltage level as the predetermined voltage levels V1 'and V2' of the detection signal OUT.
상기 홀드 신호(HLD)와 검파 신호(OUT)의 파형도들은 각각 도 7a와 도 7b에 도시되어있다. 도 7b에 도시된 바와 같이 상기 검파 신호(OUT)는 찌그러짐없이 정확한 음성 신호로써 발생한다.Waveform diagrams of the hold signal HLD and the detection signal OUT are shown in FIGS. 7A and 7B, respectively. As shown in FIG. 7B, the detection signal OUT is generated as an accurate voice signal without distortion.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 바와 같이 본 발명에 따르면, 반송파 신호(IN)로부터 반송파에 포함된 음성 신호가 정확하게 검파된다. 또한, 회로가 간단하므로 상기 본 발명에 따른 진폭 변조 검파기를 이용하는 시스템의 크기가 감소되며 그에 따른 시스템의 제조비도 감소된다.As described above, according to the present invention, the voice signal contained in the carrier wave is accurately detected from the carrier signal IN. In addition, since the circuit is simple, the size of the system using the amplitude modulation detector according to the present invention is reduced, and thus the manufacturing cost of the system is also reduced.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013330A KR100594196B1 (en) | 1998-04-14 | 1998-04-14 | Amplitude modulation detector and the detecting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013330A KR100594196B1 (en) | 1998-04-14 | 1998-04-14 | Amplitude modulation detector and the detecting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990080242A true KR19990080242A (en) | 1999-11-05 |
| KR100594196B1 KR100594196B1 (en) | 2006-08-30 |
Family
ID=37600998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980013330A KR100594196B1 (en) | 1998-04-14 | 1998-04-14 | Amplitude modulation detector and the detecting method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100594196B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150103954A (en) * | 2014-03-04 | 2015-09-14 | 삼성전자주식회사 | Amplitude Shift Keying Demodulator and Communication Apparatus including the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104804A (en) * | 1982-12-07 | 1984-06-16 | Matsushita Electric Ind Co Ltd | Am demodulator |
| JPS60105305A (en) * | 1983-11-14 | 1985-06-10 | Matsushita Electric Ind Co Ltd | Detection system of am signal |
| JPH01136452A (en) * | 1987-11-24 | 1989-05-29 | Miyuukomu:Kk | Transmission system |
| JPH05102731A (en) * | 1992-01-31 | 1993-04-23 | Sony Corp | Am demodulating circuit |
| KR970007876B1 (en) * | 1994-12-31 | 1997-05-17 | 삼성전자 주식회사 | Am detector |
-
1998
- 1998-04-14 KR KR1019980013330A patent/KR100594196B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150103954A (en) * | 2014-03-04 | 2015-09-14 | 삼성전자주식회사 | Amplitude Shift Keying Demodulator and Communication Apparatus including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100594196B1 (en) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2282407A1 (en) | Reception device | |
| US9893771B2 (en) | Wireless charger using frequency aliasing FSK demodulation | |
| EP1431770A1 (en) | Measuring apparatus and measuring method for pattern dependent jitter | |
| US5475709A (en) | Adjacent and alternate channels power measurement apparatus | |
| US4406988A (en) | Circuit for processing a digital signal | |
| US7225093B1 (en) | System and method for generating triggers based on predetermined trigger waveform and a measurement signal | |
| KR100636564B1 (en) | Noise filter circuit | |
| KR100594196B1 (en) | Amplitude modulation detector and the detecting method | |
| US12073033B2 (en) | System and sensor controller for use with active pen | |
| CN108462512A (en) | Near-field communication equipment | |
| US5132691A (en) | Method and apparatus for recognizing useful signals when superimposed with noise signals | |
| US7308239B2 (en) | Receiver for receiving amplitude shift keying signal | |
| US6152373A (en) | Detector of radio frequency signals for contactless chip cards | |
| JP2016165064A (en) | Identification device, identification method and program for identification device | |
| US5555552A (en) | Apparatus for quickly capturing cordless telephone channel to be measured | |
| KR100356419B1 (en) | Ultrasonic Wave Level Mesuring Device | |
| JPH09219656A (en) | Tone squelch circuit | |
| JP2848724B2 (en) | Synchronization judgment circuit | |
| JP3490544B2 (en) | Quaternary information wireless signal receiver | |
| CN116112042A (en) | Demodulation circuit, electronic tag and electronic tag system | |
| KR0119811Y1 (en) | Multi-mode distinction circuit | |
| JP2005101913A (en) | Device for detecting input interruption of optical signal and device for detecting input interruption of electric signal | |
| EP1322969A1 (en) | Rf power measurement | |
| JPS59198054A (en) | Automatic frequency control system | |
| JP2536579B2 (en) | Two-input high-frequency signal level difference detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100528 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |