KR19990075311A

KR19990075311A - 무선통신시스템에서의 인터리빙장치

Info

Publication number: KR19990075311A
Application number: KR1019980009439A
Authority: KR
Inventors: 고성욱
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1998-03-19
Filing date: 1998-03-19
Publication date: 1999-10-15

Abstract

본 발명은 무선통신시스템에서의 인터리빙장치에 관한 것으로, 종래의 기술에 있어서는 인터리빙을 임의(random)로 디코드된 데이터를 스크램블(Scramble)하는 것이 아니라 가로와 세로에 의하여 데이터를 읽기/쓰기함으로써, 버스트 오류가 발생되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 블록의 단위의 입력신호를 카운트하는 카운터와; 상기 카운터의 출력과 기준신호를 비교하여 그에 대한 소정의 신호를 출력하는 비교부와; 임의로 메모리를 액세스하도록 어드레스를 출력하는 난수발생부와; 제어신호에 의해 입력신호를 저장하는 제1,2 메모리와; 상기 난수발생부와 비교부의 출력을 입력받아 제1,2 메모리를 읽기/쓰기 제어하기 위한 메모리제어부로 구성한 장치를 제공하여 블록 단위로 입력데이터를 임의로 스크램블(Scramble)함으로써, 송신하는 도안 발생되는 버스트 오류의 영향을 최소화하여 무선통신의 성능을 향상시키며, 또한 두 개의 메모리를 사용하여 데이터의 수신 및 전송을 동시에 함으로써, 데이터의 액세스 시간을 단축하여 데이터 처리속도를 향상시키는 효과가 있다.

Description

무선통신시스템에서의 인터리빙장치

본 발명은 무선통신시스템에서의 인터리빙장치에 관한 것으로, 특히 노이즈 채널을 통해 디지탈 신호를 송수신하는 무선통신시스템에 있어서, 데이터가 버스트(Bust)하게 깨지는 현상의 방지 및 주기적인 버스트 오류의 영향을 줄이기 위해 블록 단위로 입력 데이터 신호를 임의로 스크램블(Scramble)하고, 두 개의 메모리를 이용하여 데이터 액세스를 용이하게 하는 무선통신시스템에서의 인터리빙장치에 관한 것이다.

도 1은 종래 통신시스템의 구성을 보인 블록도로서, 이에 도시된 바와 같이 입력신호의 비트간 상호관계(correlation)를 만들어 주는 엔코더(10)와; 버스트 오류를 방지하는 인터리버(Interleaver)(11)와; 채널(12)과 디인터리버(Deinterleaver) (13)를 거쳐서 출력된 신호를 입력받아 디코딩하는 디코더(14)로 구성된 것으로, 이와 같이 구성된 종래 장치의 동작 과정을 설명하면 다음과 같다.

도 2는 도 1에서 인터리버의 구성을 보인 블록도로서, 이에 도시된 바와 같이 입력데이터 신호는 메모리(20)와 읽기(이하 "read"라 함) 및 쓰기(이하 "write"라 함) 어드레스발생부(21, 22)로 각각 입력되고, 상기 read 어드레스발생부(21)는 메모리제어부(23)로부터 출력된 인에이블(enable) 신호에 의해 상기 메모리(20)에 가로로 write를 시작하며, 이때 상기 read 어드레스발생부(22)는 상기 메모리제어부(23)의 디스에이블(disable) 신호에 의해 동작이 중지된 상태이다. 상기 메모리(20)에 데이터가 모두 write가 끝난 후에 상기 read 어드레스발생부(21)는 상기 메모리제어부(23)로부터 인에이블 신호를 입력받아 세로로 read해 가며, 이때 상기 write 어드레스발생부(22)는 상기 메모리제어부(23)의 디스에이블(disable) 신호에 의해 동작이 중지된 상태이다.

상기 메모리(20)에 데이터가 모두 read된 후에는 상기 메모리제어부(23)의 제어신호에 의해 상기 메모리(20)에 저장된 데이터를 외부로 출력하고, 다시 새로운 입력 데이터 신호를 write하게 된다.

상기에서와 같이 종래의 기술에 있어서는 인터리빙을 임의(random)로 디코드된 데이터를 스크램블(Scramble)하는 것이 아니라 가로와 세로에 의하여 데이터를 읽기/쓰기함으로써, 버스트 오류가 발생되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 블록 단위로 입력 데이터 신호를 임의로 스크램블하고, 두 개의 메모리를 이용하여 데이터 액세스를 용이하게 하는 장치를 제공함에 그 목적이 있다.

도 1은 종래 통신시스템의 구성을 보인 블록도.

도 2는 도 1에서 인터리버의 구성을 보인 블록도.

도 3은 본 발명 무선통신시스템에서의 인터리빈장치의 구성을 보인 블록도.

***도면의 주요 부분에 대한 부호의 설명***

10 : 엔코더 11 : 인터리버

12 : 채널 13 : 디인터리버

14 : 디코더 20, 34, 35 : 메모리

21 : 읽기 어드레스발생부 22 : 쓰기 어드레스발생부

23, 33 : 메모리제어부 30 : 카운터

31 : 비교부 32 : 난수발생부

이와 같은 목적을 달성하기 위한 본 발명 무선통신시스템에서의 인터리빙장치의 구성은, 블록의 단위의 입력 데이터 신호를 카운트하는 카운터와; 상기 카운터의 출력과 기준신호를 비교하여 그에 대한 소정의 신호를 출력하는 비교부와; 임의로 메모리를 액세스하도록 어드레스를 출력하는 난수발생부와; 제어신호에 의해 입력 데이터 신호를 저장하는 제1,2 메모리와; 상기 난수발생부와 비교부의 출력을 입력받아 상기 제1,2 메모리를 읽기/쓰기 제어하기 위한 메모리제어부로 구성함을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 3은 본 발명 무선통신시스템에서의 인터리빙장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 블록의 단위의 입력 데이터 신호를 카운트하는 카운터(30)와; 상기 카운터(30)의 출력과 기준신호를 비교하여 그에 대한 소정의 신호를 출력하는 비교부(31)와; 임의로 메모리를 액세스하도록 어드레스를 출력하는 난수발생부(32)와; 제어신호에 의해 입력 데이터 신호를 저장하는 제1,2 메모리(34, 35)와; 상기 난수발생부(32)와 비교부(31)의 출력을 입력받아 상기 제1,2 메모리(34, 35)를 읽기/쓰기 제어하기 위한 메모리제어부(33)로 구성한다.

이하, 본 발명에 따른 일실시예의 동작 과정 및 작용 효과를 설명하면 다음과 같다.

블록의 단위의 데이터 신호가 입력되면 메모리제어부(33)는 먼저 제1 메모리(34)에 인에이블 신호를 출력하여 입력 데이터를 write하도록 하고, 제2 메모리(35)에는 디스에이블 신호를 출력하여 동작을 중지시키며, 이때 카운터(30)에서는 '0'에서부터 카운트를 시작하고, 상기 카운터(30)의 신호를 비교부(31)에서 입력받아 설정된 소정의 수(이하 "REF"라 함)인지를 비교하여 그에 대한 비교신호인 '1(같다)' 또는 '0(다르다)'를 출력하며, 또한 상기 카운터(30)의 출력을 난수발생부(32)에서 입력받아 임의로 상기 제1,2 메모리(34, 35)를 액세스하도록 어드레스를 출력한다.

상기 비교부(31)와 난수발생부(32)에서 출력한 신호를 상기 메모리제어부(33)에서 입력받아 상기 비교부(31)의 출력이 '0'이라면 상기 제1 메모리(34)의 동작을 계속 유지하고 있다가 상기 비교부(31)의 출력이 '1'이라면 상기 제1 메모리(34)의 동작을 중지시키고, write된 데이터를 출력하게 하며, 동시에 상기 제2 메모리(35)에 인에이블 신호를 출력하여 입력 데이터를 read하도록 한다.

상기 제1,2 메모리(34, 35)의 크기는 처리하려고 하는 입력 데이터의 블록 크기에 의해 결정되며, 입력데이터는 1비트 단위로 상기 메모리제어부(33)에 의하여 선택된 메모리에 저장되고, 다른 메모리에는 1비트 단위로 외부로 출력하게 된다. 또한 데이터를 수신할때는 어드레스를 순차적으로 증가시키고, 전송할때는 임의로 어드레스를 액세스한다.

이상에서 설명한 바와 같이 본 발명 무선통신시스템에서의 인터리빙장치는 블록 단위로 입력데이터를 임의로 스크램블(Scramble)함으로써, 송신하는 도안 발생되는 버스트 오류의 영향을 최소화하여 무선통신의 성능을 향상시키며, 또한 두 개의 메모리를 사용하여 데이터의 수신 및 전송을 동시에 함으로써, 데이터의 액세스 시간을 단축하여 데이터 처리속도를 향상시키는 효과가 있다.

Claims

블록의 단위의 입력 데이터 신호를 카운트하는 카운터와; 상기 카운터의 출력과 기준신호를 비교하여 그에 대한 소정의 신호를 출력하는 비교부와; 임의로 메모리를 액세스하도록 어드레스를 출력하는 난수발생부와; 제어신호에 의해 입력신호를 저장하는 제1,2 메모리와; 상기 난수발생부와 비교부의 출력을 입력받아 상기 제1,2 메모리를 읽기/쓰기 제어하기 위한 메모리제어부로 구성함을 특징으로 하는 무선통신시스템에서의 인터리빙장치.