KR19990075025A - Device isolation method of semiconductor device - Google Patents
Device isolation method of semiconductor device Download PDFInfo
- Publication number
- KR19990075025A KR19990075025A KR1019980008992A KR19980008992A KR19990075025A KR 19990075025 A KR19990075025 A KR 19990075025A KR 1019980008992 A KR1019980008992 A KR 1019980008992A KR 19980008992 A KR19980008992 A KR 19980008992A KR 19990075025 A KR19990075025 A KR 19990075025A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- semiconductor substrate
- oxide film
- hard mask
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
Abstract
본 발명은 반도체장치의 소자 격리 방법에 관한 것으로서, 반도체기판 상에 패드산화막 및 하드 마스크층을 순차적으로 형성하고 패터닝하여 상기 반도체기판의 소정 부분을 노출시키는 공정과, 상기 하드 마스크층을 마스크로 사용하여 상기 반도체기판에 소정 깊이의 트렌치를 형성하는 공정과, 상기 트렌치의 측면에 다결정실리콘 측벽을 상기 반도체기판의 표면 보다 높게 형성하는 공정과, 상기 하드 마스크층 상에 상기 트렌치의 내부를 채우도록 산화물층을 형성하고 에치백하여 상기 트렌치의 내부에만 잔류하는 제 1 산화물층을 형성하는 공정과, 상기 하드 마스크층을 제거하여 상기 다결정실리콘 측벽을 소정 부분 노출시키고 상기 다결정실리콘 측벽의 소정 부분을 산화시켜 제 2 산화물층을 형성하는 공정과, 상기 패드산화막을 제거하여 상기 제 1 및 제 2 산화물층으로 이루어진 필드산화막을 형성하는 공정을 구비한다. 따라서, 본 발명의 반도체장치의 소자 격리 방법은 트렌치에 다결정실리콘 측벽을 형성하고 트렌치에 산화물을 채운 후, 상기 측벽을 산화시켜 패드산화막의 제거를 위한 습식식각 시에 상기 트렌치와 필드산화막 사이에 홈의 발생을 방지하여 이후에 게이트를 형성할 때, 게이트산화막의 두께도 균일하고 게이트를 형성하기 위한 다결정실리콘의 패터닝시에 잔여물이 남지 않아 불순물 영역의 단락을 방지하므로 써 반도체소자의 신뢰성을 향상시키는 이점이 있다.The present invention relates to a device isolation method of a semiconductor device, comprising: forming and patterning a pad oxide film and a hard mask layer sequentially on a semiconductor substrate to expose a predetermined portion of the semiconductor substrate; and using the hard mask layer as a mask. Forming a trench having a predetermined depth in the semiconductor substrate, forming a polysilicon sidewall on the side surface of the trench higher than the surface of the semiconductor substrate, and filling the inside of the trench on the hard mask layer. Forming a layer and etching back to form a first oxide layer remaining only inside the trench; removing the hard mask layer to expose a predetermined portion of the polysilicon sidewall and oxidize a predetermined portion of the polysilicon sidewall. Forming a second oxide layer, and removing the pad oxide film It includes a step of forming a field oxide film consisting of a first group and a second oxide layer. Therefore, in the device isolation method of the semiconductor device of the present invention, a polysilicon sidewall is formed in a trench, an oxide is filled in the trench, and the sidewall is oxidized to provide a groove between the trench and the field oxide layer during wet etching to remove the pad oxide layer. When the gate is subsequently formed to prevent the occurrence of the gate, the thickness of the gate oxide film is uniform, and residues do not remain during patterning of the polysilicon for forming the gate, thereby preventing short circuits in the impurity region, thereby improving reliability of the semiconductor device. There is an advantage to let.
Description
본 발명은 반도체장치의 소자 격리 방법에 관한 것으로서, 특히, 트렌치와 필드산화막 사이에 홈의 발생을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체장치의 소자 격리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method of a semiconductor device, and more particularly, to a device isolation method of a semiconductor device capable of improving the reliability of devices by preventing the generation of grooves between trenches and field oxide films.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자 격리 영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.As the integration of semiconductor devices continues, technology development for reducing the device isolation region occupying a considerable area of the semiconductor device is actively progressing.
일반적인 소자 격리는 LOCOS(Local Oxidation of Silicon) 방법을 이용하여 격리하였다.Typical device isolation was isolated using the Local Oxidation of Silicon (LOCOS) method.
LOCOS 방법은 활성영역을 한정하는 산화 마스크인 질화막과 반도체기판의 열적 특성이 다르기 때문에 발생하는 스트레스를 해소하기 위하여, 질화막과 반도체기판 사이에 박막의 패드산화막(Pad Oxide)을 형성하고 산화시켜 소자 격리 영역으로 이용되는 필드산화막(Field Oxide)을 형성한다. 상기에서 필드산화막은 회로의 수직 방향으로 성장할 뿐만 아니라 산화제(Oxidant : O2)가 패드산화막을 따라 수평 방향으로도 확산되므로 질화막의 패턴 엣지(edge) 밑으로 성장되어 그 결과 질화막의 패턴이 약간 위로 들리게 되며, 불규칙한 표면이 형성된다.The LOCOS method forms a thin film of oxide film and oxidizes a pad oxide between the nitride film and the semiconductor substrate to eliminate stress caused by the thermal characteristics of the nitride film and the semiconductor substrate, which are the oxide masks defining the active region. A field oxide film used as a region is formed. The field oxide film not only grows in the vertical direction of the circuit but also the oxidant (Oxidant: O 2 ) is diffused in the horizontal direction along the pad oxide film, so that the field oxide film is grown below the pattern edge of the nitride film, so that the pattern of the nitride film is slightly upward. Audible and irregular surfaces are formed.
이와 같이 필드산화막이 활성영역을 잠식하는 현상을 그 형상이 새의 부리 모양과 유사하여 버즈 비크(Bird's Beak)라고 한다. 이러한 버즈 비크의 길이는 필드산화막 두께의 1/2이나 되므로 활성영역의 크기가 감소되는 것을 줄이기 위한 방법이 연구되고 있다.The phenomenon of the field oxide film encroaching on the active region is called Bird's Beak because its shape is similar to that of a bird's beak. Since the length of the buzz beak is 1/2 of the thickness of the field oxide film, a method for reducing the size of the active area has been studied.
이로 인해 개선된 BOX형 STI(Shallow Trench Isolation) 방법이 개발되었다. 이러한 상기 BOX형 소자 격리 기술은 반도체기판 상에 트렌치를 형성하고 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘, 또는, 불순물이 도핑되지 않은 다결정실리콘을 매입한 구조를 갖는다. 그러므로, 버즈 비크가 발생되지 않아 활성영역의 손실이 전혀 없는 격리 영역을 갖게 된다.As a result, an improved BOX type shallow trench isolation (STI) method has been developed. The BOX type device isolation technology has a structure in which a trench is formed on a semiconductor substrate and silicon oxide or polycrystalline silicon which is not doped with impurities is deposited by chemical vapor deposition (hereinafter, referred to as CVD). . Therefore, a buzz beak does not occur, so that an isolation region has no loss of the active region.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도이다.1A to 1D are process diagrams illustrating a device isolation method of a semiconductor device according to the prior art.
종래에는 도 1a에 나타낸 바와 같이 반도체기판(11) 상에 열산화의 방법으로 패드산화막(13)을 형성하고 상기 패드산화막(13) 상에 CVD 방법으로 질화실리콘을 증착 하여 하드 마스크층(15)을 형성한다. 그리고, 상기 하드 마스크층(15) 및 패드산화막(13)을 포토리쏘그래피(Photolithograpy) 방법으로 패터닝하여 상기 반도체기판(11)의 소정 부분을 노출시켜 상기 반도체기판(11)의 활성영역 및 소자 격리 영역을 한정한다.In the related art, as shown in FIG. 1A, a pad oxide film 13 is formed on a semiconductor substrate 11 by thermal oxidation, and silicon nitride is deposited on the pad oxide film 13 by CVD to form a hard mask layer 15. To form. The hard mask layer 15 and the pad oxide layer 13 are patterned by a photolithography method to expose a predetermined portion of the semiconductor substrate 11 to isolate an active region and device isolation of the semiconductor substrate 11. Define the area.
그런 다음, 도 1b와 같이 상기 패터닝된 하드 마스크층(15)을 마스크로 사용하여 상기 소정 부분 노출된 반도체기판(11)을 소정 깊이로 건식식각하여 트렌치(16)를 형성한다.Next, as shown in FIG. 1B, the trench 16 is formed by dry etching the partially exposed semiconductor substrate 11 to a predetermined depth using the patterned hard mask layer 15 as a mask.
그리고, 도 1c에 나타낸 바와 같이 상기 하드 마스크층(15) 상에 상기 트렌치(16)를 채우도록 CVD 방법으로 산화실리콘을 증착하고, 상기 산화실리콘을 화학기계연마(Chemical Mechanical Polishing : 이하, CMP라 칭함), 또는, 에치백(etch back) 하여 상기 하드 마스크층(15)이 노출되고 상기 트렌치(16)의 내부에만 잔류하는 필드산화막(17)을 형성한다.1C, silicon oxide is deposited by CVD to fill the trench 16 on the hard mask layer 15, and the silicon oxide is referred to as CMP. Alternatively, the hard mask layer 15 is exposed to form a field oxide film 17 remaining only inside the trench 16 by etching back.
그런 후에, 도 1d와 같이 상기 질화물로 형성된 하드 마스크층(15) 및 상기 패드산화막(13)을 순차적으로 각각 습식식각하여 상기 반도체기판(11)의 활성영역을 노출시킨다.Thereafter, as shown in FIG. 1D, the hard mask layer 15 formed of the nitride and the pad oxide layer 13 are sequentially wet-etched to expose the active region of the semiconductor substrate 11.
이후에, 도시하지 않았지만 상기 반도체기판의 활성영역 상에 게이트산화막을 형성하고 상기 게이트산화막 상에 불순물이 도핑된 다결정실리콘을 증착하고 포토리쏘그래피 방법으로 패터닝하여 상기 반도체기판의 활성영역 소정 부분에 게이트를 형성하고 상기 게이트를 마스크로 사용하여 상기 반도체기판의 활성영역에 상기 반도체기판과 도전형이 다른 불순물을 도핑하여 소오스/드레인 영역으로 사용되는 불순물 영역을 형성한다.Subsequently, although not shown, a gate oxide film is formed on an active region of the semiconductor substrate, and polycrystalline silicon doped with impurities is deposited on the gate oxide layer, and patterned by photolithography to form a gate on a predetermined portion of the active region of the semiconductor substrate. And the gate is used as a mask to form an impurity region used as a source / drain region by doping an impurity having a different conductivity type from that of the semiconductor substrate in the active region of the semiconductor substrate.
그러나, 상술한 종래의 반도체장치의 소자 격리 방법은 패드산화막을 제거하기 위해 습식식각 시에, 상기 패드산화막 외에 상기 필드산화막도 트렌치의 측면을 따라 하부로 식각 되므로 트렌치와 필드산화막 사이에 소정 깊이의 홈이 형성되는데, 이후에 형성되는 게이트산화막이 상기 홈 부분에서 얇게 형성되어 항복 전압이 저하되는 문제가 있다. 또한, 다결정실리콘을 증착하고 패터닝하여 게이트를 형성할 때, 상기 게이트의 형성부 외에 상기 홈 부분에 상기 다결정실리콘이 완전히 제거되지 않고 잔류하게 되어 상기 잔여물이 소오스/드레인 영역으로 사용되는 불순물영역의 단락을 일으키고 전계가 집중되어 이에 따라 누설 전류가 증가하는 문제가 있다.However, in the device isolation method of the conventional semiconductor device described above, in addition to the pad oxide film, the field oxide film is also etched downward along the side of the trench during wet etching to remove the pad oxide film, and thus has a predetermined depth between the trench and the field oxide film. Grooves are formed, but the gate oxide film formed thereafter is thinly formed in the groove portion, so that a breakdown voltage is lowered. In addition, when the gate is formed by depositing and patterning polycrystalline silicon, the polysilicon is not completely removed in the groove portion in addition to the gate forming portion, so that the residue is used as a source / drain region. There is a problem that a short circuit occurs and the electric field is concentrated, thereby increasing the leakage current.
따라서, 본 발명의 목적은 트렌치와 필드산화막 사이에 홈이 형성되는 것을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체장치의 소자 격리 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a device isolation method of a semiconductor device which can improve the reliability of the device by preventing the formation of grooves between the trench and the field oxide film.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 소자 격리 방법은 반도체기판 상에 패드산화막 및 하드 마스크층을 순차적으로 형성하고 패터닝하여 상기 반도체기판의 소정 부분을 노출시키는 공정과, 상기 하드 마스크층을 마스크로 사용하여 상기 반도체기판에 소정 깊이의 트렌치를 형성하는 공정과, 상기 트렌치의 측면에 다결정실리콘 측벽을 상기 반도체기판의 표면 보다 높게 형성하는 공정과, 상기 하드 마스크층 상에 상기 트렌치의 내부를 채우도록 산화물층을 형성하고 에치백하여 상기 트렌치의 내부에만 잔류하는 제 1 산화물층을 형성하는 공정과, 상기 하드 마스크층을 제거하여 상기 다결정실리콘 측벽을 소정 부분 노출시키고 상기 다결정실리콘 측벽의 소정 부분을 산화시켜 제 2 산화물층을 형성하는 공정과, 상기 패드산화막을 제거하여 상기 제 1 및 제 2 산화물층으로 이루어진 필드산화막을 형성하는 공정을 구비한다.The device isolation method of the semiconductor device according to the present invention for achieving the above object is a step of sequentially forming and patterning a pad oxide film and a hard mask layer on the semiconductor substrate to expose a predetermined portion of the semiconductor substrate, and the hard mask layer Forming a trench having a predetermined depth in the semiconductor substrate using a mask, forming a polysilicon sidewall higher than a surface of the semiconductor substrate on the side of the trench, and forming the trench on the hard mask layer. Forming a first oxide layer remaining only inside the trench by forming and etching back an oxide layer, and removing the hard mask layer to expose a predetermined portion of the sidewall of the polycrystalline silicon and to determine a predetermined portion of the sidewall of the polycrystalline silicon. Oxidizing a portion to form a second oxide layer, and the pad acid By removing a film it includes a step of forming a field oxide film consisting of the first and second oxide layers.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도.1A to 1D are process diagrams illustrating a device isolation method of a semiconductor device according to the prior art.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도.2A to 2E are process diagrams illustrating a device isolation method of a semiconductor device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
21 : 반도체기판 26 : 트렌치21: semiconductor substrate 26: trench
27 : 다결정실리콘 측벽 29 : 제 1 산화막27 polysilicon sidewall 29 first oxide film
31 : 제 2 산화막31: second oxide film
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 반도체장치의 소자 격리 방법을 도시하는 공정도이다.2A through 2E are process diagrams illustrating a device isolation method of a semiconductor device according to an embodiment of the present invention.
본 방법은 도 2a에 나타낸 바와 같이 반도체기판(21) 상에 열산화의 방법으로 패드산화막(23)을 형성하고 상기 패드산화막(23) 상에 CVD 방법으로 질화실리콘을 증착하여 하드 마스크층(25)을 형성한다. 그리고, 상기 하드 마스크층(25) 및 패드산화막(23)을 포토리쏘그래피 방법으로 패터닝하여 상기 반도체기판(21)의 소정 부분을 노출시켜 상기 반도체기판(21)의 활성영역 및 소자 격리 영역을 한정한다.As shown in FIG. 2A, the pad oxide film 23 is formed on the semiconductor substrate 21 by thermal oxidation, and silicon nitride is deposited on the pad oxide film 23 by CVD to form a hard mask layer 25. ). The hard mask layer 25 and the pad oxide layer 23 are patterned by a photolithography method to expose a predetermined portion of the semiconductor substrate 21 to define active regions and device isolation regions of the semiconductor substrate 21. do.
그런 다음, 도 2b와 같이 상기 패터닝된 하드 마스크층(25)을 마스크로 사용하여 상기 소정 부분 노출된 반도체기판(21)을 소정 깊이로 건식식각하여 트렌치(26)를 형성하고 상기 하드 마스크층(25) 상에 상기 트렌치(26)의 표면을 덮도록 불순물이Then, as shown in FIG. 2B, the patterned hard mask layer 25 is used as a mask to dry-etch the partially exposed semiconductor substrate 21 to a predetermined depth to form a trench 26 and to form the hard mask layer ( 25, impurities are formed to cover the surface of the trench 26.
도핑되지 않은 다결정실리콘을 CVD 방법으로 증착하고 상기 다결정실리콘을 에치백(etch back)하여 상기 트렌치(26)의 측면에 다결정실리콘 측벽(side wall : 27)을 형성한다.Undoped polysilicon is deposited by CVD and the polysilicon is etched back to form polysilicon sidewalls 27 on the side of the trench 26.
그리고, 도 2c에 나타낸 바와 같이 상기 하드 마스크층(25) 상에 상기 다결정실리콘 측벽(27)이 형성된 상기 트렌치(26)를 채우도록 CVD 방법을 사용하여 산화실리콘을 증착한 후, 상기 산화실리콘을 CMP, 또는, 에치백하여 상기 하드 마스크층(25)을 노출시키고 상기 트렌치(26)의 내부에만 잔류하는 제 1 산화막(29)을 형성한다.As illustrated in FIG. 2C, after the silicon oxide is deposited using the CVD method to fill the trench 26 in which the polysilicon sidewalls 27 are formed on the hard mask layer 25, the silicon oxide is deposited. CMP or etching is performed to expose the hard mask layer 25 and to form a first oxide film 29 remaining only inside the trench 26.
그런 후에, 도 2d와 같이 상기 질화물로 형성된 하드 마스크층(25)을 습식식각 방법으로 제거하여 상기 다결정실리콘 측벽(27)의 소정 부분을 노출시키고, 상기 노출된 다결정실리콘 측벽(27)을 열처리하면 상기 측벽(27)의 다결정실리콘이 산소와 반응하여 제 2 산화물(31)이 되면서 부피가 증가되어 상기 패드산화막(23)의 소정 부분을 덮게 된다.Thereafter, as shown in FIG. 2D, the hard mask layer 25 formed of the nitride is removed by a wet etching method to expose a predetermined portion of the polysilicon sidewall 27, and the exposed polysilicon sidewall 27 is heat-treated. As the polysilicon of the sidewall 27 reacts with oxygen to become the second oxide 31, the volume is increased to cover a predetermined portion of the pad oxide layer 23.
그리고, 도 2e에 나타낸 바와 같이 상기 패드산화막(23)을 제거하기 위해 습식식각하면 상기 패드산화막(23) 상의 소정 부분을 덮는 제 2 산화막(31)의 측면 및 제 1 산화막(29)의 상부도 상기 제거되는 패드산화막(23)의 깊이 만큼 식각 되고 상기 잔류하는 제 1 및 제 2 산화막(29)(31)이 반도체기판(21)의 활성영역을 한정하는 필드산화막이 된다.As shown in FIG. 2E, when wet etching to remove the pad oxide layer 23, a side view of the second oxide layer 31 and a top view of the first oxide layer 29 covering a predetermined portion on the pad oxide layer 23 are shown. The remaining first and second oxide films 29 and 31 are etched by the depth of the pad oxide film 23 to be removed to form a field oxide film that defines an active region of the semiconductor substrate 21.
이후에, 도시하지 않았지만 상기 반도체기판의 활성영역 상에 게이트산화막을 형성하고 상기 게이트산화막 상에 불순물이 도핑된 다결정실리콘을 증착하고 포토리쏘그래피 방법으로 패터닝하여 상기 반도체기판의 활성영역 소정 부분에 게이트를 형성하고 상기 게이트를 마스크로 사용하여 상기 반도체기판의 활성영역에 상기 반도체기판과 도전형이 다른 불순물을 도핑하여 소오스/드레인 영역으로 사용되는 불순물영역을 형성한다.Subsequently, although not shown, a gate oxide film is formed on an active region of the semiconductor substrate, and polycrystalline silicon doped with impurities is deposited on the gate oxide layer, and patterned by photolithography to form a gate on a predetermined portion of the active region of the semiconductor substrate. And impurity regions used as source / drain regions are formed by doping impurities having a different conductivity type from the semiconductor substrate in the active region of the semiconductor substrate using the gate as a mask.
상술한 바와 같이 본 발명에서는 반도체장치의 소자 격리를 위해 반도체기판의 소정 부분에 트렌치를 형성하고 상기 트렌치에 다결정실리콘 측벽을 형성하여 하드 마스크를 제거한 후 상기 다결정실리콘 측벽의 산화 공정을 진행하여 상기 패드산화막의 엣지 부분을 덮는 산화실리콘을 형성하여 상기 패드산화막의 제거를 위한 습식식각 시에 상기 트렌치와 필드산화막 사이에 홈의 발생을 방지한다.As described above, in the present invention, a trench is formed in a predetermined portion of the semiconductor substrate to form device isolation of the semiconductor device, a polysilicon sidewall is formed in the trench to remove the hard mask, and then the oxidation process of the polysilicon sidewall is performed. Silicon oxide covering the edge portion of the oxide film is formed to prevent the generation of grooves between the trench and the field oxide film during wet etching for removing the pad oxide film.
따라서, 본 발명의 반도체장치의 소자 격리 방법은 트렌치와 필드산화막 사이에 홈의 발생을 방지하여 이후에 게이트를 형성할 때 게이트산화막이 균일한 두께로 형성되어 항복전압의 저하를 방지하고, 게이트를 형성하기 위한 다결정실리콘의 패터닝시에 잔여물이 남지 않아 불순물영역의 단락 방지 및 누설전류의 증가를 방지하므로 써 반도체소자의 신뢰성을 향상시키는 이점이 있다.Therefore, the device isolation method of the semiconductor device of the present invention prevents the occurrence of grooves between the trench and the field oxide film, so that when the gate is subsequently formed, the gate oxide film is formed to have a uniform thickness to prevent the drop in the breakdown voltage, Residue does not remain during patterning of the polysilicon to be formed, thereby preventing short circuit of the impurity region and increasing leakage current, thereby improving reliability of the semiconductor device.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008992A KR100249026B1 (en) | 1998-03-17 | 1998-03-17 | Semiconductor element isolating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008992A KR100249026B1 (en) | 1998-03-17 | 1998-03-17 | Semiconductor element isolating method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990075025A true KR19990075025A (en) | 1999-10-05 |
| KR100249026B1 KR100249026B1 (en) | 2000-03-15 |
Family
ID=19534924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980008992A KR100249026B1 (en) | 1998-03-17 | 1998-03-17 | Semiconductor element isolating method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100249026B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652359B1 (en) * | 2000-08-18 | 2006-11-30 | 삼성전자주식회사 | Manufacturing method of semiconductor device improved in profile of metal silicide film |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419754B1 (en) * | 1999-12-31 | 2004-02-21 | 주식회사 하이닉스반도체 | A method for forming a field oxide of a semiconductor device |
-
1998
- 1998-03-17 KR KR1019980008992A patent/KR100249026B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652359B1 (en) * | 2000-08-18 | 2006-11-30 | 삼성전자주식회사 | Manufacturing method of semiconductor device improved in profile of metal silicide film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100249026B1 (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331469B1 (en) | Trench isolation structure, semiconductor device having the same, and trench isolation method | |
| US6121110A (en) | Trench isolation method for semiconductor device | |
| KR19980068257A (en) | Device Separation Method of Semiconductor Device | |
| KR100209367B1 (en) | Insulating film forming method of semiconductor device | |
| KR20000013397A (en) | Manufacturing method of trench isolation | |
| KR100249026B1 (en) | Semiconductor element isolating method | |
| JPH09289245A (en) | Fabrication method of semiconductor device | |
| KR100297169B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100249023B1 (en) | Semiconductor element isolating method | |
| KR100226500B1 (en) | Isolation method in semiconductor device | |
| KR100471406B1 (en) | method of fabricating semiconductor device using trench type isolation process | |
| KR100474588B1 (en) | Device isolation method of semiconductor device | |
| KR20030049783A (en) | Method of forming an isolation film in semiconductor device | |
| KR19980084107A (en) | Device isolation method of semiconductor device | |
| KR20000044560A (en) | Method for forming trench isolation film of semiconductor device | |
| KR19990070373A (en) | Device isolation method of semiconductor device | |
| KR100328707B1 (en) | A method of semiconductor device isolation | |
| KR20010056442A (en) | Isolation method of semiconductor devices | |
| KR20040059998A (en) | Method for manufacturing isolation layer in semiconductor device | |
| KR940005720B1 (en) | Manufacturing method for elements segregation of semiconductor device | |
| KR19990000764A (en) | Device isolation method of semiconductor device | |
| KR100752219B1 (en) | Method for manufacturing isolation of semiconductor device | |
| KR19990038190A (en) | Device isolation method of semiconductor device | |
| KR19990048011A (en) | Device isolation method of semiconductor device | |
| KR100204022B1 (en) | Method for forming an element isolation region in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |