KR19990068256A - Tape for semiconductor package, its manufacturing method and package manufacturing method using this tape - Google Patents
Tape for semiconductor package, its manufacturing method and package manufacturing method using this tape Download PDFInfo
- Publication number
- KR19990068256A KR19990068256A KR1019980020860A KR19980020860A KR19990068256A KR 19990068256 A KR19990068256 A KR 19990068256A KR 1019980020860 A KR1019980020860 A KR 1019980020860A KR 19980020860 A KR19980020860 A KR 19980020860A KR 19990068256 A KR19990068256 A KR 19990068256A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- tape
- lead frame
- package
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 칩(chip)과 리드 프레임(lead frame) 또는 칩과 기판(substrate)을 접착시키는 반도체 패키지용 테이프(tape), 그 제조 방법 및 이 테이프를 이용한 반도체 패키지 제조 방법에 관한 것이다. 본 발명의 테이프는 시트 타입(sheet type) 또는 롤 타입(roll type)의 베이스 필름(base film)의 일측면에 릴리스 필름(release film)을 도포하고, 정확한 위치 정렬을 위해 펀칭 또는 에칭(punching or etching)공정으로 베이스 필름의 가장자리를 따라 일정 간격을 두고 다수의 정렬 홀(alignment hole)을 형성하고, 마스크(mask)를 이용한 스크린 프린팅(screen printing) 공정을 통해 리드 프레임 또는 기판의 칩 접착 부분과 일치되도록 릴리스 필름 상에 서머플라스틱 패턴(thermoplastic pattern)을 형성하여 제조된다. 본 발명의 테이프는 리드 온 칩(lead on chip; LOC) 타입의 패키지와 같이 리드 프레임에 칩을 접착하는 패키지와, 칩 스케일 패키지(chip scale package; CSP)와 같이 기판에 칩을 접착하는 패키지등 모든 패키지 제조에 사용할 수 있으며, 테이프에 형성된 서머플라스틱 패턴을 열 압착 방식을 통해 다수의 리드 프레임 또는 다수의 기판의 원하는 부분에 동시에 접착할 수 있어 패키지 제조 공정의 단순화로 원가 절감 및 생산성을 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tape for a semiconductor package for adhering a chip and a lead frame or a chip and a substrate, a method for manufacturing the same, and a method for manufacturing a semiconductor package using the tape. The tape of the present invention applies a release film on one side of a sheet type or roll type base film, and punches or punches for accurate positioning. etching process to form a plurality of alignment holes along the edge of the base film at regular intervals, and through the screen printing process using a mask (mask) and the chip adhesive portion of the lead frame or substrate It is made by forming a thermoplastic pattern on the release film to match. The tape of the present invention is a package for bonding a chip to a lead frame, such as a lead on chip (LOC) type package, and a package for bonding a chip to a substrate, such as a chip scale package (CSP). It can be used for all package manufacturing, and the thermoplastic pattern formed on the tape can be bonded simultaneously to the desired parts of multiple lead frames or multiple substrates by thermocompression method, which reduces the cost and productivity by simplifying the package manufacturing process. Can be.
Description
본 발명은 칩(chip)과 리드 프레임(lead frame) 또는 칩과 기판(substrate)을 접착시키는 반도체 패키지용 테이프(tape), 그 제조 방법 및 이 테이프를 이용한 패키지 제조 방법에 관한 것으로, 특히 리드 프레임 또는 기판의 칩 접착 부분과 일치되는 서머플라스틱 패턴(thermoplastic pattern)이 형성된 시트 타입(sheet type) 또는 롤 타입(roll type)의 반도체 패키지용 테이프를 제공하여, 원가 절감 및 생산성을 향상시킬 수 있는 반도체 패키지용 테이프, 그 제조 방법 및 이 테이프를 이용한 패키지 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tape for a semiconductor package that bonds a chip to a lead frame or a chip and a substrate, a method for manufacturing the same, and a method for manufacturing a package using the tape, in particular, a lead frame Alternatively, a semiconductor for providing a sheet type or roll type semiconductor package tape in which a thermoplastic pattern coincides with a chip bonding portion of a substrate can be provided, thereby reducing costs and improving productivity. A tape for a package, a manufacturing method thereof, and a package manufacturing method using the tape.
일반적으로, 반도체 패키지(package)는 리드 온 칩(lead on chip; LOC) 타입의 패키지와 같이 리드 프레임에 칩을 접착하는 패키지와, 칩 스케일 패키지(chip scale package; CSP) 예를 들어, 마이크로 볼 그리드 어레이(micro ball grid array; μBGA) 패키지와 같이 기판에 칩을 접착하는 패키지등 다양한 유형의 패키지가 있다. 최근 전자기기의 소형화 및 박형화에 따라 패키지 역시 소형화 및 박형화가 요구되고 있으며, 특히 제조 업체간의 경쟁력 강화를 위해 생산성 향상 및 원가 절감이 필수적이다. 생산성 향상 및 원가 절감을 위한 하나의 방안으로 패키지 제조 공정을 단순화시키는 방안이 있다.In general, a semiconductor package includes a package for attaching a chip to a lead frame, such as a lead on chip (LOC) type package, and a chip scale package (CSP), for example, a microball. There are various types of packages, such as those that bond chips to substrates, such as micro ball grid array (μBGA) packages. With the recent miniaturization and thinning of electronic devices, the package is also required to be miniaturized and thinned. In particular, productivity enhancement and cost reduction are essential to strengthen competitiveness among manufacturers. One way to improve productivity and reduce costs is to simplify the package manufacturing process.
도 1은 리드 프레임에 칩을 접착하는 일반적인 리드 온 칩 타입의 패키지 단면도로서, 리드 온 칩 타입의 패키지(10)는 칩(11), 리드 프레임(12), 칩(11)과 리드 프레임(12)을 접착하는 접착층(13), 칩(11)과 리드 프레임(12)간을 전기적으로 연결하는 와이어(14), 칩(11)과 와이어(14)를 외부의 각종 손상(damage) 요인으로부터 보호하는 보호막(15)으로 이루어진다.1 is a cross-sectional view of a typical lead-on chip type package for bonding a chip to a lead frame. The lead-on chip type package 10 includes a chip 11, a lead frame 12, a chip 11, and a lead frame 12. ) To protect the adhesive layer 13, the wire 14 electrically connecting the chip 11 and the lead frame 12, and the chip 11 and the wire 14 from various damage factors. It is made of a protective film (15).
도 2는 기판에 칩을 접착하는 일반적인 칩 스케일 패키지의 단면도로서, 칩 스케일 패키지(20)는 칩(21), 기판(22), 칩(21)과 기판(22)을 접착하는 접착층(23), 칩(21)과 기판(22)간을 전기적으로 연결하는 리드(24), 칩(21)과 리드(24)를 외부의 각종 손상 요인으로부터 보호하는 보호막(25), 기판(22) 저면에 형성된 솔더 볼(solder ball; 26)로 이루어진다.2 is a cross-sectional view of a general chip scale package for adhering chips to a substrate, wherein the chip scale package 20 is an adhesive layer 23 for adhering the chip 21, the substrate 22, and the chip 21 and the substrate 22. The lead 24 electrically connecting the chip 21 and the substrate 22 to the protection film 25 and the bottom surface of the substrate 22 to protect the chip 21 and the lead 24 from various damage factors. It is formed of a solder ball (26).
리드 온 칩 타입의 패키지(10)와 칩 스케일 패키지(20)의 기본적인 제조 공정은 웨이퍼로부터 칩(11, 21)을 개별적으로 분리하는 웨이퍼 절삭(wafer dicing saw) 공정, 칩(11, 21)을 리드 프레임(12) 또는 기판(22)에 접착하는 칩 접착(chip attaching) 공정, 칩(11, 21)과 리드 프레임(12) 또는 기판(22)간을 전기적으로 연결하는 와이어/리드 본딩(wire/lead bonding) 공정, 칩(11, 21)을 외부의 각종 손상 요인으로부터 보호하는 몰딩(molding) 및 실링(sealing) 공정을 순서적으로 진행하여 모든 어셈블리(assembly) 공정을 완료한다.The basic manufacturing process of the lead-on chip type package 10 and the chip scale package 20 is a wafer dicing saw process in which the chips 11 and 21 are separated from the wafer. Chip attaching process for adhering to the lead frame 12 or the substrate 22, wire / lead bonding for electrically connecting the chips 11 and 21 to the lead frame 12 or the substrate 22 / lead bonding) process, and molding and sealing process to protect the chips (11, 21) from various external damage factors in order to complete all the assembly (assembly) process.
리드 온 칩 타입의 패키지(10)는 상기한 어셈블리 공정 이후에 리드 프레임 유니트(lead frame unit)로 이루어진 리드 프레임 스트립(lead frame strip)으로부터 개개의 소자로 분리하여 리드 모양을 규정된 모양(form)에 따라 만들고 분리시켜 하나의 완전한 집적회로(IC)로서의 구실을 할 수 있도록, 물리적/화학적 디플래쉬(mechanical/chemical deflash) 공정, 틴 플래팅(tin plating) 공정, 트림(trim) 공정, 폼/싱글레이션(form/singulation) 공정, 프리테스트(pretest) 공정, 번-인 테스트(burn-in test) 공정 및 포스트 테스트(post test) 공정 등을 순서적으로 진행하여 제작이 완료된다.The lead-on chip type package 10 separates the lead shape into individual elements from a lead frame strip made of a lead frame unit after the above-described assembly process, thereby defining a lead shape. Physical / chemical deflash process, tin plating process, trim process, foam / Production is completed by sequentially performing a form / singulation process, a pretest process, a burn-in test process, and a post test process.
칩 스케일 패키지(20)는 상기한 어셈블리 공정 이후에 솔더 플럭스(solder flux)를 바른 후 솔더 볼 접착 공정, 리플로우 공정, 및 싱글레이션 공정 등을 순서적으로 진행하여 제작이 완료된다.The chip scale package 20 is manufactured by applying a solder flux after the assembly process and sequentially performing a solder ball bonding process, a reflow process, and a singulation process.
상기한 패키지 제조 공정중 칩(11)과 리드 프레임(12) 또는 칩(21)과 기판(22)을 접착시키는 칩 접착 공정에 사용되는 접착층(13, 23)은, 도 3에 도시된 종래 3층 구조의 테이프(30)를 컷팅 툴(cutting tool)을 사용하여 일정한 크기로 절단하여 만들어진 테이프 조각(31)으로 형성된다. 3층 구조의 테이프(30)는 베이스 필름(33)의 상,하면에 접착제로된 필름(32 및 34)으로 구성된다. 한편, 엘라스트머(elastomer)는 칩 스케일 패키지(20)에 주로 사용되는 접착층이며, 너빈 타입(nubbin type) 등으로도 형성된다. 일반적으로, 칩 접착 공정에서 상기한 바와 같이 3층 구조의 테이프를 사용하는 방식이 널리 적용되고 있지만, 칩 스케일 패키지에는 3층 구조의 테이프를 부착한 후 코팅(coating)액을 드롭(drop)하거나, 스크린 프린팅(screen printing)하여 경화(cure)한 후에 2차로 접착제(adhesive)를 드롭 하거나, 또는 스크린 프린팅 하여 경화한 후 칩을 부착하는 방식도 있다.The adhesive layers 13 and 23 used in the chip bonding process for adhering the chip 11 and the lead frame 12 or the chip 21 and the substrate 22 during the above-described package manufacturing process are conventional 3 shown in FIG. The tape 30 of the layer structure is formed into a piece of tape 31 made by cutting to a predetermined size using a cutting tool. The tape 30 of the three-layer structure consists of the films 32 and 34 made of adhesive on the upper and lower surfaces of the base film 33. On the other hand, the elastomer (elastomer) is an adhesive layer mainly used for the chip scale package 20, it is also formed of a nubbin type (nubbin type) or the like. In general, the method of using a three-layered tape as described above is widely applied in the chip bonding process, but after the three-layered tape is attached to the chip scale package, the coating liquid is dropped or In addition, after screen printing (cure) to cure (cure), secondary adhesive (adhesive) is dropped, or screen printing to cure and then attach the chip.
테이프 조각(31)을 이용하여 도 1의 칩(11)과 리드 프레임(12)을 접착하는 공정을 도 4를 참조하여 설명하면 다음과 같다.A process of adhering the chip 11 and the lead frame 12 of FIG. 1 using the tape piece 31 will now be described with reference to FIG. 4.
도 4는 종래 테이프 조각(31)을 이용하여 리드 프레임 스트립(40)의 리드 프레임(12)에 칩(11)을 접착하는 공정을 설명하기 위한 도면으로서, 리드 프레임 스트립(40)은 다수의 리드 프레임 유니트(40A, 40B, 40C)로 이루어진다. 각각의 리드 프레임 유니트(40A, 40B, 40C)의 리드 프레임(12)에 도 3의 테이프 조각(31)을 개별적으로 부착하고, 칩(11)을 테이프 조각(31)에 올린 후 경화 및 압착 방식으로 칩(11)과 리드 프레임(12)을 접착시킨다.4 is a view for explaining a process of bonding the chip 11 to the lead frame 12 of the lead frame strip 40 by using a conventional piece of tape 31, the lead frame strip 40 is a plurality of leads Frame units 40A, 40B, and 40C. The tape pieces 31 of FIG. 3 are individually attached to the lead frames 12 of the respective lead frame units 40A, 40B, and 40C, and the chips 11 are mounted on the tape pieces 31 to be cured and pressed. The chip 11 and the lead frame 12 are bonded to each other.
도 2의 칩(21)과 기판(22)을 접착하는 공정은 도 4를 참조하여 설명한 접착 공정의 원리와 동일하다.The process of adhering the chip 21 and the substrate 22 of FIG. 2 is the same as the principle of the bonding process described with reference to FIG. 4.
상술한 바와 같이, 리드 온 칩 타입의 패키지와 같이 리드 프레임에 칩을 접착하는 패키지와, 칩 스케일 패키지와 같이 기판에 칩을 접착하는 패키지에서, 칩과 리드 프레임 또는 칩과 기판간을 접착하는 방식은 여러 가지가 있다. 3층 구조의 테이프를 사용할 경우, 컷팅 툴이 반듯이 필요하며, 컷팅 버르(cutting burr) 관련 리드 프레임 제작이 어렵고 생산성이 떨어지며, 리드와 리드 사이에 보이드(void)가 발생되는 문제점이 있다. 3층 구조의 테이프를 부착한 후 코팅액을 드롭 하거나, 스크린 프린팅 하여 경화한 후에 2차로 접착제를 드롭 하는 경우, 시간이 많이 소요될 뿐만 아니라 정확한 위치에 드롭하기가 어려운 문제점이 있다. 또한, 엘라스토머를 사용할 경우 높이를 제어하기 어렵고, 너빈 타입일 경우 보이드 제거가 어려운 문제점이 있다. 따라서, 종래 칩 접착 공정은 시간이 많이 소요되어 생산성 저하를 초래하게 되고, 또한 상기한 문제로 인하여 제품의 수율 저하를 초래하게 된다.As described above, in a package for bonding a chip to a lead frame, such as a lead-on chip type package, and a package for adhering the chip to a substrate, such as a chip scale package, a method of adhering the chip to a lead frame or a chip and a substrate There are many ways. When using a tape of a three-layer structure, a cutting tool must be required, it is difficult to produce a cutting frame related to the cutting burr (cutting burr), productivity is low, there is a problem that voids (void) between the lead and the lead is generated. After attaching the tape of the three-layer structure, the coating liquid is dropped, or if the adhesive is secondly dropped after screen printing to cure, it takes a lot of time, it is difficult to drop in the correct position. In addition, when the elastomer is used, it is difficult to control the height, and in the case of the nubbin type, void removal is difficult. Therefore, the conventional chip bonding process takes a lot of time and leads to a decrease in productivity, and also leads to a decrease in yield of the product due to the above problem.
본 발명은 리드 프레임 또는 기판의 칩 접착 부분과 일치되는 서머플라스틱 패턴(thermoplastic pattern)이 형성된 시트 타입(sheet type) 또는 롤 타입(roll type)의 반도체 패키지용 테이프를 제공하므로써, 패키지 제조 공정의 단순화로 원가 절감 및 생산성을 향상시킬 수 있는 반도체 패키지용 테이프, 그 제조 방법 및 이 테이프를 이용한 패키지 제조 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention simplifies the package manufacturing process by providing a sheet type or roll type tape for semiconductor packages in which a thermoplastic pattern is formed that matches the chip bonding portion of the lead frame or substrate. It is an object of the present invention to provide a tape for a semiconductor package, a manufacturing method thereof, and a package manufacturing method using the tape, which can reduce cost and improve productivity.
이러한 목적을 달성하기 위한 본 발명의 반도체 패키지용 테이프는 일측면에 릴리스 필름이 도포된 베이스 필름; 상기 베이스 필름의 가장자리에 형성된 다수의 정렬 홀; 및 리드 프레임 또는 기판의 칩 접착 부분과 일치되도록 상기 릴리스 필름 상에 형성된 서머플라스틱 패턴으로 구성된 것을 특징으로 한다.Tape for a semiconductor package of the present invention for achieving this object is a base film coated with a release film on one side; A plurality of alignment holes formed at edges of the base film; And a thermoplastic pattern formed on the release film to coincide with the chip adhesive portion of the lead frame or the substrate.
또한, 본 발명의 목적을 달성하기 위한 반도체 패키지용 테이프 제조 방법은 베이스 필름이 제공되는 단계; 상기 베이스 필름의 일측면에 릴리스 필름을 도포하는 단계; 상기 베이스 필름의 가장자리를 따라 일정 간격을 두고 다수의 정렬 홀을 형성하는 단계; 및 리드 프레임 또는 기판의 칩 접착 부분과 일치되도록 릴리스 필름 상에 서머플라스틱 패턴을 형성하는 단계로 이루어지는 것을 특징으로 한다.In addition, the tape manufacturing method for a semiconductor package for achieving the object of the present invention comprises the steps of providing a base film; Applying a release film to one side of the base film; Forming a plurality of alignment holes at regular intervals along an edge of the base film; And forming a thermoplastic pattern on the release film so as to coincide with the chip adhesive portion of the lead frame or the substrate.
또한, 본 발명의 목적을 달성하기 위한 반도체 패키지 제조 방법은 서머플라스틱 패턴이 형성된 반도체 패키지용 테이프를 리드 프레임 스트립 상부에 위치시키는 단계; 압착 공정에 의해 상기 서머플라스틱 패턴을 상기 리드 프레임 스트립의 리드 프레임에 부착시킨 후, 상기 테이프를 제거시키는 단계; 상기 서머플라스틱 패턴상에 칩을 올린 후, 경화 및 압착 방식으로 상기 칩을 상기 리드 프레임에 접착시키는 단계; 와이어 본딩 공정을 실시하는 단계; 상기 칩을 보호하기 위해 몰딩 및 실링 공정을 실시하는 단계; 및 개별 소자로 분리하기 위해 폼 및 싱글레이션 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, a semiconductor package manufacturing method for achieving the object of the present invention comprises the steps of placing a tape for a semiconductor package formed with a thermoplastic pattern on the lead frame strip; Attaching the thermoplastic pattern to the lead frame of the lead frame strip by a crimping process, and then removing the tape; Mounting a chip on the thermoplastic pattern, and then bonding the chip to the lead frame in a hardening and pressing manner; Performing a wire bonding process; Performing a molding and sealing process to protect the chip; And performing a foam and a singulation process to separate the individual devices.
도 1은 리드 프레임에 칩을 접착하는 일반적인 리드 온 칩 타입의 패키지 단면도.1 is a cross-sectional view of a package of a typical lead-on chip type for bonding chips to a lead frame.
도 2는 기판에 칩을 접착하는 일반적인 칩 스케일 패키지 단면도.2 is a cross-sectional view of a typical chip scale package for bonding a chip to a substrate.
도 3은 종래 3층 구조의 테이프 사시도.Figure 3 is a perspective view of the tape of the conventional three-layer structure.
도 4는 종래 3층 구조의 테이프를 이용하여 리드 프레임 스트립의 리드 프레임에 칩을 접착하는 공정을 설명하기 위한 도면.4 is a view for explaining a step of bonding a chip to a lead frame of a lead frame strip using a tape of a conventional three-layer structure.
도 5(a) 내지 도 5(c)는 본 발명의 실시예에 따른 반도체 패키지용 테이프 제조 방법을 설명하기 위한 사시도.5A to 5C are perspective views illustrating a method for manufacturing a tape for a semiconductor package according to an embodiment of the present invention.
도 6(a) 내지 도 6(c)는 본 발명의 반도체 패키지용 테이프를 이용하여 리드 프레임 스트립의 리드 프레임에 칩을 접착하는 공정을 설명하기 위한 도면.6 (a) to 6 (c) are views for explaining a step of bonding a chip to a lead frame of a lead frame strip using the tape for a semiconductor package of the present invention.
도 7(a)는 너빈 타입 서머플라스틱 패턴을 갖는 본 발명의 반도체 패키지용 테이프 사시도.Figure 7 (a) is a perspective view of the tape for a semiconductor package of the present invention having a nubbin type thermoplastic pattern.
도 7(b)는 시트 타입 서머플라스틱 패턴을 갖는 본 발명의 반도체 패키지용 테이프 사시도.Figure 7 (b) is a perspective view of the tape for a semiconductor package of the present invention having a sheet-type thermoplastic pattern.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10, 20: 패키지 11, 21: 칩10, 20: Package 11, 21: Chip
12: 리드 프레임 13, 23: 접착층12: lead frame 13, 23: adhesive layer
14: 와이어 15, 25: 보호막14: wire 15, 25: protective film
22: 기판 24: 리드22: substrate 24: lead
26: 솔더 볼 30: 3층 구조의 테이프26: solder ball 30: 3-layer tape
31: 테이프 조각 32, 34: 접착제로된 필름31: piece of tape 32, 34: adhesive film
33: 베이스 필름 40: 리드 프레임 스트립33: base film 40: lead frame strip
40A, 40B, 40C: 리드 프레임 유니트 50, 70, 80: 테이프40A, 40B, 40C: Lead frame unit 50, 70, 80: Tape
51: 베이스 필름 52: 릴리스 필름51: base film 52: release film
53: 정렬 홀 54: 서머플라스틱 패턴53: alignment hole 54: thermoplastic pattern
74: 너빈 타입 서머플라스틱 패턴 84: 시트 타입 서머플라스틱 패턴74: nubbin type thermoplastic pattern 84: sheet type thermoplastic pattern
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 5(a) 내지 도 5(c)는 본 발명의 실시예에 따른 반도체 패키지용 테이프 제조 방법을 설명하기 위한 도면이다.5 (a) to 5 (c) are views for explaining a method for manufacturing a tape for a semiconductor package according to an embodiment of the present invention.
도 5(a)를 참조하면, 시트 타입(sheet type) 또는 롤 타입(roll type)의 베이스 필름(base film; 51)의 일측면에 릴리스 필름(release film; 52)을 도포한다.Referring to FIG. 5A, a release film 52 is coated on one side of a sheet film or a roll type base film 51.
도 5(b)를 참조하면, 정확한 위치 정렬을 위해 펀칭 또는 에칭(punching or etching)공정으로 베이스 필름(51)의 가장자리를 따라 일정 간격을 두고 다수의 정렬 홀(alignment hole; 53)을 형성한다.Referring to FIG. 5B, a plurality of alignment holes 53 are formed at regular intervals along the edge of the base film 51 by a punching or etching process for accurate position alignment. .
상기에서, 릴리스 필름(52) 도포 공정과 정렬 홀(53) 형성 공정의 순서를 달리할 수 있다.In the above, the order of the release film 52 coating process and the alignment hole 53 forming process may be different.
도 5(c)를 참조하면, 스크린 프린팅(screen printing)용 마스크(mask)를 이용한 스크린 프린팅 공정을 통해 리드 프레임의 칩 접착 부분과 일치되도록 릴리스 필름(52)상에 서머플라스틱 패턴(thermoplastic pattern; 54)을 형성하여 본 발명의 반도체 패키지용 제 1 테이프(50)가 제조된다. 스크린 프린팅 공정이 진행되는 동안 서머플라스틱 패턴(54)을 정확히 형성시키기 위해 고정 수단(도시않됨)에 다수의 정렬 홀(53)을 끼워 베이스 필름(51)을 고정시킨다.Referring to Figure 5 (c), through the screen printing process using a mask for screen printing (screen printing) through a thermoplastic pattern on the release film 52 to match the chip adhesive portion of the lead frame; 54), the first tape 50 for a semiconductor package of the present invention is manufactured. The base film 51 is fixed by inserting a plurality of alignment holes 53 into fixing means (not shown) to accurately form the thermoplastic pattern 54 during the screen printing process.
상기 공정에 의해 제조된 제 1 테이프(50)는 도 1에 도시된 리드 온 칩 타입의 패키지(10)와 같이 리드 프레임(12)에 칩(11)을 접착하는 패키지에 사용되며, 리드 프레임(12)의 종류에 따라 서머플라스틱 패턴(54)을 여러 가지 모양으로 형성할 수 있다. 즉, 마스크를 이용한 스크린 프린팅 공정을 통해, 도 7(a)에 도시된 바와 같이, 너빈 타입(nubbin type) 서머플라스틱 패턴(74)을 갖는 본 발명의 반도체 패키지용 제 2 테이프(70)를 제조할 수 있으며, 도 7(b)에 도시된 바와 같이, 시트 타입(sheet type) 서머플라스틱 패턴(84)을 갖는 본 발명의 반도체 패키지용 제 3 테이프(80)도 제조할 수 있다. 제 2 및 3 테이프(70 및 80)는 제 1 테이프(50) 형성 공정과 동일한 순서에 따라 제조되며, 도 2에 도시된 칩 스케일 패키지(20)와 같이 기판(22)에 칩(21)을 접착하는 패키지에 사용된다.The first tape 50 manufactured by the above process is used for a package for adhering the chip 11 to the lead frame 12, such as the lead-on chip type package 10 shown in FIG. According to the kind of 12), the thermoplastic pattern 54 may be formed in various shapes. That is, through the screen printing process using a mask, as shown in FIG. 7 (a), a second tape 70 for a semiconductor package of the present invention having a nubbin type thermoplastic pattern 74 is manufactured. In addition, as shown in FIG. 7B, the third tape 80 for a semiconductor package of the present invention having the sheet type thermoplastic pattern 84 may also be manufactured. The second and third tapes 70 and 80 are manufactured in the same order as the first tape 50 forming process, and the chip 21 is placed on the substrate 22 as in the chip scale package 20 shown in FIG. Used for gluing packages.
반도체 패키지용 제 1 테이프(50)를 이용하여 도 1의 칩(11)과 리드 프레임(12)을 접착하는 공정을 도 6(a) 내지 도 6(c)를 참조하여 설명하면 다음과 같다. 도 6(a) 내지 도 6(c)는 본 발명의 반도체 패키지용 제 1 테이프(50)를 이용하여 리드 프레임 스트립(40)의 리드 프레임(12)에 칩(11)을 접착하는 공정을 설명하기 위한 도면이다.A process of adhering the chip 11 and the lead frame 12 of FIG. 1 using the first tape 50 for a semiconductor package will now be described with reference to FIGS. 6A to 6C. 6 (a) to 6 (c) illustrate a process of adhering the chip 11 to the lead frame 12 of the lead frame strip 40 using the first tape 50 for a semiconductor package of the present invention. It is a figure for following.
도 6(a)를 참조하면, 다수의 리드 프레임 유니트(40A, 40B, 40C)로 이루어진 리드 프레임 스트립(40)이 제공되고, 리드 프레임 스트립(40)의 상부에 제 1 테이프(50)를 위치시킨다. 이후, 열 압착 공정을 실시한다. 제 1 테이프(50)와 리드 프레임 스트립(40)은 정확하게 정렬되어야 하는데, 정렬 홀(53)이 그 역할을 수행하게 된다.Referring to FIG. 6 (a), a lead frame strip 40 composed of a plurality of lead frame units 40A, 40B, and 40C is provided, and the first tape 50 is placed on top of the lead frame strip 40. Let's do it. Thereafter, a thermocompression bonding step is performed. The first tape 50 and the lead frame strip 40 must be correctly aligned, with the alignment holes 53 playing the role.
도 6(b)를 참조하면, 열 압착 공정에 의해 제 1 테이프(50)에 형성된 서머플라스틱 패턴(54)이 리드 프레임(12)에 부착된다. 이후, 릴리스 필름(52)과 함께 베이스 필름(51)을 벗겨낸다.Referring to FIG. 6B, a thermoplastic pattern 54 formed on the first tape 50 is attached to the lead frame 12 by a thermocompression bonding process. Thereafter, the base film 51 is peeled off together with the release film 52.
도 6(c)를 참조하면, 각각의 리드 프레임 유니트(40A, 40B, 40C)의 리드 프레임(12)에 부착된 서머플라스틱 패턴(54)상에 칩(11)을 올린 후 경화 및 압착 방식으로 칩(11)과 리드 프레임(12)을 접착시킨다.Referring to FIG. 6 (c), the chip 11 is placed on the thermoplastic pattern 54 attached to the lead frame 12 of each lead frame unit 40A, 40B, 40C, and then hardened and pressed. The chip 11 and the lead frame 12 are bonded together.
도 2와 같이 칩(21)과 기판(22)을 접착하는 칩 스케일 패키지(20) 역시 도 7(a) 및 도 7(b)에 각각 도시된 제 2 및 제 3 테이프(70 및 80)를 사용하여 도 6(a) 내지 도 6(c)를 참조하여 설명한 공정과 마찬가지로 칩 접착 공정을 진행할 수 있다.As shown in FIG. 2, the chip scale package 20 for adhering the chip 21 and the substrate 22 also uses the second and third tapes 70 and 80 shown in FIGS. 7A and 7B, respectively. The chip bonding process can be performed similarly to the process described with reference to FIGS. 6 (a) to 6 (c).
상기한 칩 접착 공정 이후에 칩(11)과 리드 프레임(12) 또는 칩(21)과 기판(22)간을 전기적으로 연결하는 와이어/리드 본딩 공정, 칩(11, 12)을 외부의 각종 손상 요인으로부터 보호하는 몰딩 및 실링 공정을 순서적으로 진행하여 모든 어셈블리 공정을 완료한다. 리드 온 칩 타입의 패키지(10)는 상기한 어셈블리 공정 이후에 리드 프레임 유니트로 이루어진 리드 프레임 스트립으로부터 개개의 소자로 분리하여 리드 모양을 규정된 모양에 따라 만들고 분리시켜 하나의 완전한 집적회로(IC)로서의 구실을 할 수 있도록, 물리적/화학적 디플래쉬 공정, 틴 플래팅 공정, 트림 공정, 폼/싱글레이션 공정, 프리테스트 공정, 번-인 테스트 공정 및 포스트 테스트 공정 등을 순서적으로 진행하여 제작이 완료된다. 칩 스케일 패키지(20)는 상기한 어셈블리 공정 이후에 솔더 플럭스를 바른 후 솔더 볼 접착 공정, 리플로우 공정, 및 싱글레이션 공정 등을 순서적으로 진행하여 제작이 완료된다.After the chip bonding process, a wire / lead bonding process for electrically connecting the chip 11 and the lead frame 12 or the chip 21 and the substrate 22, and various damages to the chip 11 and 12. The molding and sealing process, which protects against factors, is carried out in sequence to complete all assembly processes. The package 10 of the lead-on-chip type is separated into individual elements from the lead frame strip made of the lead frame unit after the above-described assembly process, and the lead shape is made according to the prescribed shape and separated into one complete integrated circuit (IC). In order to serve as a process, the physical / chemical deflashing process, tin plating process, trimming process, foam / singulation process, pretest process, burn-in test process and post test process are performed in order. Is done. The chip scale package 20 is fabricated by sequentially applying a solder flux after the assembly process described above, and then sequentially performing a solder ball bonding process, a reflow process, and a singulation process.
한편, 본 발명에서 제시된 제 1, 제 2 및 제 3 테이프(50, 70 및 80)는 본 발명의 반도체 패키지용 테이프 및 그 제조 방법을 설명하기 위한 몇몇 실시예이며, 본 발명은 이들 실시예에 한정되지 않고 본 발명의 특허 청구 범위를 벗어나지 않는 범위내의 모든 반도체 패키지용 테이프, 그 제조 방법 및 이 테이프를 이용한 패키지 제조 방법을 포함한다.Meanwhile, the first, second and third tapes 50, 70, and 80 presented in the present invention are some embodiments for explaining the tape for a semiconductor package of the present invention and a method of manufacturing the same. It includes all the tapes for semiconductor packages, its manufacturing method, and the package manufacturing method using this tape in the range which is not limited and does not deviate from the claim of this invention.
상술한 바와 같이, 본 발명은 리드 프레임 또는 기판의 칩 접착 부분과 일치되는 서머플라스틱 패턴이 형성된 시트 타입 또는 롤 타입의 반도체 패키지용 테이프를 이용하여 칩 접착 공정을 수행하므로써, 3층 구조의 테이프, 엘라스토머 및 접착제 등을 사용하는 종래 칩 접착 공정보다 공정 단순화를 이룰 수 있고, 리드와 리드 사이에 보이드 발생을 방지할 수 있으며, 컷팅 툴과 같은 고가 장비를 필요로 하지 않아 원가 절감 및 생산성을 향상시킬 수 있다.As described above, the present invention is a tape of a three-layer structure by performing a chip bonding process using a sheet type or roll type semiconductor package tape having a thermoplastic pattern that matches the chip bonding portion of the lead frame or substrate, Process simplification can be achieved compared to conventional chip bonding processes using elastomers and adhesives, and voids can be prevented between leads and leads, and cost savings and productivity can be improved by eliminating the need for expensive equipment such as cutting tools. Can be.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020860A KR100299305B1 (en) | 1998-06-05 | 1998-06-05 | Tape for semiconductor package and manufacturing method thereof and package fabrication method using tape |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020860A KR100299305B1 (en) | 1998-06-05 | 1998-06-05 | Tape for semiconductor package and manufacturing method thereof and package fabrication method using tape |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990068256A true KR19990068256A (en) | 1999-09-06 |
| KR100299305B1 KR100299305B1 (en) | 2001-11-30 |
Family
ID=37528679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980020860A KR100299305B1 (en) | 1998-06-05 | 1998-06-05 | Tape for semiconductor package and manufacturing method thereof and package fabrication method using tape |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100299305B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030076846A (en) * | 2002-03-23 | 2003-09-29 | 채옥순 | manufacture method of subsidiary materials for electronic equipment it`s device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0122305Y1 (en) * | 1992-01-14 | 1998-08-17 | 문정환 | Lead-on-chip and chip-on-lead adhesive tape |
| KR970046908U (en) * | 1995-12-11 | 1997-07-31 | Semiconductor package with thermal plastic pattern tape |
-
1998
- 1998-06-05 KR KR1019980020860A patent/KR100299305B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030076846A (en) * | 2002-03-23 | 2003-09-29 | 채옥순 | manufacture method of subsidiary materials for electronic equipment it`s device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100299305B1 (en) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294100B1 (en) | Exposed die leadless plastic chip carrier | |
| US7671451B2 (en) | Semiconductor package having double layer leadframe | |
| US6066512A (en) | Semiconductor device, method of fabricating the same, and electronic apparatus | |
| JP4633740B2 (en) | Flip-chip QFN package and method therefor | |
| KR100762208B1 (en) | Semiconductor device and its manufacturing method and mounting method of semiconductor device | |
| US6201266B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100251859B1 (en) | Singulation method of ball grid array semiconductor package manufacturing by using flexible circuit board strip | |
| US6838315B2 (en) | Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator | |
| US8058098B2 (en) | Method and apparatus for fabricating a plurality of semiconductor devices | |
| US20060170081A1 (en) | Method and apparatus for packaging an electronic chip | |
| EP1179844A2 (en) | Semiconductor packaging | |
| US7170153B2 (en) | Semiconductor device and its manufacturing method | |
| WO2006074543A1 (en) | Thin array plastic package without die attach pad and process for fabricating the same | |
| EP0958605A2 (en) | Molded flex circuit ball grid array and method of making | |
| US6574858B1 (en) | Method of manufacturing a chip package | |
| US6894380B2 (en) | Packaged stacked semiconductor die and method of preparing same | |
| JP2007518275A (en) | Method for mounting an optical sensor | |
| US8053281B2 (en) | Method of forming a wafer level package | |
| KR100299305B1 (en) | Tape for semiconductor package and manufacturing method thereof and package fabrication method using tape | |
| US6413796B1 (en) | Tape for semiconductor package, method of manufacturing the same, and method of manufacturing the package using the tape | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| JP3303825B2 (en) | Method for manufacturing semiconductor device | |
| KR100377467B1 (en) | lamination method of circuit tape for semiconductor package | |
| KR100377466B1 (en) | lamination apparatus of circuit film for semiconductor package and its method | |
| US20070224779A1 (en) | Method for fabricating a BGA device and BGA device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G15R | Request for early publication | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |