KR19990065495A

KR19990065495A - Package Tray

Info

Publication number: KR19990065495A
Application number: KR1019980000814A
Authority: KR
Inventors: 이상훈; 박용기; 박영기
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-01-14
Filing date: 1998-01-14
Publication date: 1999-08-05

Abstract

본 발명에 의한 트레이는 걸타입 반도체칩패키지의 제품별로 포켓밀도를 8X12 또는 12X12와 같은 2의 배수로 통합 설정한다.The tray according to the present invention integrates and sets the pocket density in multiples of 2, such as 8X12 or 12X12, for each product of the hook type semiconductor chip package.

따라서, 본 발명은 동일 제품별로 걸타입 반도체칩패키지를 트레이에 안착하여 설비 호환성을 향상시키고 포장 단일화를 이룩할 수 있다.Therefore, according to the present invention, the hanger type semiconductor chip package is seated on a tray for each same product, thereby improving facility compatibility and achieving packaging unification.

Description

Package Tray

본 발명은 트레이에 관한 것으로, 더욱 상세하게는 포켓밀도를 걸타입 반도체패키지 제품별로 2의 배수로 통합 설정하여 설비 호환성 및 포장 단일화를 이룩하도록 한 트레이에 관한 것이다.The present invention relates to a tray, and more particularly, to a tray in which the pocket density is integrated and set in multiples of 2 for each hook type semiconductor package product to achieve facility compatibility and packaging unification.

일반적으로 널리 알려진 바와 같이, 패키지조립공정에서는 최종검사 완료된 양품의 패키지들이 정전기방지용 재질로 이루어진 튜브(tube) 또는 트레이(tray)와 같은 포장용기에 일정 수량만큼 보관하여 왔다. 상기 트레이는 TSOP 또는 TSSOP와 같은 걸(Gull) 타입 패키지를 해당 공정의 설비에서 처리하거나, 단지 보관 또는 이동을 위해 포장하는데 주로 사용되어 왔으며 JEDEC 또는 EIAJ에 의해 규격화되어 있다.As is generally known, in the package assembly process, the final inspected good quality packages have been stored in a predetermined quantity in a packaging container such as a tube or tray made of an antistatic material. The trays have been used primarily for processing Gull-type packages, such as TSOP or TSSOP, at the facility of the process or for packaging only for storage or transport and are standardized by JEDEC or EIAJ.

그런데, 종래의 트레이는 포켓 밀도를 가능한 한 최대로 높이는 방향으로 개발하여 트레이의 소모량을 최소화함으로써 자재비 절감하는 방향으로 개발되어 있다. 이를 위해 포켓의 사이즈가 규격화되어 있지 않으면 안되었다.By the way, the conventional tray has been developed in the direction of reducing the material cost by minimizing the consumption of the tray by developing in the direction to increase the pocket density to the maximum possible. For this purpose, the size of the pocket had to be standardized.

그러나, 현장에서 생산하는 각종 반도체칩패키지들의 종류가 다양함에 따라 반도체칩패키지의 사이즈가 상이하여 각 트레이별 포켓밀도가 상이할 수밖에 없었다. 상기 포켓밀도를 트레이의 로우(row) 방향의 포켓 배열수와 칼럼(culumn) 방향의 포켓배열수의 곱으로 나타낸다.However, as the variety of semiconductor chip packages produced in the field varies, the size of the semiconductor chip packages is different, and the pocket density of each tray is inevitably different. The pocket density is expressed as the product of the number of pocket arrays in the row direction of the tray and the number of pocket arrays in the column direction.

이로 인하여, 종래의 트레이의 경우, 반도체칩패키지들을 제조 또는 검사하는 각종 설비들간의 호환성이 어려웠다. 또한, 반도체칩패키지들의 포장단위가 다양하여 포장 단일화를 이룩할 수 없었다.For this reason, in the case of the conventional tray, compatibility between various equipments for manufacturing or inspecting the semiconductor chip packages has been difficult. In addition, the packaging unit of the semiconductor chip package is so diverse that packaging unification could not be achieved.

따라서, 본 발명의 목적은 제품군별로 트레이의 포켓밀도를 통합 형성하여 설비들간의 호환성 향상 및 포장 용이성 향상을 이룩하도록 한 트레이를 제공하는데 있다.Accordingly, it is an object of the present invention to provide a tray that is formed by integrating the pocket density of the tray for each product line to improve the compatibility and ease of packaging between the facilities.

도 1은 본 발명에 의한 트레이의 포켓밀도를 각각 나타낸 예시도.1 is an exemplary view showing each pocket density of the tray according to the present invention.

도 2는 본 발명에 의한 다른 트레이의 포켓밀도를 각각 나타낸 예시도.Figure 2 is an illustration showing each pocket density of another tray according to the present invention.

도면의주요부분에대한부호의설명Explanation of symbols on the main parts of the drawing

10, 20: 트레이 11, 21: 본체 13, 23: 포켓10, 20: tray 11, 21: main body 13, 23: pocket

이와 같은 목적을 달성하기 위한 본 발명에 의한 트레이는The tray according to the present invention for achieving the above object is

본체의 상부면에 포켓이 배열되고 상기 포켓의 밀도가 걸타입 반도체칩패키지의 제품별로 2의 배수로 통합하여 설정된 것을 특징으로 한다.Pockets are arranged on the upper surface of the main body and the density of the pockets is characterized in that the integrated set in multiples of 2 for each product of the hook type semiconductor chip package.

따라서, 본 발명은 설비 호환성을 향상시키고 포장시 포장 단일화를 이룩할 수 있다.Thus, the present invention can improve facility compatibility and achieve packaging unification in packaging.

이하, 본 발명에 의한 트레이를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a tray according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 의한 트레이의 포켓밀도를 각각 나타낸 예시도이고, 도 2는 본 발명에 의한 다른 트레이의 포켓밀도를 각각 나타낸 예시도이다. 설명의 편의상 도 1과 도 2를 연관하여 설명하기로 한다.1 is an exemplary view showing the pocket density of each tray according to the present invention, Figure 2 is an exemplary view showing each pocket density of another tray according to the present invention. For convenience of description, the description will be made with reference to FIGS. 1 and 2.

도 1에 도시된 바와 같이, 트레이(10)는 정전기 방지 재질의 본체(11)의 상부면에 걸타입 패키지(도시 안됨)를 담아두기 위한 요홈부인 포켓들(13)이 로우방향으로 8개 배열되고 칼럼방향으로 12개 배열되는 구조를 갖고 있다.As shown in FIG. 1, the tray 10 has eight pockets 13 arranged in a row in a row direction for recessing a hook-type package (not shown) on an upper surface of a main body 11 of an antistatic material. It has a structure arranged 12 in the column direction.

도 2에 도시된 바와 같이, 트레이(20)는 정전기 방지 재질의 본체(21)의 상부면에 걸타입 패키지(도시 안됨)를 담아두기 위한 요홈부인 포켓들(23)이 로우(row) 방향으로 12개 배열되고 칼럼방향으로 12개 배열되는 구조를 갖고있다.As shown in FIG. 2, the tray 20 is a groove 23 for recessing a hook-type package (not shown) on an upper surface of the main body 21 of an antistatic material in a row direction. It has a structure of 12 arrays and 12 arrays in the column direction.

이와 같이 구성되는 본 발명에 의한 트레이의 경우, 트레이(10),(20)의 포켓밀도가 걸타입 TSOP 또는 TSSOP와 같은 반도체칩패키지 제품별로 8X12 또는 12X12로 각각 설정되어 있다.In the tray according to the present invention configured as described above, the pocket densities of the trays 10 and 20 are set to 8X12 or 12X12 for each semiconductor chip package product such as a hook type TSOP or TSSOP.

따라서, 본 발명은 트레이의 포켓밀도를 2의 배수로 통합 설정하므로 동일 제품별로 걸타입 반도체칩패키지를 안착한 트레이를 각 설비들에 공통 적용할 수 있고, 포장시 포장 수량을 동일하게 유지하여 효율적인 관리를 이룩할 수 있다.Therefore, since the present invention integrates and sets the pocket density of the tray in multiples of 2, the trays equipped with the hanger type semiconductor chip packages for each product can be commonly applied to each facility. It can be achieved.

이상에서 살펴본 바와 같이, 본 발명에 의한 트레이는 걸타입 반도체칩패키지의 제품별로 포켓밀도를 8X12 또는 12X12와 같은 2의 배수로 통합 설정한다.As described above, the tray according to the present invention integrates and sets the pocket density in multiples of 2, such as 8X12 or 12X12, for each product of the hook type semiconductor chip package.

따라서, 본 발명은 동일 제품별로 걸타입 반도체칩패키지를 트레이에 안착하여 설비 호환성을 향상시키고 및 포장 단일화를 이룩할 수 있다.Therefore, according to the present invention, the hanger type semiconductor chip package is seated on a tray for each same product, thereby improving facility compatibility and achieving packaging unification.

한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .

Claims

The tray is arranged on the upper surface of the main body and the density of the pocket characterized in that the integrated set in multiples of 2 for each product of the hook type semiconductor chip package.

The tray as claimed in claim 1, wherein said pocket density is 8X12.

The tray as claimed in claim 1, wherein the pocket density is 12X12.