KR19990064553A

KR19990064553A - Manufacturing method of pcb and pcb thereby

Info

Publication number: KR19990064553A
Application number: KR19990012512A
Authority: KR
Inventors: 이성규
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1999-04-09
Filing date: 1999-04-09
Publication date: 1999-08-05

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다. 본 발명에서는 인쇄회로기판의 골조를 형성하는 중간기재(20)에 금속박막(30)을 스퍼터링방식으로 형성한다. 이때, 상기 중간기재(20)에 천공된 스루홀(22) 내부에도 동시에 금속박막(30)을 형성한다. 그리고, 상기 금속박막(30) 상에 포토리지스트(40)를 도포하고 노광, 현상등의 공정을 거쳐 회로패턴용골(45)을 형성하고, 상기 회로패턴용골(45)과, 노출된 금속박막(30) 및 스루홀(22) 내부에 패턴도금막(50)을 형성한다. 그리고, 상기 포토리지스트(40)를 제거하고, 회로패턴을 형성하지 않는 부분의 노출된 금속박막(30)을 제거하여 인쇄회로기판을 완성하게 된다. 이와 같이 스퍼터링으로 금속박막(30)을 형성하게 되면, 전체적으로 작업공정이 간단하게 되고 보다 정밀하고 소형화된 인쇄회로기판을 제조할 수 있게 된다.The present invention relates to a printed circuit board and a method of manufacturing the same. In the present invention, the metal thin film 30 is formed on the intermediate substrate 20 forming the frame of the printed circuit board by sputtering. At this time, the metal thin film 30 is also formed at the same time in the through hole 22 bored in the intermediate substrate 20. Then, the photoresist 40 is coated on the metal thin film 30, and a circuit pattern keel 45 is formed through a process such as exposure and development, and the circuit pattern keel 45 and the exposed metal thin film. A pattern plating film 50 is formed in the 30 and through holes 22. Then, the photoresist 40 is removed, and the exposed metal thin film 30 of the portion not forming the circuit pattern is removed to complete the printed circuit board. When the metal thin film 30 is formed by sputtering as described above, the overall work process is simplified and a more precise and miniaturized printed circuit board can be manufactured.

Description

Printed circuit board and its manufacturing method {Manufacturing method of pcb and pcb hence}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 회로패턴의 성형정밀도를 극대화하고 높은 배선밀도와 소형화를 달성할 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method for manufacturing the same, and more particularly, to a printed circuit board and a method for manufacturing the same that can maximize the molding precision of the circuit pattern, and achieve high wiring density and miniaturization.

전자기기의 소형화, 고성능화 및 기능다양화의 요구에 따라 이에 사용되는 인쇄회로기판의 소형화 및 높은 배선밀도의 필요성이 높아지게 되었다. 도 1에는 종래 기술에 의한 인쇄회로기판 제조방법이 도시되어 있다.The demand for miniaturization, high performance, and functional diversification of electronic devices has increased the need for miniaturization and high wiring density of printed circuit boards. 1 shows a method of manufacturing a printed circuit board according to the prior art.

이에 따르면, 종래에는 중간기재(1)의 상하양면에 구리박막(3)이 부착된 것을 원재료로 사용하여 인쇄회로기판을 제조하였다. 이와 같이 구리박막(3)이 부착된 중간기재(1)가 도 1a에 도시되어 있다.According to this, conventionally, a printed circuit board was manufactured using the copper thin film 3 attached to upper and lower surfaces of the intermediate substrate 1 as a raw material. Thus, the intermediate substrate 1 to which the copper thin film 3 is attached is shown in FIG. 1A.

그리고, 도 1b에 도시된 바와 같이 상기 중간기재(1)와 구리박막(3)을 관통하여 필요한 스루홀(5)을 천공한다. 이와 같은 스루홀(5)은 펀칭작업, 드릴링작업 또는 레이저가공에 의해 천공되거나, 알카리 또는 아민계용제로 에칭하여 천공된다.As shown in FIG. 1B, the necessary through hole 5 is drilled through the intermediate substrate 1 and the copper thin film 3. The through hole 5 is punched by punching, drilling or laser processing, or punched out by etching with an alkali or amine solvent.

이와 같이 스루홀(5)을 천공하고 난 후에는 상기 원재료의 상하표면을 전기적으로 연결하기 위한 도금작업을 수행한다. 이와 같은 도금작업에 의해 상기 원재료에는 구리층(7)이 형성된다. 이때, 상기 구리층(7)은 상기 스루홀(5) 내부에도 형성되어 상기 상하표면이 전기적으로 연결되게 한다. 여기서 상기 도금작업은 무전해도금방식으로 이루어진다.As described above, after the through hole 5 is drilled, plating is performed to electrically connect the upper and lower surfaces of the raw material. By this plating operation, a copper layer 7 is formed on the raw material. In this case, the copper layer 7 is also formed in the through hole 5 so that the upper and lower surfaces are electrically connected. Wherein the plating operation is made of an electroless plating method.

다음으로는 상기 구리층(7) 상에 감광성 절연물질인 포토리지스터(9)를 도포하고, 노광 및 현상작업을 거쳐 음각된 회로패턴용골(11)을 형성 한다. 이와 같이 회로패턴용골(11)이 형성된 상태가 도 1c에 잘 도시되어 있다.Next, the photoresist 9, which is a photosensitive insulating material, is coated on the copper layer 7, and the engraved circuit pattern keel 11 is formed through exposure and development. The state in which the circuit pattern keel 11 is formed is well illustrated in FIG. 1C.

그리고는 상기 구리층(7) 표면과 회로패턴용골(11)에 전해도금작업을 통해 패턴도금막(13)을 형성한다. 이와 같이 되면 패턴도금막(13)에 의해 상기 원재료의 상하표면은 전기적으로 도통상태로 된다. 이 상태가 도 1d에 도시되어 있다.Then, the pattern plating film 13 is formed on the surface of the copper layer 7 and the circuit pattern keel 11 by electroplating. In this case, the upper and lower surfaces of the raw material are in an electrically conductive state by the pattern plating film 13. This state is shown in FIG. 1D.

그 다음으로는 상기 패턴도금막(13) 상에 솔더층(15)을 도금으로 형성한다. 이와 같이 솔더층(15)이 형성된 상태가 도 1e에 도시되어 있다. 여기서 상기 솔더층(15)은 일반적으로 납으로 구성된다. 상기 솔더층(15)은 에칭 레지스터로 역할을 수행한다.Next, the solder layer 15 is formed by plating on the pattern plating film 13. Thus, the state in which the solder layer 15 is formed is shown in FIG. 1E. The solder layer 15 here is generally made of lead. The solder layer 15 serves as an etching resistor.

이와 같은 상태에서 상기 포토리지스터(9)를 박리하게 된다. 이와 같이 포토리지스터(9)가 박리되면, 상기 패턴도금막(13)과 솔더층(15)을 남겨두고 상기 포토리지스터(9)가 제거되어, 상기 구리층(7)이 표면에 노출된다. 이 상태가 도 1f에 도시되어 있다.In this state, the photoresist 9 is peeled off. When the photoresist 9 is peeled off in this manner, the photoresist 9 is removed leaving the pattern plating film 13 and the solder layer 15, and the copper layer 7 is exposed on the surface. . This state is shown in FIG. 1F.

다음으로는 상기 구리층(7)과 구리박막(3)을 제거하는 에칭작업을 하게 된다. 이와 같이 구리층(7)과 구리박막(3)을 제거하면 상기 중간기재(1)가 노출된다. 이와 같은 상태가 도 1g에 도시되어 있다.Next, an etching operation for removing the copper layer 7 and the copper thin film 3 is performed. As such, when the copper layer 7 and the copper thin film 3 are removed, the intermediate substrate 1 is exposed. This state is shown in FIG. 1G.

마지막으로 상기 패턴도금막(13) 상에 형성되어 있던 솔더층(15)을 제거하면 인쇄회로기판의 제조가 완성된다. 이와 같이 완성된 인쇄회로기판이 도 1h에 도시되어 있다.Finally, when the solder layer 15 formed on the pattern plating film 13 is removed, the manufacturing of the printed circuit board is completed. The printed circuit board thus completed is shown in FIG. 1H.

하지만, 상기한 바와 같이 제조되는 종래 기술에 의한 인쇄회로기판의 제조방법에는 다음과 같은 문제가 있다.However, the method of manufacturing a printed circuit board according to the related art manufactured as described above has the following problems.

즉, 상기와 같은 방법을 사용하게 되면 상기 스루홀(5)의 크기를 미소화하는 것이 어렵게 된다. 먼저, 드릴작업으로 스루홀(5)을 천공하게 되면, 작업공구인 드릴의 직경에 따라 스루홀(5)의 크기가 결정되므로 그 직경을 미소화하는데 한계가 있다.That is, when the above method is used, it is difficult to reduce the size of the through hole 5. First, when the through-hole 5 is drilled by drilling, the size of the through-hole 5 is determined according to the diameter of the drill, which is a working tool, and thus there is a limit to miniaturizing the diameter.

이를 극복하기 위해 레이저가공이나 에칭작업으로 스루홀(5)을 천공하는 것이 제시되어 있으나, 레이저 가공의 경우 레이저 가공후 스루홀(5) 내부벽면이 레이저에 의해 탄화된 불순물 또는 플라스틱재가 열에 녹아 붙은 불순물 등이 부착된 상태로 남아 있어, 이 불순물을 제거하기 위해 별도의 클리닝액을 스루홀(5)에 투입하는 클리닝공정을 실시하지만 스루홀(5)의 직경이 작은 경우 클리닝액이 홀내부로 침입하지 못해 불순물이 완전히 제거되지 않게 된다. 또한 블라이드홀이나 홀크기가 서로 다른 경우 각각의 홀들이 균일하게 클리닝되지 못한다. 따라서, 도 1a에 도시된 바와 같이 구리층(7)을 상기 스루홀(5) 내에 형성하는 작업이 정확하게 이루어지지 않게 되는 문제점이 있다.In order to overcome this problem, it is proposed to drill the through hole 5 by laser processing or etching, but in the case of laser processing, the inner wall surface of the through hole 5 after the laser processing is impregnated with a laser or plastic material by heat. Impurities and the like remain attached, and a cleaning process is performed in which a separate cleaning liquid is introduced into the through hole 5 to remove the impurities. However, when the diameter of the through hole 5 is small, the cleaning liquid is introduced into the hole. It will not invade and impurities will not be removed completely. In addition, when holes or hole sizes are different from each other, the holes may not be uniformly cleaned. Therefore, as shown in FIG. 1A, there is a problem in that the operation of forming the copper layer 7 in the through hole 5 is not accurately performed.

또한, 상기 중간기재(1) 부분의 도금은 상기 구리층(7)의 성장속도가 느려 도금작업시간이 장시간 소요되는 문제점이 있고, 또 기판의 두께와 홀직경의 비율인 아스펙트 비(Aspect ratio; = t/d, 여기서 t는 기판의 두께, d는 홀직경)가 6.5에서 7정도 이상이 되면 무전해도금이 어렵게 되는 문제점도 있다.In addition, the plating of the portion of the intermediate substrate 1 has a problem in that the growth speed of the copper layer 7 is slow and plating takes a long time, and an aspect ratio, which is a ratio of the thickness of the substrate and the hole diameter, is used. = t / d, where t is the thickness of the substrate and d is the hole diameter.

이와 같이 스루홀(5)에 도금을 하기 위해 무전해 동도금을 실시하면 도금액 속의 금속치환제 안정화를 위한 착화합물의 폐수처리를 위한 비용이 증가되어 제품의 생산원가가 비싸지게 되고, 제품생산공정중에 용수등을 사용하므로서 용수의 누수등에 의해 환경문제가 발생되는 문제점도 있다.When electroless copper plating is carried out to plate the through-holes 5 as described above, the cost of wastewater treatment of the complex compound for stabilizing the metal substitute in the plating solution increases, resulting in a high production cost of the product. There is also a problem that the environmental problems are caused by water leakage, etc. using.

한편, 종래 기술에 의한 인쇄회로기판의 제조방법을 사용하게 되면 회로패턴의 폭이 원래 의도한 바대로 형성되지 않는 문제점이 있다. 즉, 도 1f의 상태에서 도 1g의 상태로 에칭작업을 함에 있어 구리박막(3), 구리층(7) 및 패턴도금막(13)의 측면이 애칭액에 의해, 도 2에 도시된 바와 같이, 침식되는 것이다.On the other hand, when using the method of manufacturing a printed circuit board according to the prior art there is a problem that the width of the circuit pattern is not formed as originally intended. That is, in etching in the state of FIG. 1G from the state of FIG. 1F, the side surfaces of the copper thin film 3, the copper layer 7, and the pattern plating film 13 are etched, as shown in FIG. 2. To be eroded.

이는 일반적인 구리박막(3)의 두께가 약 18μm이고, 무전해도금과 전해도금시 형성되는 구리층(7)과 패턴도금막(13)의 두께가 약 30μm이상임을 감안하면 이러한 두께의 막을 제거하기 위해 장시간 에칭을 하여야 하므로 솔더층(15)의 폭보다 심하게 부식되어 본래의 원하는 회로를 얻을 수 없게 된다.This is because the thickness of the general copper thin film 3 is about 18 μm, and the thickness of the copper layer 7 and the pattern plating film 13 formed during electroless plating and electroplating is about 30 μm or more. In order to etch for a long time in order to corrode more severe than the width of the solder layer 15 it is impossible to obtain the original desired circuit.

그리고, 무전해도금 또는 전해 도금으로 구리층(7)을 형성하여 스루홀(5)의 측면벽의 상하면을 연결하여 도통시키기 위해서는 장시간 도금을 행하게 되면 중간기재(1)의 상하면에 형성되는 구리층(7)의 두께가 지나치게 두꺼워져 이 후에 에칭공정시간이 길어지게 되므로 회로패턴형성부가 에칭액에 장시간 노출되어 침식이 과도하게 발생하게 된다. 이로 인해 인접하는 회로패턴과의 절연구간이 작아지게 되어 회로패턴을 통한 신호흐름이 영향을 받게 되고, 이를 방지하게 위해 인접 회로패턴과의 간격을 확보하게 되면, 미세한 회로패턴을 형성하기가 어려워 인쇄회로기판의 전체 크기가 커지게 되는 문제점이 있다.In order to connect and conduct the upper and lower surfaces of the side walls of the through holes 5 by forming the copper layer 7 by electroless plating or electrolytic plating, the copper layer formed on the upper and lower surfaces of the intermediate substrate 1 when the plating is performed for a long time. Since the thickness of (7) becomes too thick and the etching process time is long after this, the circuit pattern forming part is exposed to the etching liquid for a long time, and excessive erosion occurs. As a result, the insulation interval between the adjacent circuit patterns becomes smaller, and thus the signal flow through the circuit patterns is affected. When the distance between the adjacent circuit patterns is secured to prevent this, it is difficult to form a fine circuit pattern. There is a problem that the overall size of the circuit board becomes large.

따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 회로패턴의 성형정밀도를 극대화하는 것을 목적으로 한다.Accordingly, the present invention is to solve the conventional problems as described above, the object of which is to maximize the molding precision of the circuit pattern of the printed circuit board.

본 발명의 다른 목적은 인쇄회로기판을 소형화하고 배선밀도를 극대화하는 것이다.Another object of the present invention is to miniaturize a printed circuit board and maximize wiring density.

본 발명의 또 다른 목적은 인쇄회로기판의 제조를 보다 용이하게 하고 수율을 향상시키는 것이다.Yet another object of the present invention is to facilitate the manufacture of printed circuit boards and to improve the yield.

본 발명의 또 다른 목적은 인쇄회로기판의 제조공정을 보다 환경친화적으로 만드는 것이다.Another object of the present invention is to make the manufacturing process of the printed circuit board more environmentally friendly.

도 1a에서 도 1h는 종래 기술에 의한 인쇄회로기판의 제조공정을 순차적으로 보인 공정도.Figure 1a to Figure 1h is a process diagram showing a manufacturing process of the printed circuit board according to the prior art sequentially.

도 2는 종래 기술에 의한 인쇄회로기판의 제조방법으로 제조된 인쇄회로기판의 회로패턴을 보인 단면도.2 is a cross-sectional view showing a circuit pattern of a printed circuit board manufactured by a method of manufacturing a printed circuit board according to the prior art.

도 3a에서 도 3g는 본 발명에 의한 인쇄회로기판의 제조방법을 순차적으로 보인 공정도.Figure 3a to Figure 3g is a process diagram showing a method of manufacturing a printed circuit board according to the present invention in sequence.

도 4는 본 발명에 의한 인쇄회로기판의 제조방법으로 제조된 인쇄회로기판의 회로패턴을 보인 단면도.4 is a cross-sectional view showing a circuit pattern of a printed circuit board manufactured by the method of manufacturing a printed circuit board according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20: 중간기재 22: 스루홀20: intermediate 22: through hole

30: 금속박막 40: 포토리지스트30: metal thin film 40: photoresist

45: 회로패턴용골 50: 패턴도금막45: circuit pattern keel 50: pattern plating film

상기한 바와 같은 목적들을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 상하를 관통하는 다수개의 스루홀이 천공된 중간기재와, 상기 중간기재의 표면과 스루홀의 내벽에 스퍼터링에 의해 형성된 금속박막과, 상기 금속박막의 표면에 구비된 회로패턴을 포함하여 구성된다.According to a feature of the present invention for achieving the above objects, the present invention is a metal thin film formed by sputtering the intermediate substrate and a plurality of through holes penetrating the upper and lower, the surface of the intermediate substrate and the inner wall of the through hole; And a circuit pattern provided on the surface of the metal thin film.

본 발명의 다른 특징에 따르면, 본 발명은 상하를 관통하는 다수개의 스루홀이 천공된 중간기재와, 상기 중간기재의 표면과 스루홀의 내벽에 스퍼터링에 의해 형성된 금속박막과, 상기 금속박막의 표면에 도금작업에 의해 형성되어 회로패턴을 형성하는 패턴도금막으로 구성된다.According to another feature of the invention, the present invention is an intermediate substrate having a plurality of through holes penetrating up and down, a metal thin film formed by sputtering on the surface of the intermediate substrate and the inner wall of the through hole, and the surface of the metal thin film It is composed of a pattern plating film formed by plating to form a circuit pattern.

본 발명의 또 다른 특징에 따르면, 본 발명은 다수개의 스루홀을 구비하는 중간기재의 표면과 상기 스루홀의 내부에 스퍼터링으로 금속박막을 증착하여 제조된다.According to another feature of the invention, the invention is produced by depositing a metal thin film by sputtering on the surface of the intermediate substrate having a plurality of through holes and the inside of the through hole.

본 발명의 또 다른 특징에 따르면, 본 발명은 중간기재에 스루홀을 천공하는 공정과, 상기 중간기재의 표면과 스루홀의 내부에 스퍼터링으로 금속박막을 형성하는 공정과, 상기 금속박막에 감광성 절연물질을 도포하고 노광, 현상을 거쳐 회로패턴용골을 형성하는 공정과, 상기 중간기재의 홀과 회로패턴용골에 도금하여 패턴도금막을 형성하는 공정과, 상기 감광성 절연물질을 제거하고 이에 의해 노출된 스퍼터링으로 형성된 금속박막을 제거하는 공정을 포함하여 구성된다.According to another feature of the invention, the present invention is a process for drilling a through hole in the intermediate base material, forming a metal thin film by sputtering on the surface of the intermediate base and the inside of the through hole, and a photosensitive insulating material on the metal thin film Process to form a circuit pattern keel through coating, exposure and development, plating the hole and circuit pattern keel of the intermediate substrate to form a pattern plating film, and removing the photosensitive insulating material and thereby exposing sputtering. It comprises a process of removing the formed metal thin film.

상기 패턴도금막은 스퍼터링 또는 전해도금작업을 통해 형성하는 것이 바람직하다.The pattern plating film is preferably formed by sputtering or electroplating.

이와 같은 구성을 가지는 본 발명에 의하면, 인쇄회로기판의 회로패턴의 정밀도가 높아지고, 회로패턴의 배선밀도를 극대화할 수 있어 인쇄회로기판의 소형화를 이룰 수 있게 되는 이점이 있다.According to the present invention having such a configuration, the accuracy of the circuit pattern of the printed circuit board is increased, the wiring density of the circuit pattern can be maximized, and the printed circuit board can be miniaturized.

이하, 상기한 바와 같은 본 발명에 의한 인쇄회로기판과 그 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a printed circuit board and a method of manufacturing the same according to the present invention as described above will be described in detail with reference to the accompanying drawings.

도 3에 도시된 공정도를 참고로 하여 본 발명의 인쇄회로기판을 설명하기로 한다.A printed circuit board of the present invention will be described with reference to the process diagram shown in FIG. 3.

먼저, 인쇄회로기판의 골조역할을 하는 중간기재(20)는 절연성 수지나 열경화성수지로 만들어진다. 이와 같은 중간기재(20)의 예로는 폴리이미드(PI) 또는 PTFE 등이 있다. 이와 같은 중간기재(20)의 상하면을 관통하여 스루홀(22)을 천공한다. 상기 중간기재(20)에 스루홀(22)을 천공하는 방법에는 여러가지가 있다.First, the intermediate substrate 20 serving as a frame structure of the printed circuit board is made of an insulating resin or a thermosetting resin. Examples of such intermediate substrate 20 include polyimide (PI) or PTFE. The through hole 22 is drilled through the upper and lower surfaces of the intermediate substrate 20. There are various methods of drilling the through hole 22 in the intermediate substrate 20.

즉, 펀칭작업, 드릴링작업, 레이저가공, 또는 에칭작업 등이 있다. 상기 에칭작업으로 상기 스루홀(22)을 천공할 때는 알카리 또는 아민계 용제를 사용한다.That is, there are punching work, drilling work, laser processing, or etching work. When drilling the through hole 22 by the etching operation, an alkali or amine solvent is used.

이와 같이 스루홀(22)이 천공된 중간기재(20)의 상하표면과, 상기 스루홀(22)의 내부에는 금속박막(30)이 증착된다. 즉, 스퍼터링공정을 사용하여 금속박막(30)을 형성하게 된다. 이때, 상기 금속박막(30)은 약 0.01μm에서 0.2μm정도의 두께로 형성되고, 상기 중간기재(20)의 상하면의 금속박막(30)은 상기 스루홀(22) 내부의 금속박막(30)에 의해 전기적으로 도통된다. 이와 같은 금속박막(30)은 차후에 패턴도금막(50)의 부착이 잘 되게 하는 역할을 한다. 이와 같이 스퍼터링공정으로 금속박막(30)을 형성하게 되면, 종래의 도금방식에 비해 금속박막이 간단하고 쉽게 형성된다. 도 3b에는 금속박막(30)이 형성된 중간기재(20)가 도시되어 있다.The metal thin film 30 is deposited on the upper and lower surfaces of the intermediate substrate 20 on which the through holes 22 are punctured, and the inside of the through holes 22. That is, the metal thin film 30 is formed using a sputtering process. In this case, the metal thin film 30 is formed to a thickness of about 0.01μm to about 0.2μm, the metal thin film 30 on the upper and lower surfaces of the intermediate substrate 20 is a metal thin film 30 in the through hole 22 Is electrically conducted by. The metal thin film 30 serves to facilitate the adhesion of the pattern plating film 50 later. When the metal thin film 30 is formed by the sputtering process as described above, the metal thin film is simply and easily formed as compared with the conventional plating method. 3B, the intermediate substrate 20 on which the metal thin film 30 is formed is shown.

다음으로는 상기 금속박막(30) 상에 감광성절연물질인 포토리지스트(40)를 도포하고 노광 및 현상하여 음각된 회로패턴용골(45)을 형성한다. 이와 같이 회로패턴용골(45)이 형성된 상태가 도 3c에 도시되어 있다.Next, the photoresist 40, which is a photosensitive insulating material, is coated on the metal thin film 30, and exposed and developed to form a depressed circuit pattern keel 45. The state in which the circuit pattern keel 45 is formed is illustrated in FIG. 3C.

그리고는 전해도금으로 패턴도금막(50)을 형성한다. 즉, 상기 회로패턴용골(45)과 외부로 노출되어 있는 금속박막(30) 표면 및 스루홀(22)의 내부에 전해도금으로 패턴도금막(50)을 형성한다. 이와 같은 패턴도금막(50)의 두께는 상기 스루홀(22) 내부가 25μm이면 금속박막(30) 표면이나 회로패턴용골(45)에는 10μm 에서 30μm로 형성된다. 이와 같이 패턴도금막(50)이 형성된 상태가 도 3d에 도시되어 있다. 한편 상기 패턴도금막(50)은 스퍼터링에 의해 형성할 수도 있다.Then, the pattern plating film 50 is formed by electroplating. That is, the pattern plating film 50 is formed by electroplating on the surface of the circuit pattern keel 45, the surface of the metal thin film 30 exposed to the outside, and the inside of the through hole 22. When the thickness of the pattern plating film 50 is 25 μm in the through hole 22, the thickness of the pattern plating film 50 is 10 μm to 30 μm on the surface of the metal thin film 30 or the circuit pattern keel 45. Thus, the state in which the pattern plating film 50 is formed is shown in FIG. 3D. The pattern plating film 50 may be formed by sputtering.

그리고, 상기 포토리지스트(40)를 제거하는 작업을 하게 된다. 즉, 상기 금속박막(30) 상에 형성되어 있는 포토리지스트(40)를 박리하면, 중간기재(20)의 표면에 형성되어 있는 금속박막(30)이 노출된다. 이와 같은 상태가 도 3e에 도시되어 있다.Then, the photoresist 40 is removed. That is, when the photoresist 40 formed on the metal thin film 30 is peeled off, the metal thin film 30 formed on the surface of the intermediate substrate 20 is exposed. This state is shown in FIG. 3E.

이후에는 마지막으로 상기 에칭작업을 실시하여 회로패턴을 완성한다. 여기서의 에칭작업은 상기 금속박막(30)을 제거하는 것으로, 상기 금속박막(30)을 제거하여 상기 패턴도금막(50)에 의해 회로패턴이 분리되어 형성되도록 하는 것이다. 이와 같이 금속박막(30)이 제거되면 그 부분에는 상기 중간기재(20)가 외부로 노출된다. 이와 같이 하여 완성된 상태의 인쇄회로기판이 도 3f에 도시되어 있다. 한편 도 3g는 블라인드통홀이 형성된 것을 보여준다.After that, the etching is finally performed to complete the circuit pattern. Here, the etching operation is to remove the metal thin film 30, to remove the metal thin film 30 so that the circuit pattern is separated by the pattern plating film 50 is formed. As such, when the metal thin film 30 is removed, the intermediate substrate 20 is exposed to the outside. The printed circuit board thus completed is shown in Fig. 3f. On the other hand, Figure 3g shows that the blind through-hole is formed.

이와 같은 본 발명의 인쇄회로기판과 그 제조방법의 작용을 상세하게 설명하기로 한다.The operation of the printed circuit board and the manufacturing method of the present invention as described above will be described in detail.

먼저, 본 발명의 방법은 종래와는 달리 스퍼터링으로 중간기재(20)의 표면에 금속박막(30)을 형성하게 된다. 이와 같은 방식은 종래에 구리박막(3)이 입혀진 중간기재(1)에 스루홀(5)을 형성하고, 상기 무전해도금과 전기도금으로 구리층(7)을 형성하는 것에 비해 형성되는 박막(30)의 두께가 얇게 형성되어 이후에 에칭공정 시간을 줄일 수 있고, 간단한 마이크로 에칭방법으로 제거할 수 있어, 도 4에 도시된 바와 같이, 회로패턴 측면부의 침식현상을 최소화할 수 있게 된다. 또한, 스퍼터링공정은 에칭공정에 비해 박막의 형성이 용이하고 간단하여 전체적으로 작업이 용이하게 된다.First, unlike the related art, the method of the present invention forms the metal thin film 30 on the surface of the intermediate substrate 20 by sputtering. In this manner, the through-hole 5 is formed in the intermediate base material 1 on which the copper thin film 3 is coated, and the thin film formed by forming the copper layer 7 by the electroless plating and the electroplating ( Since the thickness of 30) is thinned, the etching process time can be reduced later, and it can be removed by a simple micro etching method. As shown in FIG. 4, the erosion of the circuit pattern side part can be minimized. In addition, the sputtering process is easier and simpler to form a thin film than the etching process, thereby making the overall work easier.

그리고, 본 발명에서는 패턴도금막(50)을 형성한 후, 그 표면에 솔더를 도포하고 박리하는 공정이 필요없게 되어 전체적으로 작업시간이 짧아지게 되고, 일반적으로 납인 솔더를 사용하지 않게 되므로 환경문제를 일으킬 가능성이 최소화된다.In the present invention, after the pattern plating film 50 is formed, a process of applying and peeling solder on the surface thereof is unnecessary, thereby reducing the overall working time, and generally eliminating the use of lead solder. The likelihood of occurrence is minimized.

이와 같이 솔더를 사용하지 않고도 상기 금속박막(30)을 제거할 수 있는 것은 스퍼터링으로 형성된 금속박막(30)의 두께가 0.2μm이하로 아주 얇기 때문이고, 따라서, 상기 금속박막(30)을 제거하기 위한 에칭작업시에 상기 패턴도금막(50)이 에칭액에 의해 침식되는 것은 거의 무시할 수 있을 정도이다.As such, the metal thin film 30 can be removed without using solder because the thickness of the metal thin film 30 formed by sputtering is very thin, which is 0.2 μm or less, and thus, the metal thin film 30 is removed. It is almost negligible that the pattern plating film 50 is eroded by the etchant during the etching operation.

그리고, 상기와 같이 두께가 아주 얇은 금속박막(30)을 스퍼터링에 의해 형성함에 의해 인쇄회로기판에 천공되어 있는 마이크로통홀(micro via hole)등의 작은 홀 내부의 도금을 용이하게 할 수 있어 홀의 직경을 약 0.1μm정도 까지 가능하게 되어 전체적으로 인쇄회로기판의 크기를 줄일 수 있게 된다.By forming the metal thin film 30 having a very thin thickness by sputtering as described above, the plating inside the small hole such as the micro via hole, which is perforated in the printed circuit board, can be easily performed. It is possible to reduce the size of printed circuit board by about 0.1μm.

또한, 상기와 같이 스퍼터링에 의해 금속박막(30)을 형성하게 되면, 박막이 퇴적형성되는 무전해도금시보다 표면이 균일하게 형성되고 저항수준이 약 1/100이하로 감소하게 되어 회로패턴의 높이 편차가 최소로되고 보다 미세한 회로패턴을 형성하는 것이 가능하게 된다.In addition, when the metal thin film 30 is formed by sputtering as described above, the surface is formed more uniformly and the resistance level is reduced to about 1/100 or less than the electroless plating in which the thin film is deposited. The deviation is minimized and it is possible to form a finer circuit pattern.

위에서 상세히 설명한 바와 같이 본 발명에 의한 인쇄회로기판 및 그 제조방법은 스퍼터링방식에 의해 중간기재에 금속박막을 형성하므로 무전해도금에 의한 종래의 방법에 비해 보다 단시간에 보다 미세한 회로패턴을 형성할 수 있게 되고, 상기 금속박막을 제거하기 위해 에칭시간이 최소화되어 회로패턴의 측면침식현상 역시 최소화되므로 회로패턴의 성형정밀도가 높아지게 된다.As described in detail above, the printed circuit board and the method of manufacturing the same according to the present invention form a metal thin film on an intermediate substrate by sputtering, so that a finer circuit pattern can be formed in a shorter time than the conventional method by electroless plating. Since the etching time is minimized to remove the metal thin film, the side erosion of the circuit pattern is also minimized, thereby increasing the molding precision of the circuit pattern.

그리고, 스퍼터링방식으로 금속박막을 형성하게 되면 그 두께가 얇으면서도 상대적으로 표면이 균일하게 형성되어 인쇄회로기판에 천공되는 홀의 직경 또한 최소화할 수 있어 전체적으로 인쇄회로기판의 크기를 최소화할 수 있고, 특히 홀을 통한 기판 상하표면의 전기적 연결을 보다 확실하게 할 수 있게 된다.When the metal thin film is formed by the sputtering method, the thickness thereof is thin and the surface is uniformly formed, thereby minimizing the diameter of the hole drilled in the printed circuit board, thereby minimizing the size of the printed circuit board as a whole. The electrical connection of the upper and lower surfaces of the substrate through the holes can be more secured.

또한, 본 발명에서는 회로패턴의 형성을 위해 납성분인 솔더를 사용하지 않아도 되므로 무전해 도금액 조성중의 착화합물에 대한 폐수처리등과 같은 환경관련문제가 없으며 비용도 절감되는 효과도 있다.In addition, the present invention does not require the use of lead-based solder for the formation of the circuit pattern, there is no environmental problem such as wastewater treatment for the complex compound in the electroless plating solution composition, there is also an effect that the cost is reduced.

Claims

An intermediate substrate having a plurality of through holes penetrating up and down,

A metal thin film formed by sputtering on the surface of the intermediate substrate and the inner wall of the through hole;

Printed circuit board comprising a circuit pattern provided on the surface of the metal thin film.

Printed circuit board, characterized in that consisting of a pattern plating film formed on the surface of the metal thin film by a plating operation to form a circuit pattern.

A method of manufacturing a printed circuit board, characterized in that by depositing a metal thin film by sputtering on the surface of the intermediate substrate having a plurality of through holes and the inside of the through hole.

Process of drilling through-holes in intermediate materials,

Forming a metal thin film by sputtering on the surface of the intermediate substrate and inside of the through hole;

Coating a photosensitive insulating material on the metal thin film and exposing and developing the keel to form a circuit pattern;

Forming a pattern plating film by plating the intermediate substrate hole and the circuit pattern keel;

Removing the photosensitive insulating material and removing the metal thin film formed by the sputtering exposed by the photosensitive insulating material.

The method of claim 4, wherein the pattern plating film is formed through sputtering or electroplating.