KR20040058416A - Method for plating copper in pcb - Google Patents
Method for plating copper in pcb Download PDFInfo
- Publication number
- KR20040058416A KR20040058416A KR1020020084240A KR20020084240A KR20040058416A KR 20040058416 A KR20040058416 A KR 20040058416A KR 1020020084240 A KR1020020084240 A KR 1020020084240A KR 20020084240 A KR20020084240 A KR 20020084240A KR 20040058416 A KR20040058416 A KR 20040058416A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- hole
- film
- plating
- printed circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
본 발명은 인쇄 회로 기판의 동 도금 방법에 관한 것으로, 보다 구체적으로는 인쇄 회로 기판의 홀 내벽에만 동 도금을 진행하는 방법에 관한 것이다.The present invention relates to a copper plating method of a printed circuit board, and more particularly, to a method of performing copper plating only on the inner wall of a hole of a printed circuit board.
소형화, 고속화, 고주파화에 따른 고성능 기기로의 요구에 대응하여, 인쇄 회로 기판 역시 고밀도 배선이나 고밀도 실장에 적합한 새로운 인쇄 회로 기판에대한 기술 개발이 진행되고 있다.In response to the demand for high performance devices due to miniaturization, high speed, and high frequency, the development of new printed circuit boards suitable for high density wiring and high density mounting is also in progress.
현재, 컴퓨터등 각종 자동화 기계의 시스템 구성을 위한 기본적인 인쇄 회로 기판(PCB:printed circuit board)은 도금 공정에 의하여 박막의 동박(copper film)이 상하면으로 피복된 합성 수지 원판(prepreg)의 가공에 의하여 제조된다. 이러한 합성 수지 원판에는 상면과 저면이 관통되도록 부품 삽입홀과 회로 연결홀등이 다수개 형성되어 있고, 이러한 다수의 홀의 내벽은 전기도금되어, 전기적 회로로서 기본 동작을 수행하게 된다.Currently, a basic printed circuit board (PCB) for system configuration of various automation machines such as a computer is formed by processing a synthetic resin prepreg in which a thin copper film is coated on the top and bottom by a plating process. Are manufactured. In the synthetic resin disc, a plurality of component insertion holes, circuit connection holes, and the like are formed to penetrate the upper and lower surfaces thereof, and inner walls of the plurality of holes are electroplated to perform basic operations as electrical circuits.
이를 도 1a 내지 도 1f는 종래의 인쇄 회로 기판의 홀 내벽에 동막을 도금하는 방법을 설명하기 위한 각 공정별 단면도이다.1A to 1F are cross-sectional views of respective processes for explaining a method of plating a copper film on a hole inner wall of a conventional printed circuit board.
도 1a를 참조하여, 합성 수지(prepreg:10)의 상하면에 제 1 및 제 2 동 박막(12,14)이 피복되어, 인쇄 회로 기판(20)이 준비된다. 이때, 제 1 또는 제 2 동 박막(12,14)은 예를 들어, 12㎛, 18㎛ 또는 36㎛의 두께를 가질 수 있다.Referring to FIG. 1A, first and second copper thin films 12 and 14 are coated on upper and lower surfaces of a synthetic resin (prepreg: 10) to prepare a printed circuit board 20. In this case, the first or second copper thin films 12 and 14 may have a thickness of, for example, 12 μm, 18 μm, or 36 μm.
도 1b에 도시된 바와 같이, 제 2 동 박막(14), 합성 수지(10) 및 제 1 동 박막(12)을 드릴링하여, 부품 삽입 및/또는 회로가 연결될 제 1 홀(H1)을 형성한다.As shown in FIG. 1B, the second copper thin film 14, the synthetic resin 10, and the first copper thin film 12 are drilled to form a first hole H1 to which component insertion and / or a circuit are connected. .
그 다음, 도 1c에서와 같이, 제 1 홀(H1)의 내측벽에 황산 용액을 이용한 동 도금 방식에 의하여, 동 도금막(16a)을 피복한다. 이과정에서, 제 1 및 제 2 동 박막 표면에도 동 도금막(16b)이 동시에 피복된다. 이때, 동 도금막(16a,16b)은 제 1 홀(H1)의 직경에 따라 다소 차이가 있기는 하지만, 대략 18㎛ 이상의 두께로 도금된다.Then, as shown in Fig. 1C, the copper plating film 16a is coated by the copper plating method using the sulfuric acid solution on the inner wall of the first hole H1. In this process, the copper plating film 16b is simultaneously coated on the first and second copper thin film surfaces. At this time, although the copper plating films 16a and 16b differ slightly depending on the diameter of the first hole H1, the copper plating films 16a and 16b are plated to a thickness of approximately 18 μm or more.
도 1d를 참조하여, 인쇄 회로 기판(20) 결과물 상면에 그 밖의 연결 홀을 한정하기 위한 마스크용 드라이 필름(dry film:18)을 공지의 방식으로 형성한다.Referring to FIG. 1D, a dry film 18 for a mask for defining other connection holes is formed on the upper surface of the printed circuit board 20 in a known manner.
도 1e에 도시된 바와 같이, 드라이 필름(18)의 형태로, 동 도금막(16b) 및 제 2 동 박막(14)을 식각하여, 제 2 홀(H2)을 형성한다.As illustrated in FIG. 1E, the copper plating film 16b and the second copper thin film 14 are etched in the form of a dry film 18 to form a second hole H2.
다음, 도 1f에 도시된 바와 같이, 드라이 필름(18)을 박리한다.Next, as shown in FIG. 1F, the dry film 18 is peeled off.
그러나, 종래의 인쇄 회로 기판상의 동 도금 방법은, 제 1 홀(H1) 내측벽에 동 도금막(16a) 피복시, 제 2 동 박막(14) 표면에도 동 도금막(16b)이 피복됨으로 인하여, 후속의 제 2 홀(H2) 형성시, 식각하여야 하는 동막(제 2 동 박막 및 동 도금막)의 두께가 증대된다. 즉, 합성 수지(10) 상에 약 18㎛ 이상의 두께를 갖는 제 2 동 박막(14)이 피복되어 있고, 그 상부에 약 18㎛ 이상의 두께를 갖는 동 도금막(16b)이 피복되어 있으므로, 합성 수지(10) 상에 총 동막의 두께는 36㎛ 이상이 된다. 이로 인하여, 제 2 홀(H2) 형성시, 동 도금막(16b) 및 제 2 동 박막(16b)이 완벽하게 식각되지 않아, 제 2 홀(H2)의 형상이 하부로 갈수록 점점 좁아지는 현상이 발생된다.However, in the conventional copper plating method on a printed circuit board, when the copper plating film 16a is coated on the inner wall of the first hole H1, the copper plating film 16b is also coated on the surface of the second copper thin film 14. In the subsequent formation of the second hole H2, the thickness of the copper film (second copper thin film and copper plating film) to be etched is increased. That is, since the second copper thin film 14 having a thickness of about 18 µm or more is coated on the synthetic resin 10, and the copper plating film 16b having a thickness of about 18 µm or more is coated on the synthetic resin 10, The thickness of the total copper film on the resin 10 is 36 µm or more. Therefore, when the second hole H2 is formed, the copper plating film 16b and the second copper thin film 16b are not completely etched, so that the shape of the second hole H2 becomes narrower toward the bottom. Is generated.
더욱이, 도금시 패널 사이즈가 예를 들어 510mm×610mm나 되기 때문에, 표면 도금 편차가 발생된다. 이와같이, 도금 편차가 발생되면, 제 2 홀(H2)을 형성하는 식각시, 도금 두께 차이에 의해 식각률이 빠른 부분과 그렇지 않은 부분이 발생될 수 있어, 쇼트나 오픈등이 불량이 발생될 수 있다.Moreover, since the panel size at the time of plating becomes 510 mm x 610 mm, for example, surface plating deviation arises. As such, when plating deviation occurs, when etching the second hole H2, a portion having a high etching rate and a portion thereof not being formed may be generated due to a difference in plating thickness, such that a short or an open may be defective. .
따라서, 본 발명이 이루고자 하는 기술적 과제는, 인쇄 회로 기판의 제 2 홀 형성시 식각되는 동막의 두께를 감소시킬 수 있는 인쇄 회로 기판의 동 도금 방법을 제공하는 것이다.Accordingly, a technical object of the present invention is to provide a copper plating method of a printed circuit board capable of reducing the thickness of the copper film etched when forming the second hole of the printed circuit board.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 인쇄 회로 기판 상에 증착되는 동 박막의 두께를 균일화하여, 쇼트 또는 오픈 현상을 방지할 수 있는 인쇄 회로 기판의 동 도금 방법을 제공하는 것이다.In addition, another technical problem to be achieved by the present invention is to provide a copper plating method of a printed circuit board which can prevent a short or open phenomenon by making the thickness of the copper thin film deposited on the printed circuit board uniform.
도 1a 내지 도 1f는 종래의 인쇄 회로 기판의 홀 내벽에 동막을 도금하는 방법을 설명하기 위한 각 공정별 단면도이다.1A to 1F are cross-sectional views of respective processes for explaining a method of plating a copper film on an inner wall of a hole of a conventional printed circuit board.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 인쇄 회로 기판의 동 도금 방법을 설명하기 위한 각 공정별 단면도이다.2A to 2G are cross-sectional views of respective processes for describing a copper plating method of a printed circuit board according to an exemplary embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
100 : 인쇄 회로 기판 110 : 합성 수지100: printed circuit board 110: synthetic resin
120 : 제 1 동 박막 130 : 제 2 동 박막120: first copper thin film 130: second copper thin film
140 : 동 도금 방지용 막 150 : 동 도금막140: copper plating prevention film 150: copper plating film
160 : 드라이 필름 h1,h2 : 홀160: dry film h1, h2: hole
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 제 1 동 박막, 합성 수지, 및 제 2 동 박막이 순차적으로 적층된 인쇄 회로 기판을 제공한다. 다음, 상기 인쇄 회로 기판을 관통하도록 제 1 홀을 형성하고, 상기 인쇄 회로 기판 상부에 상기 제 1 홀이 노출되도록 도금 방지막을 형성한다. 그리고 나서, 상기 제 1 홀의 내측벽에 동 도금막을 형성하고, 상기 도금 방지막을 제거한다음, 상기 인쇄 회로 기판의 제 2 동 박막을 소정 부분 식각하여, 제 2 홀을 형성한다.In order to achieve the above object of the present invention, the present invention provides a printed circuit board in which the first copper thin film, the synthetic resin, and the second copper thin film are sequentially laminated. Next, a first hole is formed to penetrate the printed circuit board, and a plating prevention film is formed to expose the first hole on the printed circuit board. Then, a copper plating film is formed on the inner wall of the first hole, the plating prevention film is removed, and the second copper thin film of the printed circuit board is partially etched to form a second hole.
또한, 상기 도금 방지막을 형성하는 단계는, 상기 도금 방지막은 상기 제 1 홀의 가장자리로부터 내측 방향으로 소정 길이만큼 연장되도록 형성한다.In the forming of the anti-plating layer, the anti-plating layer may be formed to extend by a predetermined length inward from the edge of the first hole.
상기 동 도금막은 상기 도금 방지막이 제 1 홀의 가장자리로부터 내측 방향으로 연장된 길이만큼의 두께로 도금하는 것이 바람직하다.It is preferable that the copper plating film is plated to a thickness equal to the length of the anti-plating film extending inward from the edge of the first hole.
상기 제 2 홀을 형성하는 단계는, 상기 인쇄 회로 기판 상에 소정 부분이 노출되도록 드라이 필름을 형성하는 단계와, 상기 드라이 필름을 마스크로 하여 상기 인쇄 회로 기판의 제 2 동 박막을 식각하는 단계와, 상기 드라이 필름을 제거하는 단계를 포함한다.The forming of the second hole may include forming a dry film to expose a predetermined portion on the printed circuit board, etching the second copper thin film of the printed circuit board using the dry film as a mask; And removing the dry film.
본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질 것이다.Other objects and novel features as well as the objects of the present invention will become apparent from the description of the specification and the accompanying drawings.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements. In addition, where a layer is described as being "on" another layer or semiconductor substrate, a layer may exist in direct contact with the other layer or semiconductor substrate, or a third layer therebetween. Can be done.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 인쇄 회로 기판의 동 도금 방법을 설명하기 위한 각 공정별 단면도이다.2A to 2G are cross-sectional views of respective processes for describing a copper plating method of a printed circuit board according to an exemplary embodiment of the present invention.
도 2a를 참조하여, 합성 수지(110)의 상하면에 공지의 방식으로 제 1 및 제 2 동 박막(120,130)이 피복되어, 인쇄 회로 기판(100)이 준비된다. 이때, 제 1 또는 제 2 동 박막(120,130) 예를 들어, 12㎛, 18㎛ 또는 36㎛의 두께를 가질 수 있다. 다음, 제 2 동 박막(130), 합성 수지(110) 및 제 1 동 박막(120)을 드릴링하여, 부품 삽입 및 회로가 연결될 제 1 홀(h1)을 형성한다.Referring to FIG. 2A, first and second copper thin films 120 and 130 are coated on the upper and lower surfaces of the synthetic resin 110 in a known manner to prepare a printed circuit board 100. In this case, the first or second copper thin films 120 and 130 may have a thickness of, for example, 12 μm, 18 μm, or 36 μm. Next, the second copper thin film 130, the synthetic resin 110, and the first copper thin film 120 are drilled to form a first hole h1 to which a component insertion and a circuit are connected.
도 2b에서와 같이, 제 2 동 박막(130) 상부에 도금 방지용 막(140) 예를 들어, 드라이 필름을 형성한다. 이때, 도금 방지용 막(140) 역시 제 1 홀(h1)을 오픈시키는 개구(op)를 포함하고 있다. 이때, 개구(op)의 직경은 제 1 홀(h1)을 의 직경보다 작을 수 있으며, 도금 방지용 막(140)은 인쇄 회로 기판(100)의 홀(h1) 가장자리로부터 제 1 홀(h1) 내측을 향하여 소정 길이(x1)만큼 연장될 수 있다.As shown in FIG. 2B, a plating prevention film 140, for example, a dry film is formed on the second copper thin film 130. In this case, the plating preventing layer 140 also includes an opening op to open the first hole h1. In this case, the diameter of the opening op may be smaller than the diameter of the first hole h1, and the anti-plating film 140 may be formed inside the first hole h1 from the edge of the hole h1 of the printed circuit board 100. It may extend by a predetermined length (x1) toward.
그 다음, 도 2c에 도시된 바와 같이, 결과물 표면에 동(동)막을 도금하여, 동 도금막(150)을 형성한다. 제 2 동 박막(130) 상부면에는 도금 방지용 막(140)이 형성되어 있으므로, 동 도금막(150)은 제 1 홀(h1)의 내측벽에만 형성된다. 아울러, 동 도금막(150)은, 도금 방지용 막(140)이 제 1 홀(h1)의 내측을 향하여 연장된 길이(x1)를 두께로 하여 도금함이 바람직하다.Next, as shown in FIG. 2C, a copper (copper) film is plated on the resultant surface to form a copper plated film 150. Since the plating preventing film 140 is formed on the upper surface of the second copper thin film 130, the copper plating film 150 is formed only on the inner side wall of the first hole h1. In addition, the copper plating film 150 is preferably plated with a thickness of the length (x1) of the anti-plating film 140 extending toward the inside of the first hole h1.
도 2d를 참조하여, 도금 방지용 막(140)을 공지의 방식으로 박리해낸다. 이에따라, 제 2 동 박막(130) 상부에는 동 도금시 추가의 동막이 도금되지 않는다.2D, the anti-plating film 140 is peeled off in a known manner. Accordingly, the additional copper film is not plated at the time of copper plating on the second copper thin film 130.
그리고 나서, 도 2e에 도시된 바와 같이, 제 2 동 박막(130) 상부에 부품 삽입 및 회로 연결을 위한 제 2 홀 한정용 드라이 필름(160)을 형성한다.Then, as shown in FIG. 2E, a second hole defining dry film 160 for inserting a part and connecting a circuit is formed on the second copper thin film 130.
도 2f에 도시된 바와 같이, 제 2 홀 한정용 드라이 필름(160)을 마스크로 하여 제 2 동 박막(130)을 식각하여, 제 2 홀(h2)을 형성한다. 이때, 제 2 홀(h2)의 식각시, 제 2 동 박막(130)만이 식각되므로, 식각이 용이하다.As illustrated in FIG. 2F, the second copper thin film 130 is etched using the second hole-limited dry film 160 as a mask to form a second hole h2. At this time, since only the second copper thin film 130 is etched when the second hole h2 is etched, the etching is easy.
다음, 도 2g에 도시된 바와 같이, 드라이 필름(160)을 공지의 방식으로 제거한다.Next, as shown in FIG. 2G, the dry film 160 is removed in a known manner.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 인쇄 회로 기판의 부품 삽입 또는 회로 연결용 홀의 내측벽에 동 도금시, 인쇄 회로 기판상부에 도금 방지막을 형성한다. 이에따라, 동 도금막이 인쇄 회로 기판상에 부수적으로 도금되는 것이 방지되어, 후속의 동 도금막의 식각으로 형성되는 홀 형성시, 식각되는 동 도금막의 두께가 감소된다. 그러므로, 홀 형성이 용이하다.As described in detail above, according to the present invention, a plating prevention film is formed on the printed circuit board at the time of copper plating on the inner wall of the component insertion or circuit connection hole of the printed circuit board. As a result, the copper plating film is prevented from being incidentally plated on the printed circuit board, so that at the time of forming a hole formed by etching of the copper plating film, the thickness of the copper plating film to be etched is reduced. Therefore, hole formation is easy.
아울러, 인쇄 회로 기판상에 추가의 동 도금막이 형성되지 않으므로, 도금 편차가 발생되지 않아, 쇼트 또는 오픈의 문제없이 홀을 제작할 수 있다.In addition, since an additional copper plating film is not formed on the printed circuit board, plating variation does not occur, so that holes can be produced without a problem of short or open.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. .
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020084240A KR20040058416A (en) | 2002-12-26 | 2002-12-26 | Method for plating copper in pcb |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020084240A KR20040058416A (en) | 2002-12-26 | 2002-12-26 | Method for plating copper in pcb |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040058416A true KR20040058416A (en) | 2004-07-05 |
Family
ID=37350521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020084240A KR20040058416A (en) | 2002-12-26 | 2002-12-26 | Method for plating copper in pcb |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20040058416A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100813441B1 (en) | 2007-01-16 | 2008-03-13 | 대덕전자 주식회사 | Method of fabricating a printed circuit board having a fine line spacing pitch |
KR101005501B1 (en) * | 2008-06-16 | 2011-01-04 | (주)국민전자 | Method of making High Confidential PCB |
CN113891568A (en) * | 2021-10-27 | 2022-01-04 | 高德(江苏)电子科技有限公司 | Processing technology for improving hole breakage of printed circuit board reverse etching dry film |
CN114365587A (en) * | 2020-01-10 | 2022-04-15 | 住友电气工业株式会社 | Flexible printed wiring board and method for manufacturing the same |
-
2002
- 2002-12-26 KR KR1020020084240A patent/KR20040058416A/en not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100813441B1 (en) | 2007-01-16 | 2008-03-13 | 대덕전자 주식회사 | Method of fabricating a printed circuit board having a fine line spacing pitch |
KR101005501B1 (en) * | 2008-06-16 | 2011-01-04 | (주)국민전자 | Method of making High Confidential PCB |
CN114365587A (en) * | 2020-01-10 | 2022-04-15 | 住友电气工业株式会社 | Flexible printed wiring board and method for manufacturing the same |
CN113891568A (en) * | 2021-10-27 | 2022-01-04 | 高德(江苏)电子科技有限公司 | Processing technology for improving hole breakage of printed circuit board reverse etching dry film |
CN113891568B (en) * | 2021-10-27 | 2024-05-17 | 高德(江苏)电子科技股份有限公司 | Processing technology for improving hole breaking of printed circuit board etching-back dry film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7404251B2 (en) | Manufacture of printed circuit boards with stubless plated through-holes | |
US20060180346A1 (en) | High aspect ratio plated through holes in a printed circuit board | |
JP5379281B2 (en) | Method for manufacturing printed circuit board | |
JP2008131037A (en) | Method of manufacturing printed circuit board | |
KR20010007271A (en) | Method for production of interposer for mounting semiconductor element | |
US6467160B1 (en) | Fine pitch circuitization with unfilled plated through holes | |
US7185428B2 (en) | Method of making a circuitized substrate | |
KR20010051541A (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
KR20100061021A (en) | A printed circuit board comprising double seed layers and a method of manufacturing the same | |
JPH1051137A (en) | Method for manufacturing printed wiring board | |
KR20040058416A (en) | Method for plating copper in pcb | |
KR100313611B1 (en) | Method of fablicating PCB | |
US8074352B2 (en) | Method of manufacturing printed circuit board | |
JPH05327211A (en) | Multilayer flexible printed board and manufacture thereof | |
KR100300624B1 (en) | Substrate for mounting electronic part and process for manufacturing the same | |
US20050103524A1 (en) | Double sided wired circuit board | |
KR100787385B1 (en) | Method of electrolytic gold plating for printed circuit board without lead | |
JP2005108941A (en) | Multilayer wiring board and its manufacturing method | |
KR100313612B1 (en) | Method of making blind-via hole in PCB | |
JPH04286389A (en) | Manufacture of circuit board | |
KR100332516B1 (en) | Method of making blind-via hole in PCB | |
JPH11145607A (en) | Method of forming soldered resist film on printed circuit board and printed circuit board manufactured there by | |
KR101055505B1 (en) | Printed circuit board and manufacturing method thereof | |
JPH118465A (en) | Manufacture of printed wiring board through additive method | |
JPH02185094A (en) | Manufacture of wiring board for pin grid array package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |