KR19990062847A - 전자회로를 패키징하는 방법 및 그 조립체 - Google Patents

전자회로를 패키징하는 방법 및 그 조립체 Download PDF

Info

Publication number
KR19990062847A
KR19990062847A KR1019980053370A KR19980053370A KR19990062847A KR 19990062847 A KR19990062847 A KR 19990062847A KR 1019980053370 A KR1019980053370 A KR 1019980053370A KR 19980053370 A KR19980053370 A KR 19980053370A KR 19990062847 A KR19990062847 A KR 19990062847A
Authority
KR
South Korea
Prior art keywords
overmold
package assembly
substrate
heat dissipation
electronics package
Prior art date
Application number
KR1019980053370A
Other languages
English (en)
Other versions
KR100312236B1 (ko
Inventor
에릭 아서 존슨
스테판 존 코스테바
스테판 웨슬리 맥콰리
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19990062847A publication Critical patent/KR19990062847A/ko
Application granted granted Critical
Publication of KR100312236B1 publication Critical patent/KR100312236B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 전자회로 패키지의 표면에 히트싱크를 부착하기 위한 장치 및 방법에 관한 것으로, 기판과, 상기 기판의 표면에 부착된 집적회로 칩과, 상기 집적회로 칩을 캡슐화하고 상기 기판의 표면의 적어도 일부와 접촉하고 있는 캡슐화재와, 히트싱크를 전자회로 패키지의 표면에 부착하기 위하여 상기 캡슐화재의 상부에 형성된 오리피스를 포함한다. 히트싱크는 필요에 따라 부착되거나 제거될 수 있어서 패키지 확인 또는 재작업을 가능하게 한다.

Description

전자회로를 패키징하는 방법 및 그 조립체
본 발명은 전자회로 패키지에 관한 것으로, 특히 전자회로 패키지의 표면에 히트싱크를 부착한 장치 및 부착하는 방법에 관한 것이다.
마이크로 전자공학 기술은 더많은 기능을 수행하면서도 더적은 물리적 공간을 차지하는 칩을 개발하는 방향으로 발전하여왔다. 종래에, 칩은 하우징 내에 패키지되어 사용되었는데, 하우징은 칩을 환경으로부터 보호하고, 소켓 또는 회로 기판으로의 솔더 접속 등을 통하여 칩과 외부 회로 사이의 입출력 통신을 제공하는 역할을 하였다. 소형화는 패키지로부터의 열 전달을 위한 더 적은 구조를 가지고 더적은 물리적 공간 내에서 더많은 열을 발생하는 결과를 초래한다.
최소 공간에 최대수의 패키지를 제공하기 위하여 전자회로 어셈블리를 최적화하는 것이 일반적으로 필요하다. 유사하게, 화합물 반도체를 사용하는 전자회로의 개발은 더 높은 온도에서 동작하는 장치를 위해 열 발산에 의해 장치의 열을 제어해야 할 패키징 요건을 증가시킨다.
반도체 칩 패키지의 일 유형은 세라믹 기판 또는 플라스틱 기판과 같은 기판의 회로화된 표면상에 장착되는 하나 또는 그 이상의 반도체 칩을 포함한다. 이러한 반도체 칩 패키지는 칩 캐리어라고 불리어 왔으며, 일반적으로 인쇄회로카드(printed circuit card) 또는 인쇄회로기판(printed circuit board) 상에 장착할 목적으로 사용된다. 볼 그리드 어레이(Ball Grid Array : BGA) 패키지의 경우, 칩 캐리어는 칩이 장착되는 표면의 반대편에 제2의 회로화된 표면을 포함하는데, 이는 인쇄회로카드 또는 인쇄회로기판에 접속된다.
상대적으로 높은 밀도의 칩 접속을 얻는 하나의 방법은 소위 플립 칩 구성(flip chip configuration)으로 칩 캐리어 기판의 회로화된 표면상에 하나 또는 그 이상의 반도체 칩을 장착하는 것이다. 이러한 구성에서, 칩 또는 칩들은 솔더 볼(solder balls), 붕괴 제어 칩 접속(controlled collapse chip connection : C4), 골드 범프(gold bump) 또는 도전성 에폭시(conductive epoxy)를 이용하여 기판 상의 솔더링 가능한 금속 패드 상에 액티브면이 아래로 향하도록 장착된다. 불행하게도, 예를 들어 실리콘 칩의 열 팽창 계수(coefficient of thermal expansion : CTE)는 플라스틱 기판의 CTE와 매우 다르다. 그 결과, 칩 캐리어가 받는 열이 오르내리면, 솔더 볼 접속은 심한 스트레스를 받아서 약해지고 수명(fatigue life)이 감소되는 경향이 있다.
칩을 기판에 장착하는 다른 방법은 와이어본드(wirebond)를 사용하여 부착하는 것이다. 와이어본드 칩 캐리어 패키지를 선택할 때 가격이 주요한 고려사항중의 하나이다. 플라스틱 플랫팩(plastic flatpacks)과 플라스틱 볼 그리드 어레이 칩 오버몰드형 패키지(plastic ball grid array chip overmolded packages)는 그들의 낮은 가격 때문에 종종 가능한 칩 캐리어 솔루션으로서 선택된다. 그러나 이러한 칩 캐리어들에 있어서의 주요한 문제점은 그들이 플라스틱이므로 열 특성이 나쁘다는 것이다. 가격 경쟁과 함께 전자회로 패키징에 있어서 칩 성능 향상이라는 일반적 경향으로, 패키징 공학자들은 이러한 패키지들의 열 임계값을 끌어올리고 있다. 이러한 높은 성능의 칩들은 향상된 열 해결책을 필요로 하나, 이러한 해결책은 많은 개발 및 제조 비용을 더하여 전체적인 제품 가격을 향상시킨다.
칩으로부터 패키지 외부로 열을 전달하기 위하여, 많은 장치 패키지는 칩과 열교환을 하고 패키지의 표면에 인접한 발산면(dissipation surface)을 가지는 높은 열전도성의 전달 매체를 포함하고 있다. 다른 패키지들은 단지 패키지 자체의 재료를 통해 열을 전도한다. 패키지로부터의 열을 더 잘 발산하기 위하여 외부의 히트싱크(heatsink)가 장치 패키지에 부착될 수 있다. 일반적으로, 히트싱크는 상대적으로 높은 열전도성을 갖는 금속과 같은 재료로 되어 있다. 히트싱크는 보통 장치 패키지의 표면(face)에 인접시키기 위한 적어도 하나의 편평한 표면과, 주위 대기로 열 에너지를 발산하기 위한 돌출부(fins), 핀(pins) 또는 다른 구조를 포함할 수 있다.
도 1a와 1b는 플라스틱 패키지(102)－여기서, 패키지는 래미네이트(laminate) (106)와 오버몰드(overmold)(108)를 포함함 －에 히트싱크(100)를 부착하는 종래의 방법을 도시하고 있다. 종래 기술은 도 1a에 도시된 바와 같은 에폭시 부착물(epoxy attach)(104) 또는 도 1b에 도시된 바와 같은 래미네이트(106) 모서리를 두르고 있는 클립(110)으로 구성된다. 그런데 에폭시 부착물(104)은 가격이 비싸고 별도의 공정을 필요로 하는 경향이 있고, 클립(110)은 플라스틱 패키지(102)에 가해지는 힘의 결과로 래미네이트(106)가 분리되거나 휘어지도록 하여 회로기판과 간헐적 접촉(intermittent contact)을 하게 한다.
수주끼(Suzuki)에게 허여된 미국특허 제5,510,956호는 집적회로 칩에 히트싱크를 부착하는 장치를 개시하고 있다. 도 1c에 도시된 바와 같이, 회로 칩(120)은 기판(122)에 부착된다. 수지(resin)(124)는 회로 칩(120)을 금속 캡슐화재(metal encapsulant)(126)에 대해 절연시킨다. 그후 히트싱크(128)는 금속 캡슐화재(126)에 솔더링에 의해 부착된다. 이것은 노동 집약적인 공정이며 히트싱크(128)를 쉽게 떼어낼 수 없게 한다.
따라서, 본 발명은 전자회로 패키지의 상부 표면에 부착되는 클립(clip)을 이용하여 전자회로 패키지에 히트싱크를 장착할 수 있는 전자회로 패키지 어셈블리를 제공하는 것을 목적으로 한다.
전자회로 칩 캐리어에 저가의 히트싱크 부착을 위한 결합부(integral features)를 갖는 전자회로 패키지가 제공된다. 결합부는 칩 캐리어 제조 중에 새로운 공정 단계를 필요로 하지 않으며 완제품의 가격을 최소한으로 증가시킨다. 이러한 결합부는 히트싱크와 비히트싱크(non-heatsink) 부분 둘 다를 제조하는 통상적인 공정 흐름에 구현될 수 있다. 그러므로 고객이 나중에 열분산을 강화하고자 결정한 경우에도 그 대응책이 기존의 결합부를 이용하여 더해질 수 있다. 이러한 결합부는 고객으로 하여금 가격 면에서 유리하고 (다양한 히트싱크 판매자로부터) 쉽게 얻을 수 있는 히트싱크를 이용할 수 있도록 한다.
전술한 바와 같은 종래 히트싱크의 부착물과 방법에서의 문제점을 해결하기 위하여, 본 발명은 전자회로 패키지의 표면에 히트싱크를 부착한 장치 및 부착하는 방법을 제공한다. 본 발명에 따른 장치는 기판, 기판에 부착된 집적회로 칩, 집적회로 칩을 캡슐화하고 기판에 접촉하고 있는 부재, 및 캡슐화 부재의 상부에 형성된 부착부를 포함한다.
또한, 본 발명은 부착부가 기판의 상부에 캡슐화 부재의 모서리를 따라서, 또는 기판을 관통하여 형성된 전자회로 패키지에 히트싱크를 부착하는 장치에 관한 것이다. 또한 본 발명은 기판에 집적회로 칩을 부착하고, 캡슐화재로 집적회로 칩을 캡슐화하며, 캡슐화재 상부에 부착부를 형성하므로써 집적회로 패키지의 표면에 히트싱크를 부착하는 방법에 관한 것이다. 이러한 특징은 저가이며, 모듈의 초기 설계 단계에서 구현될 수 있고, 고객에 대해 히트싱크 옵션을 제공하며, 모듈 확인과 재작업을 위해 제거될 수 있다.
도1a는 접착제(adhesive)를 이용하는 종래의 열분산 장치 부착의 확대도.
도1b는 스프링 클립(spring clip)을 이용하여 조립된 종래의 열분산 장치 부착의 측면도.
도1c는 종래의 다른 열분산 장치 부착의 측면도.
도2a는 본 발명의 제1 실시예의 사시도.
도2b-2e는 도2a에 도시된 실시예의 측면도.
도3a는 본 발명의 제2 실시예의 사시도.
도3b-3e는 도3a에 도시된 실시예의 측면도.
도4a-4c는 본 발명의 제3 실시예의 측면도.
도5a와 5b는 본 발명의 제4 실시예의 측면도.
도6a와 6b는 본 발명의 제5 실시예의 측면도.
* 도면의 주요부분에 대한 부호의 설명
200 : 전자회로 패키지 202 : 기판
204 : 집적회로 칩 206 : 캡슐화재
208 : 애퍼츄어 210 : 핀
212 : 홀더 214 : 히트싱크
216 : 부착재 218 : 열전달 매체
도2a에는 본 발명의 일 실시예의 사시도가 도시되어 있다. 도2a에서, 전자회로 패키지(200)는 기판(202), 집적회로 칩(204)(도2b 참조), 및 캡슐화재(206)로 구성된다. 캡슐화재(206) 내에 애퍼츄어(apertures)(208)가 형성된다. 애퍼츄어(208)는 핀(210)과 홀더(212)를 이용하여 캡슐화재(206)의 상부 표면에 히트싱크(214)를 부착시킬 수 있도록 한다.
도2b에는 제1 실시예의 측면도가 도시되어 있다. 도2b에서, 집적회로 칩(204)은 에폭시와 같은 접착제에 의해 기판(202)의 상부에 부착된 것으로 도시되어 있다. 기판(202)은 다층이 적층된 기판(a multilayer laminated substrate), 예를 들어, 폴리머 또는 세라믹 그린쉬트(ceramic greensheet)와 같은 다른 적절한 재료들로부터 만들어 질 수 있다. 집적회로 칩(204)이 에폭시와 같은 접착제(216)를 이용하여 기판(202)에 부착된 후에, 캡슐화재(206)가 인가된다. 캡슐화재(206)는 폴리머 또는 다른 적절한 재료로부터 형성된 오버몰드일 수 있다. 애퍼츄어(208)는 캡슐화재(206)의 표면에 형성되고, 도 2c에 도시된 바와 같이, 히트싱크(214)와 같은 열 대책이 필요한 경우 핀(210)이 삽입되도록 한다. 히트싱크가 필요한 경우, 핀(210)은 애퍼츄어(208)에 삽입되어지고, 히트싱크(214)는 캡슐화재(206) 상에 배치되며, 홀더(212)가 히트싱크(214)를 가로질러 배치되며 히트싱크(214)가 제자리에 유지되도록 핀(210)의 상부에 결합된다. 핀(210)은 푸쉬 핀(a push pin), 나사형 포스트(a threaded post), 솔더 핀(solder pin) 또는 기타 다른 적절한 장치일 수 있다. 핀(210)은 홀더(212)를 제자리에 유지하기 위하여 필요한 경우 리테이너(retainers)(222)를 가질 수 있다. 그러나 전자회로 패키지(200)로부터 히트싱크(214)를 제거할 필요가 있는 경우, 홀더(212)는 핀(210)으로부터 풀어질 수 있다.
선택적으로, 열 그리스(thermal grease)와 같은 열전달 매체(218)가 히트싱크(214)와 캡슐화재(206) 사이에 사용될 수 있다. 다른 선택으로 열전달 매체(218)는 에폭시(epoxies), 아크릴(acrylics), 도전성 패드(conductive pads), 및 열 테이프(thermal tapes)와 같은 열전달 특성을 제공하는 접착 재료(an adhesive compound)일 수 있다.
전자회로 패키지(200)는 볼 그리드 어레이(ball grid array : BGA)(220) 등을 이용하여 회로기판에 부착될 수 있다. 회로기판에의 부착은 히트싱크(214)를 전자회로 패키지(200)에 부착하는 것에 영향을 받지 않는다. 히트싱크(214)는 전자회로 패키지(200)가 회로기판에 부착되기 전 또는 부착된 후에 부착될 수 있다.
도2c는 본 발명의 제1 실시예에 따른 완성된 어셈블리를 도시하고 있다. 핀(210)은 캡슐화재(206) 또는 전자회로 패키지(200)에 손상을 입히지 않고 애퍼츄어(208)로부터 제거될 수 있으므로, 재작업 또는 모듈 확인이 가능하도록 한다. 다른 방법으로 히트싱크(214)를 전자회로 패키지(200)로부터 제거하기 위하여 홀더(212)가 핀(210)으로부터 분리될 수 있다.
도2b와 2c의 실시예에 도시된 바와 같이, 집적회로 칩(204)은 와이어본드 칩(wirebond chip)이다. 본 발명은 이러한 실시예에 제한되지 않으며, 도2c에 도시된 바와 같이, 집적회로 칩(204)은 플립 칩(flip chip)일 수 있다. 그러나 이 경우 캡슐화재(206)가 집적회로 칩(204)의 상부 표면을 덮을 필요는 없다. 이는 도2e에 도시되어 있는데, 여기에서 캡슐화재(226)는 기판(202) 상에 배치되나 집적회로(204)의 상부 표면(224) 위로는 잠식하고 있지 않다. 이 실시예에서, 캡슐화재(226)는 상부 표면(224)과 같은 높이이거나, 더 낮거나 또는 더 높을 수 있다.
도3a 내지 3e에는 본 발명의 제2 실시예가 도시되어 있다. 도3a는 전자회로 패키지(300)가 기판(202), 집적회로 칩(204)(도 3b 참조), 캡슐화재(306), 오리피스(orifice)(308)로 구성되어 있는 것을 도시하고 있다. 이 실시예에서, 오리피스(308)는 캡슐화재(306)의 표면이 아닌 기판(202)의 표면을 관통하여 형성된다.
도3b 및 3c에는 도3a에 도시된 제2 실시예의 측면도가 도시되어 있다. 도3b는 조립중의 구성요소간의 상호작용을 도시하고 있으며, 도3c는 이 실시예에 따른 완성된 조립체를 도시하고 있다.
도3b에 도시된 바와 같이, 제1 실시예와 유사한 구성요소들은 동일한 참조번호에 의해 표시된다. 집적회로 칩(204)이 기판(202)에 장착된 후에, 집적회로 칩(204)과 기판(202)에 캡슐화재(306)를 바른다. 그러나 이 경우 오리피스(308)를 형성하기 위한 차단되지 않은 표면을 제공하기 위하여 제1 실시예에서보다 더 적은 기판(202)의 표면에 캡슐화재(306)를 바른다. 즉, 기판(202)의 일부 부분(314)에는 캡슐화재(306)를 바르지 않는다. 제1 실시예에서와 같이, 캡슐화재(306)는 폴리머 또는 다른 적합한 재료로부터 형성된 오버몰드일 수 있다. 오리피스(308)는 열 대책이 필요한 경우 핀(210)을 끼우기 위하여 기판(202)을 관통하여 형성된다. 오리피스(308)는 단순한 관통 구멍이거나 적절한 재료로 도금된 관통 구멍일 수 있다.
도3c에 도시된 바와 같이, 핀(210)은 리테이너 링(retainer ring)(310)과 클립 부(clip portion)(312) 사이의 제자리에 위치하기 위하여 오리피스(308)와 결합한다. 이것은 필요한 경우 클립 부(312)를 압축하여 오리피스(308)로부터 핀(210)을 뽑으므로써 핀(210)이 쉽게 제거될 수 있도록 한다. 도 3c에 도시된 바와 같이, 집적회로 칩(204)은 와이어본드 칩이다. 본 발명은 이 실시예에 제한되지 않으며, 도 3d에 도시된 바와 같이 집적회로 칩(204)이 플립 칩이거나 또는 다른 적절한 장치일 수 있다. 그러나 이 경우 캡슐화재(306)가 집적회로 칩(204)의 상부 표면을 덮어야 할 필요는 없다. 이것은 도 3e에 도시되어 있는데, 여기에서 캡슐화재(326)는 기판(202) 상에 배치되나 집적회로 칩(204)의 상부 표면(324) 위로는 잠식하지 않는다. 이 실시예에서, 캡슐화재(326)는 상부 표면(324)과 같은 높이이거나 더 낮거나 더 높을 수 있다.
또한, 상기 실시예에서 히트싱크(214)를 캡슐화재(206, 306)에 결합시키기 위하여 하나 이상의 홀더(212)를 사용하는 것을 생각할 수 있다. 그러나, 하나 이상의 홀더(212)가 사용되는 경우 이에 따른 추가적인 핀(210)과 애퍼츄어(208, 308)가 필요하다.
도4a 내지 4c에는 제3 실시예가 도시되어 있다. 도4a는 전자회로 패키지(400)가 기판(202), 집적회로 칩(204), 캡슐화재(406), 및 그루브(groove)(408)로 구성되는 것을 도시하고 있다. 이 실시예에서 그루브(408)는 도2b에서와 같이 캡슐화재(206)의 표면에 형성되는 것이 아니라, 캡슐화재(406)의 모서리를 따라 형성된다. 도4a에 도시된 바와 같이, 제1 실시예에서와 유사한 구성요소는 동일한 참조번호에 의하여 표시된다.
집적회로 칩(204)이 기판(202)에 장착된 후에, 제1 실시예에서와 같이 집적회로 칩(204)과 기판(202)에 캡슐화재(406)를 바른다. 제1 실시예에서와 같이 캡슐화재(406)는 폴리머 또는 다른 적절한 재료로 형성된 오버몰드일 수 있다. 이 경우 그루브(408)는 열 대책이 필요한 경우 홀더(412)를 수용하기 위하여 캡슐화재(406)의 모서리를 따라 형성된다. 그루브(408)는 V자형 그루브이거나 홀더(412)를 결합시키는데 적절한 다른 모양일 수 있다. 그루브(408)는 캡슐화재(406)의 대향면(opposite sides) 상에 형성되므로, 홀더(412)가 제자리에 물려서 히트싱크(214)가 도4b에 도시된 바와 같이 전자회로 패키지(400)의 표면에 접촉한 상태로 있게 한다. 선택적으로, 열전달 매체(218)가 제1 실시예에서와 같이 캡슐화재(406)와 히트싱크(214) 사이에 사용될 수 있다. 홀더(412)는 금속, 폴리머 도는 다른 적절한 재료로 형성된 단일의 탄성 부재일 수 있다. 또한 홀더(412)는 하나의 홀더이거나 필요에 따른 하나 이상의 홀더일 수 있다. 도4c는 홀더(412)와 결합하기 위하여 그루브(408) 대신에 돌출부(414)가 캡슐화재(406)에 형성되는 것을 제외하고는 도4a와 유사하다.
도5a 및 5b에는 제4 실시예가 도시되어 있다. 도5a는 전자회로 패키지(500)가 기판(202), 집적회로 칩(204), 캡슐화재(506), 및 슬롯(slot)(508)으로 구성되는 것을 도시하고 있다. 이 실시예에서, 슬롯(508)은 도4a에 도시된 바와 같이 캡슐화재(406)의 모서리를 따라 형성되는 것이 아니라, 캡슐화재(506)의 표면에 형성된다. 제1 실시예에서와 유사한 구성요소는 동일한 참조번호로 표시된다.
도5a에서, 슬롯(508)은 열 대책이 필요한 경우 홀더(512)를 수용하기 위하여 캡슐화재(506)의 표면에 형성된다. 슬롯(508)은 U형 슬롯이거나 홀더(512)와 맞물려 결합하는데 적절한 다른 모양일 수 있다. 홀더(512)는 금속, 폴리머 또는 다른 적절한 재료로 형성된 단일의 탄성 부재일 수 있다.
슬롯(508)은 캡슐화재(506)의 대향면에 형성되므로, 홀더(512)가 제자리에 물려서 히트싱크(214)가 도5b에 도시된 바와 같이 전자회로 패키지(500)의 상부 표면에 접촉한 상태로 있게 한다. 히트싱크(214)를 전자회로 패키지(500)의 표면상에 두고, 히트싱크(214) 위에 홀더(512)를 둔 후에, 홀더(512)를 압축하여 슬롯(508)에 삽입하므로써 히트싱크(214)가 전자회로 패키지(500)에 제공될 수 있다. 선택적으로, 열전달 매체(218)는 제1 실시예에서와 같이 캡슐화재(506)와 히트싱크(214) 사이에 사용될 수 있다. 히트싱크(214)는 홀더(512)를 압축하여 슬롯(508)으로부터 풀어서 제거될 수 있다.
도6a 및 6b에는 제5 실시예가 도시되어 있다. 도6a는 전자회로 패키지(600)가 기판(202), 집적회로 칩(204), 캡슐화재(606), 및 리브(rib)(608)로 구성되는 것을 도시하고 있다. 이 실시예에서 리브(608)는 캡슐화재(606)의 표면을 따라 형성된다. 제1 실시예에서와 유사한 구성요소는 동일한 참조번호로 표시된다.
도6a에 도시된 바와 같이, 리브(608)는 열 대책이 필요한 경우 홀더(612)를 수용하기 위하여 캡슐화재(606)의 표면상에 형성된다. 리브(608)는 반전된 U자형 리브이거나 홀더(612)와 맞물려 결합되기에 적절한 다른 모양일 수 있다. 홀더(612)는 금속, 폴리머 또는 다른 적절한 재료로 형성된 단일의 탄성 부재일 수 있다. 리브(608)는 캡슐화재(606)의 대향면상에 형성되므로 홀더(612)가 제자리에 물리므로 히트싱크(214)가 도 6b에 도시된 바와 같이 전자회로 패키지(600)의 표면과 접촉한 상태로 있게 한다. 히트싱크(214)를 전자회로 패키지(600)의 표면상에 두고, 홀더(612)를 히트싱크(214) 위에 두며, 홀더(612)를 압축하여 리브(608)와 맞물리도록 하므로써 히트싱크(214)는 전자회로 패키지(600)에 제공될 수 있다. 선택적으로, 열전달 매체(218)는 제1 실시예에서와 같이 캡슐화재(606)와 히트싱크(214) 사이에 사용될 수 있다. 히트싱크(214)는 홀더(612)를 압축하여 리브(608)로부터 풀어서 제거될 수 있다.
비록 본 발명은 특정 실시예와 관련하여 도시되고 설명되었으나 본 발명을 이에 제한하기 위한 것은 아니며, 본 발명으로부터의 이탈함이 없이 청구항의 균등 범위 내에서 다양한 변경이 가능하다.
본 발명에 따른 전자회로 패키지는 저가이며, 초기 설계 단계에서 구현될 수 있고, 그 히크싱크가 패키지로부터 필요에 따라 패키지 확인과 재작업을 위해 제거될 수 있게 한다.

Claims (27)

  1. 전자회로 패키지 조립체에 있어서,
    ① 제1 표면과 제2 표면을 갖는 기판과,
    ② 상부 표면을 갖는 집적회로 칩과,
    ③ 상기 집적회로 칩을 상기 기판의 상기 제 1 표면에 부착하기 위한 제 1 부착수단과,
    ④ 상기 집적회로 칩을 캡슐화하기 위한 캡슐화 수단－여기서, 상기 캡슐화 수단은 상기 기판의 상기 제 1 표면의 적어도 일부와 접촉하고, 상부를 가짐－과,
    ⑤ 상기 캡슐화 수단의 상부에 형성되는 제 2 부착수단
    을 포함하는 전자회로 패키지 조립체.
  2. 제 1 항에 있어서,
    상기 캡슐화 수단은 상기 집적회로 칩의 상부 표면과 상기 기판의 제 1 표면 위에 형성된 오버몰드인
    전자회로 패키지 조립체.
  3. 제 2 항에 있어서,
    상기 제 2 부착수단은 상기 오버몰드의 상부에 형성된 오리피스(orifice)인
    전자회로 패키지 조립체.
  4. 제 3 항에 있어서,
    상부와 바닥부를 가지며, 상기 바닥부에서 상기 오리피스에 분리가능하게 결합된 부착 부재를 더 포함하는
    전자회로 패키지 조립체.
  5. 제 4 항에 있어서,
    상기 오버몰드의 상부 위에 배치된 열분산 수단과,
    상기 부착 부재의 상부에서 상기 부착 부재에 분리가능하게 결합되며, 상기 열분산 수단과 정렬되어 있고, 상기 열분산 수단이 상기 오버몰드의 상부와 접촉한 상태로 있게 하는 제 3 부착수단
    을 더 포함하는 전자회로 패키지 조립체.
  6. 제 5 항에 있어서,
    상기 열분산 수단과 상기 오버몰드 사이에 배치된 열전달 수단을 더 포함하는
    전자회로 패키지 조립체.
  7. 제 5 항에 있어서,
    상기 기판의 제 2 표면을 회로 기판에 부착하기 위한 제 4 부착수단을 더 포함하는
    전자회로 패키지 조립체.
  8. 제 1 항에 있어서,
    상기 캡슐화 수단의 상부는 모서리 부를 가지며, 상기 제 2 부착수단은 상기 캡슐화 수단의 모서리 부를 따라 형성된
    전자회로 패키지 조립체.
  9. 제 8 항에 있어서,
    상기 캡슐화 수단은 상기 집적회로 칩의 상부 표면과 상기 기판의 상기 제 1 표면 위에 형성된 오버몰드이고, 상기 제 2 부착수단은 상기 오버몰드의 모서리 부를 따라 형성된 그루브(groove)인
    전자회로 패키지 조립체.
  10. 제 9 항에 있어서,
    상기 오버몰드의 상부는 대향 모서리 부를 가지며, 상기 그루브는 상기 오버몰드의 상기 대향 모서리 부와 상기 모서리 부의 둘 다를 따라 형성된
    전자회로 패키지 조립체.
  11. 제 10 항에 있어서,
    상기 그루브는 V자형인
    전자회로 패키지 조립체.
  12. 제 11 항에 있어서,
    상기 오버몰드의 상기 상부 위에 배치된 열분산 수단과,
    상기 오버몰드에 분리가능하게 부착되며, 상기 열분산 수단에 정렬되어 있고, 상기 열분산 수단이 상기 오버몰드의 상부와 접촉한 상태로 있게 하는 제 3 부착수단
    을 더 포함하는 전자회로 패키지 조립체.
  13. 제 12 항에 있어서,
    상기 열분산 수단과 상기 오버몰드 사이에 배치된 열전달 수단을 더 포함하는
    전자회로 패키지 조립체.
  14. 제 12 항에 있어서,
    상기 제 3 부착수단은 상기 오버몰드에 형성된 상기 그루브와 맞물리는
    전자회로 패키지 조립체.
  15. 제 14 항에 있어서,
    상기 기판의 제 2 표면을 회로 기판에 부착하기 위한 제 4 부착수단을 더 포함하는
    전자회로 패키지 조립체.
  16. 제 8 항에 있어서,
    상기 캡슐화 수단은 상기 집적회로 칩의 상부 표면과 상기 기판의 제 1 표면 위에 형성된 오버몰드이고, 상기 제 2 부착수단은 상기 오버몰드의 모서리 부를 따라 형성된 슬롯인
    전자회로 패키지 조립체.
  17. 제 16 항에 있어서,
    상기 오버몰드의 상부에 배치된 열분산 수단과,
    상기 오버몰드에 분리가능하게 결합되고, 상기 열분산 수단에 정렬되어 있으며, 상기 열분산 수단이 상기 오버몰드의 상부와 접촉한 상태로 있게 하는 제 3 부착수단
    을 더 포함하는 전자회로 패키지 조립체.
  18. 제 17 항에 있어서,
    상기 열분산 수단과 상기 오버몰드 사이에 배치된 열전달 수단을 더 포함하는
    전자회로 패키지 조립체.
  19. 제 8 항에 있어서,
    상기 캡슐화 수단은 상기 집적회로 칩의 상부 표면과 상기 기판의 제 1 표면 위에 형성된 오버몰드이고, 상기 제 2 부착수단은 상기 오버몰드의 상부를 따라 형성된 리브인
    전자회로 패키지 조립체.
  20. 제 19 항에 있어서,
    상기 오버몰드의 상부에 배치된 열분산 수단과,
    상기 오버몰드에 분리가능하게 결합되고, 상기 열분산 수단에 정렬되어 있으며, 상기 열분산 수단이 상기 오버몰드의 상부와 접촉한 상태로 있게 하는 제 3 부착수단
    을 더 포함하는 전자회로 패키지 조립체.
  21. 제 20 항에 있어서,
    상기 열분산 수단과 상기 오버몰드 사이에 배치된 열전달 수단을 더 포함하는
    전자회로 패키지 조립체.
  22. 전자회로 패키지 조립체에 있어서,
    ① 제 1 표면과 제 2 표면, 및 상부를 가지는 기판과,
    ② 상부 표면과 바닥부 표면을 가지는 플립칩과,
    ③ 상기 플립칩을 상기 기판의 제 1 표면에 부착하기 위한 제 1 부착수단과,
    ④ 상기 기판의 상부를 따라 형성된 제 2 부착수단
    을 포함하는 전자회로 패키지 조립체.
  23. 제 22 항에 있어서,
    상기 제 2 부착수단은 상기 기판의 상부를 따라 형성된 리브인
    전자회로 패키지 조립체.
  24. 제 23 항에 있어서,
    상기 플립칩의 상부 표면 위에 배치된 열분산 수단과,
    상기 기판에 분리가능하게 결합되고, 상기 열분산 수단에 정렬되어 있으며, 상기 열분산 수단이 상기 플립칩의 상부 표면에 부착된 상태로 있게 하는 제 3 부착수단
    을 더 포함하는 전자회로 패키지 조립체.
  25. 제 24 항에 있어서,
    상기 열분산 수단과 상기 오버몰드 사이에 배치된 열전달 수단을 더 포함하는
    전자회로 패키지 조립체.
  26. 전자회로 조립체를 패키징하는 방법에 있어서,
    ① 제 1 부착수단을 이용하여 기판의 제 1 표면에 집적회로 칩을 부착하는 단계와,
    ② 상기 집적회로 칩 및 상기 기판의 제 1 표면의 적어도 일부와 접촉하고 있는 캡슐화재를 이용하여 상기 집적회로 칩을 캡슐화하는 단계와,
    ③ 상기 캡슐화재의 상부에 제 2 부착수단을 형성하는 단계
    를 포함하는 전자회로 조립체의 패키징 방법.
  27. 제 26 항에 있어서,
    ④ 제 3 부착수단을 이용하여 상기 캡슐화재에 열 분산기를 부착하는 단계
    를 더 포함하는 전자회로 조립체의 패키징 방법.
KR1019980053370A 1997-12-17 1998-12-07 전자회로를패키징하는방법및그조립체 KR100312236B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/991,903 1997-12-17
US08/991,903 US5969947A (en) 1997-12-17 1997-12-17 Integral design features for heatsink attach for electronic packages
US8/991,903 1997-12-17

Publications (2)

Publication Number Publication Date
KR19990062847A true KR19990062847A (ko) 1999-07-26
KR100312236B1 KR100312236B1 (ko) 2002-01-15

Family

ID=25537704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053370A KR100312236B1 (ko) 1997-12-17 1998-12-07 전자회로를패키징하는방법및그조립체

Country Status (3)

Country Link
US (2) US5969947A (ko)
KR (1) KR100312236B1 (ko)
MY (1) MY117421A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370652B1 (ko) * 2000-07-13 2003-02-05 삼성전기주식회사 히트싱크 체결장치

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070579B2 (ja) * 1998-06-10 2000-07-31 日本電気株式会社 半導体装置の実装構造および実装方法
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
KR100302594B1 (ko) * 1998-10-14 2001-09-22 김영환 반도체패키지용부재,반도체패키지및그제조방법
US6075699A (en) * 1999-01-29 2000-06-13 Chip Coolers, Inc. Heat sink assembly with snap-in legs
US6101096A (en) * 1999-06-10 2000-08-08 Intel Corporation Heat sink clip for an electronic assembly
TW500244U (en) * 1999-06-11 2002-08-21 Foxconn Prec Components Co Ltd Buckle device for heat dissipater
US6312972B1 (en) * 1999-08-09 2001-11-06 International Business Machines Corporation Pre-bond encapsulation of area array terminated chip and wafer scale packages
US6472742B1 (en) * 1999-09-30 2002-10-29 Intel Corporation Thermal gap control
US6492202B1 (en) * 1999-12-28 2002-12-10 Motorola, Inc. Method of assembling components onto a circuit board
WO2002043143A2 (de) * 2000-11-23 2002-05-30 OCé PRINTING SYSTEMS GMBH Verfahren und vorrichtung zur kühlung von elektronischen bauelementen, beispielsweise von integrierten schaltkreisen
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package
US6580167B1 (en) * 2001-04-20 2003-06-17 Amkor Technology, Inc. Heat spreader with spring IC package
US6562655B1 (en) 2001-04-20 2003-05-13 Amkor Technology, Inc. Heat spreader with spring IC package fabrication method
US6765806B1 (en) * 2001-06-12 2004-07-20 Lsi Logic Corporation Composition with EMC shielding characteristics
US6563198B1 (en) 2001-08-01 2003-05-13 Lsi Logic Corporation Adhesive pad having EMC shielding characteristics
DE10137666A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
US6884101B2 (en) * 2001-10-17 2005-04-26 Hewlett-Packard Development Company, L.P. Interposer one-step load and self-lock socket
TW527068U (en) * 2002-03-20 2003-04-01 Hon Hai Prec Ind Co Ltd Clip for heat dissipation device
DE10225993A1 (de) * 2002-06-12 2003-12-24 Bosch Gmbh Robert Kühlkörper
TW590243U (en) * 2002-06-28 2004-06-01 Hon Hai Prec Components Co Ltd Lateral slide resisting structure for heat sink
US6785137B2 (en) * 2002-07-26 2004-08-31 Stmicroelectronics, Inc. Method and system for removing heat from an active area of an integrated circuit device
US20070114658A1 (en) * 2004-08-24 2007-05-24 Carlos Dangelo Integrated Circuit Micro-Cooler with Double-Sided Tubes of a CNT Array
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
US7732918B2 (en) * 2003-08-25 2010-06-08 Nanoconduction, Inc. Vapor chamber heat sink having a carbon nanotube fluid interface
US7477527B2 (en) * 2005-03-21 2009-01-13 Nanoconduction, Inc. Apparatus for attaching a cooling structure to an integrated circuit
US8048688B2 (en) * 2006-10-24 2011-11-01 Samsung Electronics Co., Ltd. Method and apparatus for evaluation and improvement of mechanical and thermal properties of CNT/CNF arrays
US7538422B2 (en) * 2003-08-25 2009-05-26 Nanoconduction Inc. Integrated circuit micro-cooler having multi-layers of tubes of a CNT array
TWM246964U (en) * 2003-09-30 2004-10-11 Hon Hai Prec Ind Co Ltd Clip for heat sink
US20050105278A1 (en) * 2003-11-17 2005-05-19 Shintani Peter R. Apparatus and method for dissipating thermal energy generated by a peripheral card
US7180173B2 (en) * 2003-11-20 2007-02-20 Taiwan Semiconductor Manufacturing Co. Ltd. Heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC)
US20050264998A1 (en) * 2004-05-25 2005-12-01 3M Innovative Properties Company Heat sink assembly
US7457922B2 (en) * 2004-11-20 2008-11-25 International Business Machines Corporation Cache line placement prediction for multiprocessor non-uniform cache architecture systems
KR100731482B1 (ko) * 2005-05-31 2007-06-21 삼성에스디아이 주식회사 구동회로기판 및 이를 구비한 평판형 디스플레이 장치
TWM291600U (en) * 2005-12-09 2006-06-01 Niko Semiconductor Co Ltd Improved structure of chip package
TWM296401U (en) * 2006-03-07 2006-08-21 Cooler Master Co Ltd Fixed structure of heat sink
US7898093B1 (en) 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
US7498673B2 (en) * 2006-11-21 2009-03-03 International Business Machines Corporation Heatplates for heatsink attachment for semiconductor chips
US20090021915A1 (en) * 2007-07-17 2009-01-22 Inventec Multimedia & Telecom (Tianjin) Co., Ltd. Multi-layer heat-dissipating device
KR20120000282A (ko) * 2010-06-25 2012-01-02 삼성전자주식회사 히트 스프레더 및 그를 포함하는 반도체 패키지
US20120098117A1 (en) * 2010-10-22 2012-04-26 Renesas Technology America, Inc. Power and thermal design using a common heat sink on top of high thermal conductive resin package
US8940587B1 (en) 2012-07-11 2015-01-27 Amkor Technology, Inc. Die seal design and method and apparatus for integrated circuit production
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
JP6459418B2 (ja) * 2014-11-13 2019-01-30 富士電機株式会社 半導体装置およびその製造方法
US10109547B2 (en) 2016-01-29 2018-10-23 Taiwan Semiconductor Manufacturing Company, Llc Semiconductor device and method of manufacture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5022462A (en) 1986-04-30 1991-06-11 International Business Machines Corp. Flexible finned heat exchanger
KR0168841B1 (ko) * 1990-01-29 1999-01-15 폴 와인스타인 금속전자 패키지 및 그 제조공정
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
US5249101A (en) 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5386144A (en) * 1993-06-18 1995-01-31 Lsi Logic Corporation Snap on heat sink attachment
US5371652A (en) 1993-11-15 1994-12-06 Thermalloy, Inc. Spring clamp assembly with electrically insulating shoe
JP3454888B2 (ja) 1993-11-24 2003-10-06 富士通株式会社 電子部品ユニット及びその製造方法
US5602719A (en) 1995-11-13 1997-02-11 Intel Corporation No handle zip socket
JP3432982B2 (ja) 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
US5789813A (en) 1996-09-30 1998-08-04 Lsi Logic Corporation Ball grid array package with inexpensive threaded secure locking mechanism to allow removal of a threaded heat sink therefrom
US6008536A (en) 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
US5901041A (en) 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370652B1 (ko) * 2000-07-13 2003-02-05 삼성전기주식회사 히트싱크 체결장치

Also Published As

Publication number Publication date
US6373703B2 (en) 2002-04-16
US20010005312A1 (en) 2001-06-28
MY117421A (en) 2004-06-30
KR100312236B1 (ko) 2002-01-15
US5969947A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
KR100312236B1 (ko) 전자회로를패키징하는방법및그조립체
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
US6011304A (en) Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US5990552A (en) Apparatus for attaching a heat sink to the back side of a flip chip package
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US5940271A (en) Stiffener with integrated heat sink attachment
US5157480A (en) Semiconductor device having dual electrical contact sites
US6570259B2 (en) Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6563712B2 (en) Heak sink chip package
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
KR100662218B1 (ko) 방열기 연결방법
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US7006353B2 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
US6111313A (en) Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
KR19980063404A (ko) 전자 패키지 조립체, 전자 패키지 조립체의 제조 방법 및 열전도성 구조체의 제조 방법
US20060274512A1 (en) Circuit assembly with surface-mount ic package and heat sink
KR20070120917A (ko) 집적회로 패키지에서 다이들 상의 과열점들에 대한 열적향상
US6069027A (en) Fixture for lid-attachment for encapsulated packages
KR20040069962A (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US6888238B1 (en) Low warpage flip chip package solution-channel heat spreader
US5586010A (en) Low stress ball grid array package
US7554194B2 (en) Thermally enhanced semiconductor package
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee