KR19990062798A - 액정 표시 장치용 박막 트랜지스터 기판 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR19990062798A
KR19990062798A KR1019980053039A KR19980053039A KR19990062798A KR 19990062798 A KR19990062798 A KR 19990062798A KR 1019980053039 A KR1019980053039 A KR 1019980053039A KR 19980053039 A KR19980053039 A KR 19980053039A KR 19990062798 A KR19990062798 A KR 19990062798A
Authority
KR
South Korea
Prior art keywords
pixel electrode
line
wiring
thin film
film transistor
Prior art date
Application number
KR1019980053039A
Other languages
English (en)
Other versions
KR100315924B1 (ko
Inventor
정병후
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990062798A publication Critical patent/KR19990062798A/ko
Application granted granted Critical
Publication of KR100315924B1 publication Critical patent/KR100315924B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

외부로부터 주사 신호를 전달하는 다수의 게이트선 및 게이트선과 평행한 다수의 유지 전극선이 기판 위에 서로 교대로 형성되어 있으며, 외부로부터 화상 신호를 전달하는 다수의 데이터선이 게이트선 및 유지 전극선과 절연되어 교차하고 있다. 게이트선과 데이터선이 교차하여 정의되는 다수의 화소 내에는 화소 전극이 형성되어 있는데, n번째의 게이트선에 의해 온/오프되는 박막 트랜지스터와 연결된 화소 전극은 n번째와 (n-1)번째 게이트선 사이에 있는 n번째 유지 전극선, (n-1)번째와 (n-2)번째 게이트선 사이에 있는 (n-1) 번째 유지 전극선 및 n-1번째 게이트선과 중첩되어 있다. 따라서, 화소 전극 가장자리에서의 이상 전계가 유지 전극선 및 전단 유지 전극선에 의해 가려질 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 기판
이 발명은 액정 표시 장치의 박막 트랜지스터 기판에 관한 것이다.
평판 표시 장치의 멀티미디어 응용 필요성이 증가하면서, 고화질 고선명의 평판 표시 장치의 필요성이 점차 증가하고 있다. 각광받는 후보 중의 하나로 박막 트랜지스터 액정 표시 장치(TFT-LCD ; thin film transistor liquid crystal display)가 있다. 박막 트랜지스터 액정 표시 장치에서 중요한 것은 제조 단가를 낮추고 화질을 향상시키는 것이다.
가격을 낮추기 위해서는 제조 공정이 단순해져야 하는데, 제조 공정에서 쓰이는 마스크(mask)의 수를 줄이는 것이 한 방법이다.
한편, 박막 트랜지스터 액정 표시 장치의 화질을 결정하는 중요한 요소 중의 하나는 개구율(aperture ratio)이다. 즉, 한 화소에서 실제로 빛을 투과시키는 면적의 비율을 나타내는 개구율이 클수록 밝고 선명한 화질을 구현할 수 있다. 고정세(high resolution) 화면을 구현하기 위하여 화소 수는 점차 증가해야 하는데, 이 때 전체 표시 면적이 일정하다면, 금속 배선폭, 게이트 배선폭, 박막 트랜지스터 크기 등은 큰 변화가 없으므로 개구율은 감소하게 된다.
일반적으로 종래의 기술에 따른 액정 표시 장치에서는 화소 전극 바깥의 전기장이 인가되지 않아 액정의 이상 배열이 나타나는 부분에는 액정 표시 장치의 두 기판 중 하나에 블랙 매트릭스를 형성하여 가려 주는 방법을 사용하였다.
도 1에는 일반적인 독립 배선 방식의 유지 용량 전극이 형성되어 있는 화소 구조를 갖는 박막 트랜지스터 기판의 배치도가 개략적으로 나타나 있다.
가로 방향으로 외부로부터 주사 신호를 전달하는 게이트선(11, 12)이 형성되어 있고, 게이트선(11, 12)과 평행하게 유지 전극선(21, 22)이 형성되어 있다. 그리고 세로 방향으로는 외부로부터 화상 신호를 전달하는 데이터선(31, 32)이 게이트선(11, 12) 및 유지 전극선(21, 22)과 절연되어 교차하도록 형성되어 있다. 게이트선(12)과 유지 전극선(21) 및 데이터선(31, 32)의 교차로 정의되는 화소의 표시부 안쪽으로 화소 전극(5)이 형성되어 있다. 액정 표시 장치의 스위칭 소자인 박막 트랜지스터(4)는 게이트선(12)과 데이터선(31)의 교차 지점에 인접하여 형성되어 있으며, 박막 트랜지스터(4)의 세 전극, 즉 게이트 전극(41), 소스 전극(42), 드레인 전극(43)은 각각 게이트선(12), 데이터선(31), 화소 전극(5)과 연결되어 있다. 그리고, 박막 트랜지스터(4)의 드레인 전극(43)과 유지 전극선(22) 사이에서 유지 용량(7)이 형성된다.
도 1에 나타난 바와 같은 구조를 갖는 박막 트랜지스터 기판에서는 화소 전극(5)과 게이트선(12) 사이의 공간, 화소 전극(5)과 데이터선(31, 32) 사이의 공간, 화소 전극(5)과 유지 전극선(21) 사이의 공간, 게이트선(11, 12)과 유지 전극선(21, 22) 사이의 공간, 박막 트랜지스터(4)가 위치한 곳, 액정의 전경(disclination)에 의해 빛샘이 발생하는 곳에서 화소 전극에 의해 조절되는 전기장이 인가되는 영역이 아니면서 빛이 새는 영역이 생긴다. 따라서 이 부분을 블랙 매트릭스를 형성하여 가려 주어야만 한다.
도 2에는 일반적인 전단 게이트 방식의 유지 용량을 갖는 화소 구조의 박막 트랜지스터 기판의 배치도가 개략적으로 나타나 있다.
가로 방향으로 외부로부터 주사 신호를 전달하는 게이트선(11, 12)이 형성되어 있고, 세로 방향으로는 외부로부터 화상 신호를 전달하는 데이터선(31, 32)이 게이트선(11, 12)과 절연되어 교차하도록 형성되어 있다. 게이트선(11, 12)과 데이터선(31, 32)의 교차로 정의되는 화소의 표시부 안쪽으로 화소 전극(5)이 형성되어 있다. 액정 표시 장치의 스위칭 소자인 박막 트랜지스터(4)는 게이트선(11)과 데이터선(31)의 교차 지점에 인접하여 형성되어 있으며, 박막 트랜지스터(4)의 세 전극, 즉 게이트 전극(41), 소스 전극(42), 드레인 전극(43)은 각각 게이트선(11), 데이터선(31), 화소 전극(5)과 연결되어 있다. 이러한 구조를 갖는 박막 트랜지스터 기판에서 한 화소의 유지 용량(7)은 드레인 전극(43)과 전단의 게이트선(12) 사이에서 형성된다.
도 2에 나타난 바와 같은 구조를 갖는 박막 트랜지스터 기판에서도 도 1의 박막 트랜지스터 기판의 경우와 유사하게 화소 전극(5)과 게이트선(11, 12) 사이의 공간, 화소 전극(5)과 데이터선(31, 32) 사이의 공간, 박막 트랜지스터(4)가 위치한 곳, 액정의 전경(disclination)에 의해 빛샘이 발생하는 곳에서 화소 전극에 의해 조절되는 전기장이 인가되는 영역이 아니면서 빛이 새는 영역이 생긴다. 따라서 이 부분을 블랙 매트릭스를 형성하여 가려 주어야만 한다.
그러나, 블랙 매트릭스를 형성하기 위해서는 별도의 마스크를 이용하는 공정이 필요하고, 블랙 매트릭스의 오정렬에 의한 개구율의 감소를 가져온다는 문제점이 있다.
본 발명의 과제는 단순한 공정으로 제작이 가능하고, 개구율을 저하시키지 않으면서, 화소 가장자리에서의 빛샘 현상을 방지하는 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 것이다.
도 1 및 도 2는 각각 종래 기술에 따른 독립 배선 방식 및 전단 게이트 방식의 유지 용량을 갖는 화소 구조의 박막 트랜지스터 기판의 모식도이고,
도 3 및 도 4는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 모식도 및 실제 배치도이고,
도 5는 도 4의 V-V' 선을 따라 자른 단면도이고,
도 6 및 도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 모식도 및 실제 배치도이고,
도 8은 도 7의 VIII-VIII' 선을 따라 자른 단면도이고,
도 9는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 모식도이고,
도 10 및 도 11은 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 모식도 및 실제 배치도이고,
도 12는 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 실제 배치도이고,
도 13은 본 발명의 제6 실시예에 따른 박막 트랜지스터 기판의 실제 배치도이고,
도 14 및 도 15는 본 발명의 제7 실시예에 따른 박막 트랜지스터 기판의 모식도 및 실제 배치도이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 박막 트랜지스터 기판의 각 화소에서 화소 전극에 의해 조절된 전기장이 인가되는 영역이 아니면서 빛이 새는 영역을 데이터 배선을 형성할 때 사용되는 금속을 이용하여 가려 준다. 한편, 블랙 매트릭스를 형성하는 대신에 한 화소 전극을 유지 전극선, 전단 게이트선 및 전단 유지 전극선에 동시에 중첩되도록 형성함으로써, 화소 전극 가장자리 근처에서 나타나는 빛샘을 유지 전극선으로 가려 준다.
본 발명의 한 실시예에서는 화소 전극을 화소 전극과 게이트선 및 데이터선 사이의 공간, 게이트선과 유지 전극선 사이 또는 게이트선과 게이트선 사이의 공간, 박막 트랜지스터가 형성된 부분을 가릴 수 있도록 넓게 형성한다.
박막 트랜지스터가 형성된 부분은 화소 전극 대신 데이터선을 형성하는 과정에서 데이터선을 연장하여 가려 줄 수도 있다.
데이터선과 같은 방향으로 게이트선 또는 유지 전극선의 분지를 형성하여 화소 전극이 이 분지와 중첩되도록 하거나, 게이트선을 이중으로 형성하고 데이터선과 같은 방향으로 게이트선 연결부를 형성하여 화소 전극이 게이트선 연결부와 중첩되도록 하여 데이터선과 화소 전극의 중첩 부분을 줄일 수 있다.
본 발명의 다른 실시예에서는 절연 기판 위에 다수의 게이트선이 형성되어 있고, 게이트선과 교대로 유지 용량을 형성하기 위한 유지 전극선이 다수개 형성되어 있다. 데이터선이 게이트선 및 유지 전극선과 절연되어 교차하고 있으며, 게이트선 및 데이터선에 두 단자가 각각 연결되어 있는 삼단자 박막 트랜지스터가 형성되어 있다. 박막 트랜지스터의 나머지 한 단자는 화소 전극에 연결되어 있는데, 이 화소 전극은 다수의 유지 전극선 중 인접한 두 유지 전극선 및 두 유지 전극선 사이에 위치한 게이트선과 동시에 중첩한다.
화소 전극은 화소 양쪽에서 데이터선과 일부 중첩되어 있을 수 있으며, 이때 화소 전극과 데이터선 사이에 형성되어 있는 절연막은 유기막인 것이 바람직하다.
또한, 유지 전극선은 인접한 게이트선과 쌍으로 연결되어 있거나, 서로 연결되어 있지 않은 수 있다.
한편, 본 발명의 다른 실시예에서는 화소 전극이 다수의 유지 전극선 중 인접한 두 유지 전극선 및 두 유지 전극선 사이에 위치한 게이트선과 동시에 중첩하고, 화소 양쪽에서 데이터선과 일부 중첩되어 있는데, 화소의 러빙이 시작되는 쪽에서 화소 전극이 유지 전극선 및 데이선과 중첩되는 폭이 러빙이 끝나는 쪽에서 유지 전극선 및 데이터선과 중첩되는 폭보다 넓게 형성되어 있다.
이처럼, 화소 전극의 가장자리가 늘 유지 전극선 또는 데이터선 위에 놓이므로, 화소 전극 가장자리 근처에서의 빛샘이 별도의 블랙 매트릭스 없이도 유지 전극선 또는 데이터선 등의 배선에 의해 가려진다. 또한, 빛샘이 많이 발생하는 방향쪽에는 화소 전극이 유지 전극선 또는 데이터선과 중첩되는 폭을 반대편보다 넓게 형성함으로써, 빛샘 영역을 효과적으로 가려줄 수 있다.
이제 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세히 설명한다.
본 발명의 제1 실시예에서는 블랙 매트릭스를 따로 형성하지 않아도 되는 액정 표시 장치용 기판의 구조를 제시한다.
도 3은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 모식도로서, 배선과 화소 전극의 배치 상태를 개략적으로 보여준다.
도 3에 도시한 바와 같이, 외부로부터 주사 신호를 전달하는 다수의 게이트선(110, 120)이 서로 평행하게 형성되어 있고, 게이트선(110, 120)과 평행하게 다수의 유지 전극선(210, 220)이 형성되어 있으며, 각각의 유지 전극선(210, 220)은 두 게이트선(110, 120) 사이에 배치되어 있다. 외부로부터 화상 신호를 전달하는 다수의 데이터선(310, 320)이 게이트선(110, 120) 및 유지 전극선(210, 220)과 교차하고 있으며, 게이트선(110, 120)과 데이터선(310, 320)으로 둘러싸인 화소 내에는 화소 전극(510)이 형성되어 있다. 게이트선(110, 120), 데이터선(310) 및 전단 화소의 화소 전극(510)에 각각 게이트 단자(111), 소스 단자(311) 및 드레인 단자(312)가 연결된 삼단자 박막 트랜지스터가 형성되어 있다.
여기에서, n번째의 게이트선(110)을 통해 인가되는 신호에 의해 온/오프(on/off)되는 박막 트랜지스터(410)와 연결된 화소 전극(510)이 n번째 및 n-1 번째 유지 전극선(210, 220) 및 n-1번째 게이트선(120)과 중첩되어 있다. 즉, n-1 번째 유지 전극선(220)과 n-1번째 게이트선(120) 사이의 공간이 화소 전극(510)으로 덮여 있어서, 화소 전극 가장자리에서의 이상 전계가 유지 전극선(210, 220) 및 게이트선(110, 120)에 의해 가려진다.
이에 대하여 도 4 및 도 5를 참고로 하여 더 설명한다.
도 4는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 실제 배치도이고, 도 5는 도 4의 V-V' 선을 따라 자른 단면도이다.
도 4 및 도 5에 도시한 바와 같이, 절연 기판(100) 위에 다수의 게이트선(110, 120) 및 각 게이트선(110, 120)으로부터 연장된 게이트 전극(111, 121)이 형성되어 있고, 게이트선(110, 120)과 평행하게 다수의 유지 전극선(210, 220)이 형성되어 있다. 이때, 각 유지 전극선(210, 220)은 다수의 게이트선(110, 120) 중 임의의 연속적인 두 게이트선 사이에 형성되어 있다.
유지 전극선(210, 220)과 게이트선(110, 120)은 SiO2또는 SiNx막인 게이트 절연막(5)에 의해 덮여 있다.
게이트 절연막(5) 위에는, 비정질 규소로 반도체층(600)이 게이트 전극(111, 121) 상부에 각각 형성되어 있고, 다수의 데이터선(310, 320)이 게이트선(110, 120) 및 유지 전극선(210, 220)과 교차하도록 형성되어 있다. 소스 전극(311)이 데이터선(310)으로부터 연장되어 반도체층(600)과 중첩되어 있으며, 드레인 전극(312)이 소스 전극(311)의 반대쪽에서 반도체층(600)과 중첩되어 있다. 또한, 도 5에 나타난 바와 같이, 반도체층(600)과 소스 및 드레인 전극(311, 312)이 접촉하는 부분에는 이온이 엷게 도핑된 외인성 반도체층(601)이 형성되어 있어서, 반도체층(600)과 금속 배선 사이의 접촉 특성을 향상시킨다.
데이터선(310, 320), 소스 및 드레인 전극(311, 312) 및 반도체층(600)은 SiO2, SiNx또는 이들의 다층막으로 이루어진 층간 절연막(10)에 의해 덮여 있는데, 이 층간 절연막(10)에는 드레인 전극(312)을 드러내는 접촉구(C1)가 뚫려 있다. 여기에서, 층간 절연막(10)은 비교적 두꺼운 두께로 형성할 있는 유기 절연막으로도 형성할 수 있다.
층간 절연막(10) 위에는 접촉구(C1)를 통해 드레인 전극(312)과 연결된 화소 전극(510)이 투명한 도전 물질로 형성되어 있다. 이 화소 전극(510)의 한쪽 가로변은 유지 전극선(210)과 중첩되어 있고, 화소 전극(510)의 나머지 한쪽 가로변은 전단 게이트선(120) 및 전단 유지 전극선(220)과 동시에 중첩되어 있다.
이와 같이, 본 발명의 제1 실시예에 따른 구조의 경우, 화소 전극(510)이 유지 전극선(210) 뿐만 아니라, 전단 게이트선(120) 및 전단 유지 전극선(220)과도 중첩되어 있으므로, 유지 용량을 증가시키는 효과를 얻을 수 있다. 또한, 화소 전극(510)의 가장자리가 유지 전극선(210) 및 전단 유지 전극선(220) 위에 위치하므로, 화소 전극(510)의 가장자리 부근에서 발생하는 액정의 전경(disclination)에 의해 발생하는 빛샘 영역의 위치는 유지 전극선 및 전단 유지 전극선 위가 될 것이다. 결과적으로, 화소 전극(510)의 가로 변쪽 가장자리에서는, 별도의 블랙 매트릭스가 존재하지 않더라도 전경에 의한 빛샘 영역이 유지 전극선 및 전단 유지 전극선(510)에 의해 가려진다.
본 실시예에서는 유지 전극선(210, 220)에 게이트선(110, 120)과는 별개의 전압이 인가되도록 게이트선(110, 120)과는 분리되어 형성되어 있는 경우를 중심으로 설명하였으나, 유지 전극선 대신 이중 게이트선 중 한 게이트선이 유지 전극의 역할을 하는 경우에도 동일하게 적용될 수 있다.
다음, 본 발명의 제2 실시예에서는 블랙 매트릭스를 따로 형성하지 않아도 되는 액정 표시 장치용 기판의 다른 구조를 제시한다.
도 6 및 도 7은 각각 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 모식도 및 실제 배치도이고, 도 8은 도 7의 VIII - VIII'선을 따라 도시한 단면도로서, 다결정 규소 박막 트랜지스터 기판을 중심으로 나타낸 도면이다.
도 6 내지 도 8에 나타난 바와 같이, 기판(100) 위에 다결정 규소(polysilicon) 등으로 이루어진 박막 트랜지스터의 반도체층(410)이 형성되어 있고, 그 위를 SiO2, SiNx 또는 이들의 다층막 등으로 이루어진 게이트 절연막(150)이 전면적으로 덮고 있으며, 게이트 절연막(150) 위에는 가로 방향으로 외부로부터 주사 신호를 전달하는 게이트선(110, 120)이 형성되어 있다. 여기에서, 게이트선(110, 120)의 하부에 위치하는 박막 트랜지스터의 반도체층(410)은 도핑되지 않은 채널 영역(411)이 되며, 반도체층(410) 중 채널 영역(411) 바깥쪽에 도핑된 영역은 각각 소스 영역(412)과 드레인 영역(413)이 된다. 게이트 절연막(150) 위에는 게이트선(110, 120)과 평행하게 역시 유지 전극선(210, 220)이 게이트선(110, 120)과 교대로 형성되어 있다. 이때, 유지 전극선(210, 220)은 박막 트랜지스터의 드레인 영역(413)과 게이트 절연막(150)을 사이에 두고 서로 중첩되어 있어서, 유지 전극선(210, 220)과 드레인 영역(413) 사이에 유지 용량이 형성된다. 게이트선(110, 120)과 유지 전극선(210, 220) 위에 다시 SiO2, SiNx 또는 이들의 다층막 등으로 이루어진 층간 절연막(250)이 형성되어 있고, 이 층간 절연막(250)과 게이트 절연막(150)에는 박막 트랜지스터(410)의 소스 영역(412)과 드레인 영역(413)을 각각 노출시키는 접촉구(C2, C3)가 형성되어 있다. 제1 실시예서와 마찬가지로 층간 절연막(250)은 유기 절연막으로 형성하는 것도 가능하다.
층간 절연막(250) 위에는 세로 방향으로, 외부로부터 화상 신호를 전달하는 데이터선(310, 320)이 게이트선(110, 120) 및 유지 전극선(210, 220)과 교차하도록 형성되어 있다. 데이터선(310, 320)은 박막 트랜지스터(410)의 소스 영역(412)과 게이트 전극(411) 쪽으로 튀어나온 분지(311)를 갖고 있는데, 이 튀어나온 분지(311)가 박막 트랜지스터(410)의 소스 영역(412)과 접촉구(C2)를 통해 접촉되어 있어 소스 전극의 역할을 할뿐만 아니라, 박막 트랜지스터(410) 부근에서의 빛샘을 가려주는 역할도 한다. 박막 트랜지스터의 드레인 영역(413) 위에는 드레인 영역(413)과 접촉구(C3)를 통해 연결되는 드레인 전극(312)이 데이터선(310, 320)과 동일한 금속으로 형성되어 있다. 데이터선(310)과 드레인 전극(312)이 형성되어 있는 기판 위에는 보호막(350)이 산화 규소막, 질화 규소막 또는 유기막 등으로 형성되어 있고, 보호막(350)은 드레인 전극(312)을 노출시키는 경유구(via hole)(C4)를 가지고 있다.
보호막(350) 위에는 보호막(350)에 뚫려 있는 경유구(C4)를 통해서 드레인 전극(312)과 전기적으로 서로 연결되는 화소 전극(510)이 투명한 도전 물질로 형성되어 있다. 이 화소 전극(510)의 양쪽 세로 변은 데이터선(310, 320)과 중첩되어 있고, 화소 전극(510)의 한쪽 가로변은 유지 전극선(210)과 중첩되어 있으며, 화소 전극(510)의 나머지 한쪽 가로변은 전단 게이트선(120) 및 전단 유지 전극선(220)과 동시에 중첩되어 있다.
본 발명의 제2 실시예에 따른 구조의 경우, 제1 실시예에서와 마찬가지로 유지 용량이 증대되며, 화소 전극(510)의 가로 변쪽 가장자리에서의 빛샘 영역을 별도의 블랙 매트릭스 없이 유지 전극선 및 전단 유지 전극선(510)에 의해 가려줄 수 있다. 게다가, 본 발명의 제2 실시예에서는 화소 전극(510)이 데이터선(310, 320)까지 연장되어 중첩되어 있기 때문에, 데이터선(310, 320)과 화소 전극(510) 사이에서 발생하는 빛샘이 데이터선(310, 320)에 의해 가려진다. 또한, 박막 트랜지스터(410)도 블랙 매트릭스 대신 데이터선 분지(313)에 의해 가려진다.
본 제2 실시예에서는 유지 전극선(210, 220)에 게이트선(110, 120)과는 별개의 전압이 인가되도록 게이트선(110, 120)과는 분리되어 형성되어 있는 경우를 중심으로 설명하였으나, 유지 전극선 대신 이중 게이트선 중 한 게이트선이 유지 전극의 역할을 하는 경우에도 동일하게 적용될 수 있다.
또한, 제2 실시예에서와 같이 화소 전극(510)이 데이터선(310, 320)과 중첩되는 구조는 제1 실시예에도 적용될 수 있다.
도 9는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 개략적으로 도시한 모식도로서, 게이트선, 유지 전극선, 데이터선 및 화소 전극만을 도시하였다.
도 9에 도시한 바와 같이, 게이트선(110, 120)과 교대로 유지 전극선(210, 220)이 형성되어 있고, 게이트선(110, 120) 및 유지 전극선(210, 220)과 층간 절연막을 사이에 두고 데이터선(310, 320)이 교차하고 있다. 또한, 데이터선(310, 320)은 1.5μm 정도 두께의 아크릴계 막 또는 유기막 등의 보호막으로 덮여 있고, 그 위에는 게이트선(110, 120) 및 데이터선(310, 320)이 교차하여 이루는 각 화소에 투명한 도전 물질로 화소 전극(510)이 형성되어 있다. 제2 실시예에서와 마찬가지로, 이 화소 전극(510)의 양쪽 세로 변은 데이터선(310, 320)과 중첩되어 있고, 화소 전극(510)의 한쪽 가로변은 유지 전극선(210)과 중첩되어 있으며, 화소 전극(510)의 나머지 한쪽 가로변은 전단 게이트선(120) 및 전단 유지 전극선(220)과 동시에 중첩되어 있다. 단, 제3 실시예에서는 액정 분자의 배향을 형성하기 위한 러빙(rubbing)의 방향에 따라 화소 전극(510)의 네 변이 데이터선(310, 320) 및 게이트선(110, 120) 또는 유지 전극선(210, 220)과 다른 폭으로 중첩되도록 형성한다. 도 9에 도시한 바와 같이, 러빙의 방향(R)이 화소의 왼쪽 상부에서 오른쪽 하부 방향인 경우, 화소 전극(510)의 왼쪽 가장자리와 데이터선(310)이 중첩되는 폭(W1)이 화소 전극(510)의 오른쪽 가장자리와 데이터선(320)이 중첩되는 폭(W3)보다 넓고, 화소 전극(510)의 상측 가장자리와 전단 유지 전극선(220)이 중첩되는 폭(W2)이 화소 전극(510)의 하측 가장자리와 유지 전극선(210)이 중첩되는 폭(W4)보다 넓다. 화소 전극(510) 가장자리에서 주로 나타나는 액정의 이상 배열 영역은, 러빙이 시작되는 쪽이 러빙이 진행되는 쪽보다 더 넓게 나타난다. 따라서, 러빙이 시작되는 쪽에서 화소 전극(510)이 데이터선(310) 및 유지 전극선(220)과 각각 중첩하는 폭(W1, W2)이 러빙이 진행되는 쪽에서 화소 전극(510)이 데이터선(320) 및 유지 전극선(210)과 각각 중첩하는 폭(W3, W4)보다 넓게 형성되어 있는 제3 실시예에서는 액정의 이상 배열에 의한 빛샘이 효과적으로 가려진다.
도시하지는 않았으나, 화소 전극(510)의 양쪽 세로 변은 데이터선(310, 320)과 중첩되고, 화소 전극(510)의 한쪽 가로변은 전단 게이트선(120)과 중첩되며, 화소 전극(510)의 나머지 한쪽 가로변은 게이트선(110) 및 유지 전극선(210)과 동시에 중첩되는 것도 가능하다.
이상에서와 같이, 본 발명이 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서는 인접한 두 화소 전극의 가장자리가 유지 전극선 또는 데이터선과 같은 한 배선 위에서 동시에 중첩되도록 하여, 빛이 새는 영역을 유지 전극선 또는 데이터선으로 가려 줌으로써, 블랙 매트릭스가 필요하지 않게 된다. 따라서, 박막 트랜지스터 기판의 제조 공정이 단순해지고, 블랙 매트릭스의 오정렬에 의한 개구율의 감소를 막을 수 있으며, 빛샘 현상도 효과적으로 막을 수 있다.
도 10 및 도 11은 각각 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 모식도 및 실제 배치도이다.
도 10 및 도 11에 나타난 바와 같이, 본 발명의 제4 실시예에서는 게이트선(120)에 세로 방향으로 분지(121, 122)가 형성되어 게이트선이 ∏자 모양으로 형성되어 있으며, 화소 전극(510)은 화소의 왼쪽에서 데이터선(310)이 아닌 게이트선의 분지(122)와 겹치도록 형성되어 있다. 그 밖의 다른 구조는 본 발명의 제2 실시예의 경우와 유사하다.
본 발명의 제2 실시예와 같은 구조에서는 화소 전극과 데이터선 사이의 중첩 영역이 많이 발생하여 이 사이의 커플링(capacitive coupling) 때문에 데이터선 전압 변화에 의한 화소 전극 전압의 변동이 생길 수 있다. 이러한 문제점을 해결하기 위해서는 데이터선과 화소 전극 사이의 절연막의 두께를 크게 하거나, 유전율이 낮은 물질을 절연막으로 사용해야 한다. 그러나, 본 발명의 제4 실시예에서는 게이트선을 ∏자 모양으로 형성하여 화소 전극이 데이터선 대신 게이트선의 분지와 주로 중첩되도록 함으로써 화소 전극과 데이터선의 중첩 면적을 줄이고, 빛이 새는 영역을 차단해 준다.
게이트선의 분지를 형성하는 대신 유지 전극선을 다른 모양으로 형성하여 데이터선과 화소 전극의 중첩 면적을 줄일 수도 있다.
도 12에는 유지 전극선을 역∏자 모양으로 형성한 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 배치도가 나타나 있다.
도 12에 도시한 바와 같이, 본 발명의 제5 실시예에서는 게이트선을 ∏자 모양으로 형성하는 대신, 유지 전극선(210)의 분지(211, 212)를 형성하여 유지 전극선이 역∏자 모양을 이루도록 형성한다. 여기에서는 화소 전극(510)이 화소의 왼쪽에서 데이터선(310)이 아닌 유지 전극선의 분지(212)와 겹치도록 형성되어 있다. 그 밖의 다른 구조는 본 발명의 제4 실시예의 경우와 유사하다.
도13은 본 발명의 제6 실시예에 따른 박막 트랜지스터 기판의 모식도로서, 전단 게이트 방식의 유지 용량을 가지는 화소 구조가 나타나 있다.
도 13에 나타난 바와 같이, 가로 방향으로 외부로부터 주사 신호를 전달하는 게이트선(110, 120)이 형성되어 있고, 세로 방향으로는 외부로부터 화상 신호를 전달하는 데이터선(310, 320)이 게이트선(110, 120)과 교차하도록 형성되어 있다. 화소 전극(50)은 화소 양쪽의 데이터선(310, 320)과 겹치고, 화소 아래 위의 게이트선(110, 120)과도 겹치도록 형성되어 있다. 액정 표시 장치의 스위칭 소자인 박막 트랜지스터(40)는 게이트선(110)과 데이터선(310)의 교차 지점에 인접하여 형성되어 있으며, 박막 트랜지스터(40)의 세 전극, 즉 게이트 전극(410), 소스 전극(420), 드레인 전극(430)은 각각 게이트선(110), 데이터선(310), 화소 전극(50)과 연결되어 있다. 박막 트랜지스터가 형성되어 있는 부분은 화소 전극으로 덮거나 데이터선을 연장하여 가려 주게 된다.
그러나, 본 발명의 제6 실시예에 따른 박막 트랜지스터 기판에서는 n번째 화소 전극(50)이 n번째 게이트선(110)과 중첩되어 게이트 전압이 오프(off)되는 순간 화소 전극 전압에 피드스루(feedthrough)가 발생하게 된다. 이러한 단점을 보완해 주는 구조가 본 발명의 제7 실시예이다.
본 발명의 제7 실시예에 따른 박막 트랜지스터 기판의 모식도와 실제 배치도가 각각 도 14와 도 15에 나타나 있다. 본 발명의 제7 실시예에서는 게이트선을 사다리 모양으로 형성한다.
도 14 및 도 15에 나타난 바와 같이, 기판 위에 박막 트랜지스터의 활성층(610)이 형성되어 있고, 그 위를 게이트 절연막(도시하지 않음)이 전면적으로 덮고 있다. 게이트 절연막 위에 가로 방향으로 외부로부터 주사 신호를 전달하는 게이트선(121, 122)이 이중으로 형성되어 있고, 이중으로 형성된 게이트선(121, 122)을 연결하는 게이트선 연결부(123, 124)가 형성되어 있어, 게이트선은 사다리 모양을 이루고 있다. 게이트선(122)과 게이트선 연결부(124)는 박막 트랜지스터의 드레인 전극(413)과 게이트선 연결부(124) 쪽으로 연장되어 있는 활성층(610)과 중첩되어 ㄴ자 모양의 유지 용량을 형성한다. 게이트선(121, 122, 123, 124) 위에 다시 절연막(도시하지 않음)이 형성되어 있고, 이 절연막은 박막 트랜지스터(410)의 소스 전극(412)과 드레인 전극(413)을 각각 노출시키는 접촉구(611, 612)를 가지고 있다.
그리고 세로 방향으로는 외부로부터 화상 신호를 전달하는 데이터선(310, 320)이 게이트선(121, 122)과 교차하도록 형성되어 있다. 나머지 구조는 본 발명의 다른 실시예의 경우와 유사하다.
본 발명의 제7 실시예에서도 화소 전극을 넓게 형성하여 빛이 새는 영역을 가려 준다. n번째의 게이트선(111)에 의해 온/오프(on/off)되는 박막 트랜지스터(410)와 연결된 n번째 화소 전극(510)이 n-1번째의 아래쪽 게이트선(122)과 일부 중첩되고, n-1번째의 위쪽 게이트선(121)을 완전히 덮고, n-2번째의 아래쪽 게이트선(132)과 일부 중첩되도록 형성되어 있다. 화소 전극(510)은 데이터선(310, 320)과는 거의 겹치지 않으며, 대신 화소 전극(510) 양쪽의 게이트선 연결부(123, 124)와 겹쳐진다. 본 발명의 제7 실시예에서는 액정의 전경(disclination)에 의한 빛샘 영역이 데이터선의 오른쪽에 생기는 경우를 고려하여 게이트선 연결부(123, 124)가 데이터선의 오른쪽에 치우치도록 설계하였다.
한편, 본 발명의 제7 실시예에서와 같이 게이트선을 사다리 모양으로 형성하게 되면 게이트선의 단선에 대한 구제 효과도 가져다준다.
이와 같이, 화소 전극에 의해 조절되는 전기장이 인가되는 영역이 아니면서 빛이 새는 영역을 화소 전극이나 데이터 배선을 형성할 때 사용하는 금속을 이용하여 가려줌으로써 블랙 매트릭스가 필요하지 않게 되어 박막 트랜지스터 기판의 제조 공정이 단순해질 뿐 아니라 블랙 매트릭스의 오정렬에 의한 개구율의 감소를 막을 수 있다.

Claims (24)

  1. 투명 기판,
    상기 투명 기판 위에 형성되어 있는 다수의 게이트선,
    상기 투명 기판 위에 상기 게이트선과 교대로 형성되어 있으며 인접한 제1 및 제2 유지 전극선을 포함하는 다수의 유지 전극선,
    상기 투명 기판 위에 형성되어 있으며, 상기 게이트선 및 상기 유지 전극선과 절연되어 교차하는 다수의 데이터선,
    상기 게이트선과 상기 데이터선의 교차점에 인접하여 형성되어 있으며 상기 게이트선 및 상기 데이터선과 제1 및 제2 단자가 연결되어 있는 삼단자 박막 트랜지스터,
    상기 게이트선과 상기 데이터선의 교차로 정의되는 화소 영역에 형성되어 있으며 상기 박막 트랜지스터의 제3 단자에 연결되어 있는 화소 전극을 포함하며,
    상기 화소 전극은 연장되어 상기 게이트선과 상기 유지 전극선 사이의 공간을 가리고 있는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 화소 전극은 연장되어 상기 제1 유지 전극선과 중첩되어 있으며, 상기 제1 및 제2 유지 전극선 사이의 상기 게이트선을 덮고, 상기 제2 유지 전극선과 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 화소 전극은 화소 영역 양쪽의 상기 데이터선과 일부 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제1항 또는 제2항에서,
    상기 게이트선과 연결되어 있으며, 상기 데이터선과 같은 방향으로 형성되어 있는 상기 게이트선의 분지를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제4항에서,
    상기 화소 전극은 상기 화소 영역 양쪽의 상기 게이트선의 분지와 중첩되는 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제1항 또는 제2항에서,
    상기 유지 전극선과 연결되어 있으며, 상기 데이터선과 같은 방향으로 형성되어 있는 상기 유지 전극선의 분지를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제6항에서,
    상기 화소 전극은 상기 화소 영역 양쪽의 상기 유지 전극선의 분지와 중첩되는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 제3항, 제5항, 제7항 중 어느 한 항에서,
    상기 데이터선과 연결되어 있으며, 상기 박막 트랜지스터를 덮도록 형성되어 있는 상기 데이터선의 분지를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  9. 투명 기판,
    상기 투명 기판 위에 형성되어 있는 다수의 제1 게이트선,
    상기 투명 기판 위에 형성되어 있으며, 상기 제1 게이트선과 절연되어 교차하는 다수의 데이터선,
    상기 게이트선과 상기 데이터선의 교차점에 인접하여 형성되어 있으며 상기 제1 게이트선 및 상기 데이터선과 제1 및 제2 단자가 연결되어 있는 삼단자 박막 트랜지스터,
    상기 제1 게이트선과 상기 데이터선의 교차로 정의되는 화소 영역에 형성되어 있으며 상기 박막 트랜지스터의 제3 단자에 연결되어 있는 화소 전극을 포함하며,
    상기 화소 전극은 인접한 상기 제1 게이트선 사이를 가리고 있는 액정 표시 장치용 박막 트랜지스터 기판.
  10. 제9항에서,
    상기 화소 전극은 연장되어 상기 제1 게이트선과 중첩되어 있으며, 상기 화소 전극 전단의 상기 제1 게이트선과도 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  11. 제10항에서,
    상기 화소 전극은 화소 영역 양쪽의 상기 데이터선과 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  12. 제9항에서,
    상기 제1 게이트선과 평행하게 형성되어 있는 제2 게이트선,
    상기 제1 게이트선과 상기 제2 게이트선을 연결하는 게이트선 연결부를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  13. 제12항에서,
    상기 화소 전극은 연장되어 상기 제1 게이트선과 중첩되어 있으며, 상기 제2 게이트선을 덮고, 상기 화소 전극 전단의 상기 제1 게이트선과도 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  14. 제13항에서,
    상기 화소 전극은 화소 영역 양쪽의 상기 게이트선 연결부와 일부 중첩되는 액정 표시 장치용 박막 트랜지스터 기판.
  15. 제11항 또는 제14항에서,
    상기 데이터선과 연결되어 있으며, 상기 박막 트랜지스터를 덮도록 형성되어 있는 상기 데이터선의 분지를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  16. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며 주사 신호를 전송하기 위한 다수의 제1 배선,
    상기 절연 기판 위에 형성되어 상기 제1 배선과 교대로 형성되어 있는 다수의 제2 배선,
    상기 제1 배선 및 상기 제2 배선과 절연되어 교차하도록 형성되어 있으며, 화상 신호를 전송하기 위한 다수의 제3 배선,
    상기 제1 배선과 상기 제3 배선의 교차점에 인접하여 형성되어 있으며 상기 제1 배선 및 상기 제3 배선과 제1 및 제2 단자가 각각 연결되어 있는 삼단자 박막 트랜지스터,
    상기 제1 배선과 상기 제3 배선으로 둘러싸인 화소 내에 상기 제3 배선과 절연되어 형성되어 있으며, 상기 박막 트랜지스터의 제3 단자에 연결되어 있는 화소 전극,
    상기 화소 전극과 상기 제1 및 제2 배선 사이에 형성되어 있는 제1 절연막을 포함하며,
    상기 화소 전극은 상기 제2 배선 중 인접한 두 제2 배선과 중첩하며, 상기 두 제2 배선 사이의 상기 제1 배선을 덮고 있는 액정 표시 장치용 박막 트랜지스터 기판.
  17. 제16항에서,
    상기 화소 전극과 상기 제3 배선 사이에 형성되어 있는 제2 절연막을 더 포함하며, 상기 화소 전극은 화소 양쪽에서 상기 제3 배선과 일부 중첩되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  18. 제17항에서,
    상기 제2 절연막은 유기 절연막인 액정 표시 장치용 박막 트랜지스터 기판.
  19. 제16항에서,
    상기 다수의 제1 및 제2 배선 중, 서로 인접해 있는 상기 제1 및 제2 배선은 각각 서로 전기적으로 연결되어 액정 표시 장치용 박막 트랜지스터 기판.
  20. 제16항에서,
    상기 제1 배선과 상기 제2 배선은 서로 연결되어 있지 않은 액정 표시 장치용 박막 트랜지스터 기판.
  21. 절연 기판,
    상기 절연 기판 위에 제1 방향으로 형성되어 있으며, 주사 신호를 인가하기 위한 다수의 제1 배선,
    상기 절연 기판 위에 상기 제1 배선과 절연되어 제2 방향으로 형성되어 있으며, 화상 신호를 인가하기 위한 다수의 제2 배선,
    상기 제1 배선 중 인접한 두 제1 배선 및 상기 제2 배선 중 인접한 두 제2 배선과 각각 중첩하는 화소 전극,
    상기 화소 전극과 상기 제1 배선 사이에 형성되어 있는 제1 절연막,
    상기 화소 전극과 상기 제2 배선 사이에 형성되어 있는 제2 절연막,
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에서,
    상기 박막 트랜지스터는 상기 제1 및 제2 방향에 대해 사선 방향인 제3 방향으로 러빙되어 있으며, 상기 러빙이 시작되는 제1 쪽에서 상기 화소 전극이 상기 제1 배선 및 상기 제2 배선과 중첩되는 폭이 상기 제1 쪽의 반대쪽인 제2 쪽에서 상기 화소 전극이 상기 제1 배선 및 상기 제2 배선과 중첩되는 폭보다 넓은 액정 표시 장치용 박막 트랜지스터 기판.
  22. 제21항에서,
    상기 제2 절연막은 유기 절연막인 액정 표시 장치용 박막 트랜지스터 기판.
  23. 제21항에서,
    상기 절연 기판 위에 상기 제1 배선과 나란히 형성되어 있으며, 상기 제1 배선 중 두 제1 배선 사이에 각각 교대로 형성되어 있는 다수의 제2 배선을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  24. 절연 기판,
    상기 절연 기판 위에 제1 방향으로 형성되어 있으며, 주사 신호를 인가하기 위한 다수의 제1 배선,
    상기 절연 기판 위에 상기 제1 배선과 절연되어 제2 방향으로 형성되어 있으며, 화상 신호를 인가하기 위한 다수의 제2 배선,
    상기 절연 기판 위에 상기 제1 배선과 나란히 형성되어 있으며, 상기 제1 배선 중 두 제1 배선 사이에 각각 교대로 형성되어 있는 다수의 제2 배선
    상기 제3 배선 중 인접한 두 제3 배선 및 상기 제2 배선 중 인접한 두 제2 배선과 각각 중첩하는 화소 전극,
    상기 화소 전극과 상기 제1 및 제3 배선 사이에 형성되어 있는 제1 절연막,
    상기 화소 전극과 상기 제2 배선 사이에 형성되어 있는 제2 절연막,
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에서,
    상기 박막 트랜지스터는 상기 제1 및 제2 방향에 대해 사선 방향인 제3 방향으로 러빙되어 있으며, 상기 러빙이 시작되는 제1 쪽에서 상기 화소 전극이 상기 제3 배선 및 상기 제2 배선과 중첩되는 폭이 상기 제1 쪽의 반대쪽인 제2 쪽에서 상기 화소 전극이 상기 제3 배선 및 상기 제2 배선과 중첩되는 폭보다 넓은 액정 표시 장치용 박막 트랜지스터 기판.
KR1019980053039A 1997-12-04 1998-12-04 액정표시장치용박막트랜지스터기판 KR100315924B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019970065864 1997-12-04
KR19970065864 1997-12-04
KR97-065864 1997-12-04

Publications (2)

Publication Number Publication Date
KR19990062798A true KR19990062798A (ko) 1999-07-26
KR100315924B1 KR100315924B1 (ko) 2002-12-26

Family

ID=37531634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053039A KR100315924B1 (ko) 1997-12-04 1998-12-04 액정표시장치용박막트랜지스터기판

Country Status (1)

Country Link
KR (1) KR100315924B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686221B1 (ko) 1999-11-26 2007-02-22 삼성전자주식회사 광시야각 액정 표시 장치
KR100806891B1 (ko) * 2001-07-10 2008-02-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
US7403239B2 (en) 2002-05-27 2008-07-22 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
KR100980021B1 (ko) * 2003-09-04 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0820642B2 (ja) * 1989-08-21 1996-03-04 シャープ株式会社 液晶表示装置
US5355330A (en) * 1991-08-29 1994-10-11 Hitachi, Ltd. Capacitive memory having a PN junction writing and tunneling through an insulator of a charge holding electrode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686221B1 (ko) 1999-11-26 2007-02-22 삼성전자주식회사 광시야각 액정 표시 장치
KR100806891B1 (ko) * 2001-07-10 2008-02-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
US7403239B2 (en) 2002-05-27 2008-07-22 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100980021B1 (ko) * 2003-09-04 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
KR100315924B1 (ko) 2002-12-26

Similar Documents

Publication Publication Date Title
KR100264238B1 (ko) 평면구동방식의액정표시장치및그기판
US6466289B1 (en) Liquid crystal displays having common electrode overlap with one or more data lines
US6028652A (en) Array substrate for display device and manufacturing method thereof
US7417694B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR100209277B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JP2003195330A (ja) 液晶表示装置
US6300987B1 (en) Thin film transistor array panels for liquid crystal displays
US20110090446A1 (en) Display device
US20050185107A1 (en) Thin film transistor array panel and liquid crystal display including the panel
US7480014B2 (en) Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same
KR20000071449A (ko) 액티브 매트릭스형 액정표시장치
US5654731A (en) Shielded pixel structure for liquid crystal displays
US5286983A (en) Thin-film-transistor array with capacitance conductors
JPH06130418A (ja) アクティブマトリクス基板
KR20030093519A (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20010027285A (ko) 액정표시장치의 구조 및 그 제조방법
US6947115B2 (en) Liquid crystal display device
KR100315924B1 (ko) 액정표시장치용박막트랜지스터기판
KR100247272B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100686235B1 (ko) 액정 표시 장치용 기판
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20030056537A (ko) 액정표시장치의 제조방법
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
JPH0527249A (ja) アクテイブマトリクス基板
KR100580390B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee