KR19990062702A - 반도체 기판의 처리방법 - Google Patents

반도체 기판의 처리방법 Download PDF

Info

Publication number
KR19990062702A
KR19990062702A KR1019980052359A KR19980052359A KR19990062702A KR 19990062702 A KR19990062702 A KR 19990062702A KR 1019980052359 A KR1019980052359 A KR 1019980052359A KR 19980052359 A KR19980052359 A KR 19980052359A KR 19990062702 A KR19990062702 A KR 19990062702A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
oxide film
cleaning
pure water
washing
Prior art date
Application number
KR1019980052359A
Other languages
English (en)
Inventor
모리히코 구메
히데카즈 야마모토
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990062702A publication Critical patent/KR19990062702A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid

Abstract

반도체 특성에 영향을 주는 불순물이 흡수되기 어려운 산화막을 표면에 형성할 수 있는 반도체 기판의 처리방법을 제공한다. RCA 세정이 끝난 반도체 기판에 희석 불산(HF) 처리를 실시함으로써, RCA 세정 중에 형성된 반도체 기판 상의 자연산화막을 제거한다(스텝 S8). 또, 희석 불산 처리의 조건으로서는, 불산의 농도는 50% 정도이고, 불산 대 순수한 물의 비율은 1:100으로, 처리시간은 1분간 정도이다. 마지막으로, 자연산화막을 제거한 반도체 기판을 청정한 산소분위기 중에 소정시간 보관함으로써, 반도체 기판 표면에 산화막을 형성한다(스텝 S9). 여기에서, 보관장소의 산소분위기의 산소비율은 20∼100% 정도이다.

Description

반도체 기판의 처리방법
본 발명은 반도체 기판의 처리방법에 관한 것이고, 특히 불순물에 의한 오염을 방지하는 반도체 기판의 처리방법에 관한 것이다.
반도체 장치의 제조공정에 앞서서, 전처리로서 반도체 기판(예컨대, 실리콘 기판)의 세정을 행한다. 이 세정에서는 일반적으로 RCA 세정이 사용된다. RCA 세정은, 황산(H2SO4), 과산화수소수(H2O2), 순수한 물(H2O)의 혼합액을 세정액으로서 사용하는 SPM 세정, 암모니아(NH4OH), 과산화수소수(H2O2), 순수한 물(H2O)의 혼합액을 세정액으로서 사용하는 APM 세정, 염산(HC1), 과산화수소수(H2O2), 순수한 물(H2O)의 혼합액을 세정액으로서 사용하는 HPM 세정을 반도체 기판에 대하여 시행하는 것이다.
SPM 세정은 유기물의 제거에 알맞고, APM 세정은 유기물 및 중금속의 제거에 알맞으며, HPM 세정은 중금속의 제거에 알맞다. 또, 상술한 각 세정의 사이에는 순수한 물 세정을 행한다. 또, 3종의 세정을 모두 사용하는 것은 아니고, SPM 세정 및 APM 세정만을 행하는 경우도 있다.
RCA 세정에 의해 반도체 기판의 세정을 행하면, 반도체 기판 표면의 유기물이나 중금속은 제거되지만, 세정중에 반도체 기판 표면에 산화막이 형성된다. 이것은, 순수한 물 속에 녹아있는 산소나 과산화수소수의 산화작용에 의해서 자연스럽게 형성되는 자연산화막이다. 이 현상에 관해서는 일본국 특개평 7-86220호 공보, 특개평 5-29292호 공보, 특개소 63-29516호 공보에 나타나있다.
이 반도체 기판상의 자연산화막에 관해서, SIMS(Secondary Ion Mass Spectrometry) 분석을 한 결과를 도 7 및 도 8에 나타낸다. 도 7은 RCA 세정을 행한 직후의 반도체 기판 상의 자연산화막 중의 붕소를 분석한 결과이고, 도 8은 RCA 세정 후, 청정한 대기중에 수시간 방치한 경우의 반도체 기판 상의 자연산화막 중의 붕소를 분석한 결과이다. 어느 것이나 가로축에 깊이(μm)를, 세로축에 농도(Atom/cm3)를 나타내고 있다.
도 7에 나타나는 바와 같이, RCA 세정 직후에는 산화막 중의 붕소 농도는 검출하한 이하이고, 백그라운드에 감추어져 알 수 없지만, 도 8에 영역 X에서 표시되는 바와 같이, 청정한 대기중에 방치한 경우는 표면 근방의 붕소 농도가 높아지고 있는 것을 알 수 있다. 이것은, 대기중에 포함되는 붕소가 반도체 기판 상의 자연산화막에 흡수되는 것을 의미하고 있다. 물론, 붕소는 반도체 불순물로서 작용하기 때문에, 그것이 반도체 장치를 형성한 뒤에 반도체층 중으로 이동하면, 반도체 장치의 특성에 영향을 미치게 된다. 특히, 반도체 기판의 세정후, 자연산화막을 제거하지 않고서 반도체 장치의 제조공정에 들어가는 경우는, 산화막 중에 붕소가 포함되는 일은 가능한 한 피해야만 한다. 그러나, 상술한 바와 같이, 반도체 기판의 세정중에 형성된 자연산화막에는, 대기중에 방치함으로써 붕소가 흡수된다고 하는 문제가 있었다. 또, 대기중에 있어서 반도체 특성에 영향을 준다고 하는 점에서는, 인이나 나트륨 등도 마찬가지로 산화막에 포함되는 것은 피하지 않으면 안된다.
본 발명은 상기한 바와 같은 문제점을 해소하기 위해서 주어진 것으로, 반도체 특성에 영향을 주는 불순물이 흡수되기 어려운 산화막을 표면에 형성할 수 있는 반도체 기판의 처리방법을 제공한다.
제 1의 발명에 관계되는 반도체 기판의 처리방법은, 반도체 기판에 RCA 세정을 시행하는 공정(a)과, 상기 RCA 세정 중에 상기 반도체 기판 표면에 형성된 자연산화막을 제거하는 공정(b)과, 상기 자연산화막이 제거된 상기 반도체 기판을 산소 비율이 20∼100%인 청정한 산소분위기에 노출시켜, 상기 반도체 기판의 표면에 포화두께에 이르는 두께의 산화막을 형성하는 공정(c)을 구비하고 있다.
제 2의 발명에 관계되는 반도체 기판의 처리방법은, 반도체 기판에 RCA 세정을 시행하는 공정(a)과, 상기 RCA 세정 중에 상기 반도체 기판 표면에 형성된 자연산화막을 제거하는 공정(b)과, 상기 자연산화막이 제거된 상기 반도체 기판을 20∼100℃의 순수한 물 속에 담가서, 상기 반도체 기판의 표면에 10∼15Å의 두께에 이르는 두께의 산화막을 형성하는 공정(c)을 구비하고 있다.
제 3의 발명에 관계되는 반도체 기판의 처리방법은, 반도체 기판에 황산, 과산화수소수, 순수한 물의 혼합액을 세정액으로서 사용하는 SPM 세정을 시행하는 공정(a)과, 상기 SPM 세정 후의 상기 반도체 기판에, 암모니아, 과산화수소수, 순수한 물, 오존수의 혼합액을 세정액으로서 사용하는 APM 오존수 세정을 시행하여, 상기 반도체 기판의 표면에 산화막을 형성하는 공정(b)을 구비하고 있다.
도 1은 본 발명에 관계되는 반도체 기판의 처리방법의 실시예 1을 설명하는 플로우챠트,
도 2는 본 발명에 관계되는 반도체 기판의 처리방법의 실시예 1에 의해 형성한 직후의 산화막의 SIMS 분석결과를 나타낸 도면,
도 3은 본 발명에 관계되는 반도체 기판의 처리방법의 실시예 1에 의해 형성한 산화막의 대기중 방치 뒤의 SIMS 분석결과를 나타낸 도면,
도 4는 본 발명에 관계되는 반도체 기판의 처리방법의 실시예 2를 설명하는 플로우챠트,
도 5는 본 발명에 관계되는 반도체 기판의 처리방법의 실시예 3을 설명하는 플로우챠트,
도 6은 본 발명에 관계되는 반도체 기판의 처리방법의 실시예 4를 설명하는 플로우챠트,
도 7은 RCA 세정에 의해 얻을 수 있는 자연산화막 형성 직후의 SIMS 분석결과를 나타낸 도면,
도 8은 RCA 세정에 의해 얻을 수 있는 자연산화막의 대기중 방치 뒤의 SIMS 분석결과를 나타낸 도면.
A. 실시예 1
A-1. 처리방법
도 1에 나타내는 플로우챠트를 사용하여, 본 발명에 관계되는 반도체 기판의 처리방법의 실시예 1에 관해서 설명한다.
우선, 스텝 S1∼S7에 나타낸 바와 같이 반도체 기판(여기서는 실리콘 기판)에 대하여 RCA 세정을 시행한다. 즉, 황산(H2SO4), 과산화수소수(H2O2), 순수한 물(H2O)의 혼합액을 세정액으로서 사용하는 SPM(Sulfuric-Hydrogen Peroxide Mixture) 세정(스텝 S2), 암모니아(NH4OH), 과산화수소수(H2O2), 순수한 물(H2O)의 혼합액을 세정액으로서 사용하는 APM(Ammonia-Hydrogen Peroxide Mixture) 세정(스텝 S4), 염산(HCl), 과산화수소수(H2O2), 순수한 물(H2O)의 혼합액을 세정액으로서 사용하는 HPM(Hydrochloric acid-Hydrogen Peroxide Mixture) 세정(스텝 S6)울 순차로 행한다.
여기서, SPM 세정의 조건으로서는, 황산의 농도는 98% 정도, 과산화수소수의 농도는 31% 정도, 황산대 과산화수소수의 비율은 5대 1이고, 처리시간은 10분간 정도이다. APM 세정의 조건으로서는, 암모니아의 농도는 29% 정도, 과산화수소수의 농도는 31% 정도이고, 암모니아 : 과산화수소수 : 순수한 물의 비율은 1 : 1 : 5이며, 처리시간은 10분간 정도이다. HPM 세정의 조건으로서는, 염산의 농도는 37% 정도, 과산화수소수의 농도는 31% 정도이고, 염산 : 과산화수소수 : 순수한 물의 비율은 1 : 1 : 6이며, 처리시간은 10분간 정도이다.
또, SPM 세정전 및 HPM 세정후와 각각의 세정의 사이에는, 반도체 기판을 순수한 물을 사용하여 세정하는 순수한 물 세정(스텝 S1, S3, S5, S7)이 시행된다. 또, RCA 세정은, 상기 3종의 세정을 모두 행하는 것은 아니고, SPM 세정 및 APM 세정만 해도 된다.
그리고, RCA 세정이 끝난 반도체 기판에 희석 불산(HF) 처리를 시행함으로써, RCA 세정중에 형성된 반도체 기판 상의 자연산화막을 제거한다(스텝 S8). 또, 희석 불산 처리의 조건으로서는, 불산의 농도는 50% 정도이고, 불산대 순수한 물의 비율은 1 : 100이며, 처리시간은 1분간 정도이다.
마지막으로, 자연산화막을 제거한 반도체 기판을 청정한 산소분위기 중에 소정시간 보관함으로써, 반도체 기판 표면에 산화막을 형성한다(스텝 S9). 여기서, 보관장소의 산소분위기의 산소비율은 20∼100% 정도이며, 반도체 장치의 제조가 행하여지는 클린룸의 청정도로 규정하면, 예컨대 클래스 100 이하의 청정한 산소분위기중이면 된다.
보다 이상적으로는, 공기를 배기하여, 산소를 대기압 정도 또는 대기압 이하로 채운 진공용기 중에 보관하면 좋지만, 보다 간편하게 하려면, 내부의 공기를 질소 등으로 바꾸고, 다시 질소를 산소로 바꾼 밀폐용기 중에 보관해도 된다. 이 경우, 용기 중의 산소압력이 대기압보다도 높아지도록 해서 공기의 침입을 방지하거나, 산소의 공급, 배출을 항상 시행하도록 한다. 또, 보다 더 간편하게 하려면 클린룸에 놓여진 데시케이터 등의 용기 내에 보관하는 것도 괜찮다.
또, 보관시간은 산소 농도에 의해서 바뀌지만, 산화막의 성장이 멈추는 시간(포화시간)을 기준으로 하면, 더 간편한 클린룸 대기중 보관인 경우, 24∼48 시간이 된다. 이 경우의 산화막의 두께는 10∼15Å 정도이다.
이와 같이 하여 형성된 반도체 기판 상의 산화막에 관해서, SIMS(Secondary Ion Mass Spectrometry) 분석을 행한 결과를 도 2 및 도 3에 나타낸다. 도 2는 형성 직후의 반도체 기판 상의 산화막 중의 붕소를 분석한 결과이며, 도 3은 형성후, 클린룸의 대기 중에 수시간 방치한 경우의 반도체 기판 상의 산화막 중의 붕소를 분석한 결과이다. 어느 것이나 가로축에 깊이(μm)를, 세로축에 농도(Atom/cm3)를 나타내고 있다.
도 2에 나타낸 바와 같이, 형성 직후에는 산화막 중의 붕소 농도는 검출하한 이하(1×1015Atom/cm3이하)이며, 백그라운드에 감춰져 있어 알 수 없다. 그리고, 도 3에 표시되는 바와 같이 클린룸의 대기중에 방치한 경우에도, 산화막 중의 붕소 농도는 검출하한 이하이며, 백그라운드에 감춰져 있어 알 수 없다. 이것은, 청정한 산소분위기 속에서 형성한 산화막은, 대기 중에 방치하더라도 붕소를 흡수할 수 없다는 것을 의미하고 있다.
붕소가 흡수되지 않는 이유의 하나로서는, 청정한 산소분위기 속에서 형성한 산화막은, RCA 세정중에 형성된 자연산화막에 비하여 치밀한 구조로 되어 있는 것을 생각할 수 있다. 먼저 제시된 특개평 7-86220호 공보에는 세정중에 형성된 자연산화막을 이용하는 기술이 개시되어 있지만, 세정중에 형성된 자연산화막은 먼저 설명한 바와 같이 붕소를 흡수하는 성질을 가지고 있어 문제가 있지만, 특개평 7-86220호 공보에서는 그와 같은 문제는 인식되어 있지 않다.
A-2. 특징적 작용효과
이상 설명한 바와 같이, 실시예 1의 처리방법에 의하면, 대기중에 방치하더라도 붕소를 흡수하지 않는 산화막을 비교적 간편하게 얻을 수 있다. 따라서, 반도체 기판의 세정후, 반도체 기판 상의 산화막을 제거하지 않고서 반도체 장치의 제조공정에 들어가더라도, 산화막 중의 붕소가 반도체층으로 이동하여 반도체 장치의 특성에 영향을 주는 일이 없기 때문에, 반도체 기판 상의 산화막을 제거할 필요가 없어져서, 반도체 장치의 제조공정을 간략화할 수 있게 된다.
B. 실시예 2
(B-1. 처리방법
도 4에 나타내는 플로우챠트를 사용하여, 본 발명에 관한 반도체 기판의 처리방법의 실시예 2에 관해서 설명한다.
우선, 스텝 S1∼S7에 나타낸 바와 같이 반도체 기판에 대하여 RCA 세정을 시행한다. 또, RCA 세정은 SPM 세정 및 APM 세정을 행하기만 해도 된다.
그리고, RCA 세정이 끝난 반도체 기판에 희석 불산 처리를 시행함으로써, RCA 세정중에 형성된 반도체 기판 상의 자연산화막을 제거한다(스텝 S 11).
마지막으로, 자연산화막을 제거한 반도체 기판을 순수한 물 속에 소정시간 담금으로써, 반도체 기판 표면에 산화막을 형성한다(스텝 S12). 여기서, 순수한 물 속에 담근 시간은 10∼20 시간 정도이며, 순수한 물의 온도는 20∼100℃이다.
순수한 물 속에 반도체 기판을 담근 경우, 산화막의 성장속도는, 산소분위기 중에서의 성장속도보다도 1.4배 정도 빠른 것이 발명자 등의 조사로 밝혀졌다. 그리고, 순수한 물 속에서는 산화막은 포화하지 않고 성장을 계속하는 것이 밝혀졌다.
예컨대, 23℃(클린룸 실온)의 순수한 물 속에 담근 경우, 1000분(약 17시간)이 지나더라도 포화하지 않고 성장을 계속한다. 이때의 산화막의 두께는 산소분위기 중에서의 포화두께(10∼15Å)를 넘고 있고, 이것을 대기중에 내놓으면 산화는 멈춘다.
이와 같이 하여 형성된 반도체 기판 상의 산화막은, 클린룸의 대기중에 방치한 경우라도 붕소를 흡수하지 않는다는 것이 SIMS 분석에 의해 밝혀졌다. 또, SIMS 분석결과는, 도 2 및 도 3을 사용하여 설명한 것과 같기 때문에 도시는 생략한다.
붕소가 받아들여지지 않는 이유의 하나로서는, 순수한 물 속에서 형성한 산화막은, RCA 세정중에 형성된 자연산화막에 비하여 치밀한 구조로 되어 있다는 것을 생각할 수 있다. 앞서 제시한 특개평 5-29292호 공보에는 실리콘 기판을 순수한 물로 린스처리한 경우에 실리콘 기판의 표면에 자연산화막이 형성되는 것이 기재되어 있지만, 이것은 종래에 일반적으로 알려진 현상이며, 특개평 5-29292호 공보에서도 종래기술이라는 취지의 글이 기재되어 있다. 이와 같이, 종래에는 실리콘 기판을 단시간 순수한 물에 노출시킨다고 하는 기술사상은 존재했었지만, 본원 발명과 같이 장시간에 걸쳐서 실리콘 기판을 순수한 물 속에 담가서, 붕소를 흡수할 수가 없는 산화막을 형성한다고 하는 기술사상은 존재하고 있지 않았다. 다시 말하면, 특개평 5-29292호 공보에 나타난 린스처리 정도로는 산화막의 두께는 포화두께에 이를 수 없고, 이 상태로 대기중에 방치하면 대기중의 붕소를 흡수하면서 성장을 계속하게 된다. 그러나, 특개평 5-29292호 공보에서는 린스처리로 형성된 산화막을 바로 제거하기 때문에 붕소의 흡수를 문제로서 인식하고 있지 않다.
B-2. 특징적 작용효과
이상 설명한 바와 같이, 실시예 2의 처리방법에 의하면, 대기중에 방치하더라도 붕소를 흡수하지 않는 산화막을 비교적 간편한 방법으로 단시간에 얻을 수 있다.
또, 산화막을 순수한 물 속에 담가서 형성하는 경우, 대기중에서의 포화두께 이상의 두께로 할 수 있기 때문에, 대기중에서는 형성이 불가능한 두께의 산화막을 형성할 수 있다.
B-3. 변형예
이상의 설명에서는, 20∼100℃의 순수한 물 속에 반도체 기판을 담그는 방법에 관해서 설명하였지만, 수증기 밀도가 40% 이상인 분위기 중에서 반도체 기판을 장시간 보관함으로써, 산화막을 형성하도록 해도 된다.
예컨대, 습도가 80∼90%나 되는 분위기 중에 반도체 기판을 10∼20 시간 노출시킴으로서, 대기중에 방치하더라도 붕소를 흡수하지 않는 산화막을 형성할 수 있다. 습도를 주는 방법으로서는, 초음파로 수증기를 발생시키는 가습기 등을 사용해도 되고, 순수한 물을 비등시켜 얻을 수 있는 증기를 사용해도 괜찮다.
또, 이 방법을 채용하는 경우는, 청정한 산소분위기 중에서 행하는 것이 바람직하고, 청정한 산소분위기를 얻기 위해서는, 실시예 1에서 설명한 바와 같은 방법을 채용하면 좋다.
상기한 것 같은 방법을 채용함으로써, 청정한 산소분위기 중에서 형성하는 것보다도 빠르게 원하는 두께의 산화막을 얻을 수 있다. 또한, 산소농도를 조정함으로써, 산화막의 형성속도를 조정하는 것도 가능해진다.
C. 실시예 3
C-1. 처리방법
도 5에 나타내는 플로우챠트를 사용하여, 본 발명에 관계되는 반도체 기판의 처리방법의 실시예 3에 대해서 설명한다.
우선, 스텝 S1∼S3에 나타낸 바와 같이 반도체 기판에 대하여 SPM 세정을 시행한다. 그리고, SPM 세정이 끝난 반도체 기판에, 암모니아(NH4OH), 과산화수소수(H2O2), 순수한 물(H2O), 오존수(O3)의 혼합액을 세정액으로서 사용하는 APM 오존수 세정을 행하고(스텝 S21), 마지막으로 순수한 물 세정을 행한다(스텝 S22).
여기서, 오존수의 양은 전체 용액 중의 오존농도가 1∼10 ppm 정도가 되도록 설정된다. 그리고, APM 오존수 세정에 의해 반도체 기판의 표면에는 산화막이 형성된다.
또, APM 오존수 세정의 처리시간은 종래의 APM 세정과 같은 정도(10분 정도)이며, 형성되는 산화막의 두께는 포화두께에는 도달하지 않고, 클린룸의 대기중에 방치함으로써 성장을 계속하지만, 이와 같이 하여 형성된 산화막은, 클린룸의 대기중에 방치한 경우라도, 붕소를 흡수하는 일은 없다는 것이 SIMS 분석에 의해 밝혀졌다.
C-2. 특징적 작용효과
이상 설명한 바와 같이, 실시예 3의 처리방법에 의하면, 종래의 APM 세정액에 오존수를 가한 용액에 의해 반도체 기판을 세정함으로써, 대기중에 방치하더라도 붕소를 흡수할 수가 없는 산화막을 형성할 수 있기 때문에, 세정공정에서 형성된 산화막을 제거한 뒤에, 붕소를 흡수할 수 없는 산화막을 다시 형성하는 방법에 비해서 처리공정을 간략화할 수 있다.
D. 실시예 4
D-1. 처리방법
이상 설명한 본 발명에 관한 실시예 3의 처리방법은, APM 오존수액에 의해 반도체 기판을 세정하는 예를 설명하였지만, 오존수에 의해 반도체 기판을 세정함으로써 대기중에 방치하더라도 붕소를 흡수할 수 없는 산화막을 형성해도 된다.
이하, 도 6에 나타내는 플로우챠트를 사용하여, 본 발명에 관계되는 반도체 기판의 처리방법의 실시예 4에 관해서 설명한다.
우선, 스텝 S1∼S7에 나타낸 바와 같이 반도체 기판에 대하여 RCA 세정을 시행한다. 또, RCA 세정은 SPM 세정 및 APM 세정을 행하기만 해도 된다.
그리고, RCA 세정이 끝난 반도체 기판에 희석 불산 처리를 시행함으로써, RCA 세정중에 형성된 반도체 기판 상의 자연산화막을 제거한다(스텝 S31).
마지막으로, 자연산화막을 제거한 반도체 기판을, 오존 농도가 5∼10 ppm 정도인 오존수를 사용하여 세정한다(스텝 S32).
또, 오존수 세정의 처리시간은 3분 정도이지만, 형성되는 산화막의 두께는 포화되어 있다. 이와 같이 하여 형성된 산화막은, 클린룸의 대기중에 방치한 경우라도 붕소를 흡수하지 않는다는 것이 SIMS 분석에 의해 밝혀졌다.
D-2. 특징적 작용효과
이상 설명한 바와 같이, 실시예 4의 처리방법에 의하면, 오존수에 의해 반도체 기판을 세정함으로써, 대기중에 방치하더라도 붕소를 흡수하지 않는 산화막을 비교적 간편하면서도 매우 빠른 시간에 얻을 수 있다.
또, 이상 설명한 실시예 1∼4의 처리방법에서는, 붕소의 흡수에만 언급한 설명을 했지만, 본 발명에 관한 처리방법에 의하면, 대기중에 있어 반도체 특성에 영향을 주는 인이나 나트륨 등의 흡수를 방지한 산화막을 얻을 수 있는 것은 물론이다.
제 1 발명에 관계되는 반도체 기판의 처리방법에 의하면, RCA 세정중에 형성된 자연산화막을 제거한 반도체 기판을, 적어도 클린룸 레벨의 청정도를 갖고, 산소 농도 비율이 20∼100%인 산소분위기에 노출시킴으로써, 반도체 기판의 표면에, 대기중에 방치하더라도 대기중의 불순물을 흡수하지 않는 산화막을 형성할 수 있다. 따라서, 반도체 기판의 세정 후, 반도체 기판 상의 산화막을 제거하지 않고서 반도체 장치의 제조공정에 들어가더라도, 반도체 장치의 특성에 영향을 주는 일이 없기 때문에, 반도체 기판 상의 산화막을 제거할 필요가 없어져, 반도체 장치의 제조공정을 간략화할 수 있다.
제 2 발명에 관계되는 반도체 기판의 처리방법에 의하면, 대기중에 방치하더라도 대기중의 불순물을 흡수하지 않는 산화막을 비교적 간편하고 빠른 시간에 얻을 수 있다. 또, 산화막을 순수한 물 속에 담가서 형성하는 경우, 대기중에서의 포화두께 이상의 두께로 할 수 있기 때문에, 대기중에서는 형성이 불가능한 두께의 산화막을 형성할 수 있다.
제 3 발명에 관계되는 반도체 기판의 처리방법에 의하면, 반도체 기판의 세정공정에서, 대기중에 방치하더라도 붕소를 흡수하지 않는 산화막을 형성할 수 있기 때문에, 세정공정에서 형성된 산화막을 제거한 뒤에, 붕소를 흡수하지 않는 산화막을 다시 형성하는 방법에 비해서 처리공정을 간략화할 수 있다.

Claims (3)

  1. (a) 반도체 기판에 RCA 세정을 시행하는 공정과,
    (b) 상기 RCA 세정 중에 상기 반도체 기판 표면에 형성된 자연산화막을 제거하는 공정과,
    (c) 상기 자연산화막이 제거된 상기 반도체 기판을, 산소 비율이 20∼100%인 청정한 산소분위기에 노출시켜, 상기 반도체 기판의 표면에 포화두께에 이르는 두께의 산화막을 형성하는 공정을 구비한 것을 특징으로 하는 반도체 기판의 처리방법.
  2. (a) 반도체 기판에 RCA 세정을 시행하는 공정과,
    (b) 상기 RCA 세정 중에 상기 반도체 기판 표면에 형성된 자연산화막을 제거하는 공정과,
    (c) 상기 자연산화막이 제거된 상기 반도체 기판을 20∼100℃의 순수한 물 속에 담가서, 상기 반도체 기판의 표면에 10∼15Å의 두께에 이르는 두께의 산화막을 형성하는 공정을 구비한 것을 특징으로 하는 반도체 기판의 처리방법.
  3. (a) 반도체 기판에 황산, 과산화수소수, 순수한 물의 혼합액을 세정액으로서 사용하는 SPM 세정을 시행하는 공정과,
    (b) 상기 SPM 세정 뒤의 상기 반도체 기판에, 암모니아, 과산화수소수, 순수한 물, 오존수의 혼합액을 세정액으로서 사용하는 APM 오존수 세정을 시행하여, 상기 반도체 기판의 표면에 산화막을 형성하는 공정을 구비한 것을 특징으로 하는 반도체 기판의 처리방법.
KR1019980052359A 1997-12-01 1998-12-01 반도체 기판의 처리방법 KR19990062702A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP33019597 1997-12-01
JP330195 1997-12-01
JP335994 1998-11-26
JP10335994A JPH11233476A (ja) 1997-12-01 1998-11-26 半導体基板の処理方法

Publications (1)

Publication Number Publication Date
KR19990062702A true KR19990062702A (ko) 1999-07-26

Family

ID=26573442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052359A KR19990062702A (ko) 1997-12-01 1998-12-01 반도체 기판의 처리방법

Country Status (3)

Country Link
JP (1) JPH11233476A (ko)
KR (1) KR19990062702A (ko)
DE (1) DE19855394A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418241B1 (ko) * 2001-03-23 2004-02-11 주영창 멤즈소자의 가역적 밀봉 패키지 방법
KR100841994B1 (ko) * 2006-12-20 2008-06-27 주식회사 실트론 실리콘 웨이퍼의 산화막 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3419439B2 (ja) * 1998-07-31 2003-06-23 三菱住友シリコン株式会社 半導体基板を洗浄する方法
US6230720B1 (en) * 1999-08-16 2001-05-15 Memc Electronic Materials, Inc. Single-operation method of cleaning semiconductors after final polishing
US6670261B2 (en) * 2000-03-29 2003-12-30 Shin-Etsu Handotai Co., Ltd. Production method for annealed wafer
DE10100808A1 (de) * 2001-01-10 2002-08-08 Tenovis Gmbh & Co Kg Verfahren und Anordnung zur Erfassung der Anwesenheit von Personen
US6620743B2 (en) 2001-03-26 2003-09-16 Asm America, Inc. Stable, oxide-free silicon surface preparation
DE10335102B4 (de) * 2003-07-31 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
US7479460B2 (en) 2005-08-23 2009-01-20 Asm America, Inc. Silicon surface preparation
JP4817887B2 (ja) * 2006-03-02 2011-11-16 ジルトロニック アクチエンゲゼルシャフト 半導体基板の洗浄方法
JP5433927B2 (ja) * 2007-03-14 2014-03-05 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418241B1 (ko) * 2001-03-23 2004-02-11 주영창 멤즈소자의 가역적 밀봉 패키지 방법
KR100841994B1 (ko) * 2006-12-20 2008-06-27 주식회사 실트론 실리콘 웨이퍼의 산화막 제조 방법

Also Published As

Publication number Publication date
JPH11233476A (ja) 1999-08-27
DE19855394A1 (de) 1999-06-17

Similar Documents

Publication Publication Date Title
US5516730A (en) Pre-thermal treatment cleaning process of wafers
US5932022A (en) SC-2 based pre-thermal treatment wafer cleaning process
JP2581268B2 (ja) 半導体基板の処理方法
US6319331B1 (en) Method for processing semiconductor substrate
US4149905A (en) Method of limiting stacking faults in oxidized silicon wafers
KR19990062702A (ko) 반도체 기판의 처리방법
JPH08264500A (ja) 基板の洗浄方法
EP1056121A2 (en) Method and apparatus for cleaning semiconductor wafers with a deionized water solution containing a gas at saturated concentration, with temperature controlled degasification and megasonic agitation
KR100220926B1 (ko) 소수성 실리콘 웨이퍼의 세정방법
US6187216B1 (en) Method for etching a dielectric layer over a semiconductor substrate
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
EP0784336A2 (en) Improvements in or relating to the fabrication and processing of semiconductor devices
JPH04113620A (ja) 半導体基板の洗浄方法
US5880031A (en) Method for vapor phase wafer cleaning
US20030104680A1 (en) Process for the removal of copper from polished boron-doped silicon wafers
JP3076202B2 (ja) Ｅｇ用ポリシリコン膜の被着方法
KR100841994B1 (ko) 실리콘 웨이퍼의 산화막 제조 방법
KR100714528B1 (ko) 어닐웨이퍼의 제조방법
US6100167A (en) Process for the removal of copper from polished boron doped silicon wafers
TWI263329B (en) Method for manufacturing SIMOX wafer and SIMOX wafer manufactured thereby
JPH05160095A (ja) 半導体ウェハーの洗浄乾燥方法
JP2000091288A (ja) 高温霧状硫酸による半導体基板の洗浄方法及び洗浄装置
JPH05166777A (ja) 半導体ウェーハの洗浄方法
KR100712733B1 (ko) 산화막 제조 장치 및 그 방법
KR100495653B1 (ko) 웨이퍼세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010724

Effective date: 20030430