KR19990061123A - 레저바르 커패시터의 배열방법 - Google Patents

레저바르 커패시터의 배열방법 Download PDF

Info

Publication number
KR19990061123A
KR19990061123A KR1019970081377A KR19970081377A KR19990061123A KR 19990061123 A KR19990061123 A KR 19990061123A KR 1019970081377 A KR1019970081377 A KR 1019970081377A KR 19970081377 A KR19970081377 A KR 19970081377A KR 19990061123 A KR19990061123 A KR 19990061123A
Authority
KR
South Korea
Prior art keywords
chip
capacitor
leisure bar
semiconductor device
leisure
Prior art date
Application number
KR1019970081377A
Other languages
English (en)
Other versions
KR100469911B1 (ko
Inventor
이경수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970081377A priority Critical patent/KR100469911B1/ko
Publication of KR19990061123A publication Critical patent/KR19990061123A/ko
Application granted granted Critical
Publication of KR100469911B1 publication Critical patent/KR100469911B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 고집적 반도체 소자의 레저바르(reservoir) 커패시터가 차지하는 면적을 크게 줄이고 내부 파우어와 다른 파우어 사이에 발생되는 노이즈를 감소시키기 위하여 레저바르 커패시터를 배열하는 방법을 제공한다. 메모리 소자는 메인- 칩 에지 부분에 다이간 연결을 행할 경우, 외부로부터의 강한 스트레스를 받거나 혹은 습기로부터 칩이 손상 받기가 쉬운데, 이를 보호하기 위하여 칩 에지 부분에 시일 링을 부착하고, 이 부분에 vss나 vbb를 공급하고 있다. 본 발명에서는 vcc나 vpp같은 여러 파우어들을 칩 에지부분에 추가한다. 이와 같이, 양 사방으로 칩 에지의 남는 부분에 레저바르 커패시터를 배치하였으므로, 기존의 레저바르 커패시터에 비하여 그 배치가능한 면적이 2배 이상 획기적으로 보충된다. 따라서, 반도체 소자의 파우어 라인 노이즈를 대폭 줄일 수 있고, 칩 사이즈 증가에 아무런 영향을 주지 않고, 안정된 동작을 하는데 아주 큰 도움이 된다.

Description

레저바르 커패시터의 배열방법
본 발명은 고집적 반도체 소자의 커패시터 배열방법에 관한 것으로서, 구체적으로 말하자면, 반도체 소자의 다이 형성시 입력되는 내부 파우어 라인과 동작 파우어 라인 사이의 노이즈를 감소시키기 위하여 게이트 커패시터를 이용하는 레저바르(reservoir) 커패시터의 배열방법에 관한 것이다.
일반적으로, 반도체 메모리 소자의 테크날라지가 발달함에 따라 그리고 집적도가 증가함에 따라 디자인 룰에 의한 칩 사이즈의 면적이 많은 제약을 받게 되어서 집적도의 증가에 치명적인 작용을 하게 된다. 즉, 보통 게이트 커패시터인 레저바르 커패시터를 각각의 파우어 별로 설치하게 됨에 따라서, 레저바르 커패시터가 차지하는 면적이 아주 크기 때문에 집적도 증가에 따라 커패시터의 면적을 크게 할 수 없는 상황이 제기된다.
그러므로, 레저바르 커패시터를 설치할 부분은 계속 줄어들고 있어, 파우어 연결 시의 노이즈 상쇄 역할에 치명적으로 작용하고 있다. 다시 말하자면, 칩설계가 끝난 후에 빈자리를 찾아서 레저바르 커패시터를 부분적으로 배치하여 메모리 셀에 관련되는 코어부분은 계속 줄어들게 하고 있으나, 주변회로가 위치하는 메모리 주변 부분은 줄어지지 않고 있다.
또한, 칩 에지 부분에 다이간 소오잉(sawing)하는 경우, 외부로부터의 강한 스트레스나 습기로부터 칩이 손상 받기가 쉽다. 이를 보호하기 위하여 칩 에지부분에 시일 링을 부착하고 있기 때문에, 칩 내부의 파우어를 사용하는 디바이스는 각각의 파우어 별로 레저바르 커패시터가 많이 필요하게 된다. 즉, 이런 문제점을 해결하기 위한 특수한 위치에 레저바르 커패시터를 배열하는 것이 필요하다.
따라서, 본 발명은 레저바르 커패시터의 배열방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 소자의 레저바르 커패시터의 배치도.
도 2는 본 발명의 레저바르 커패시터를 각각의 파우어 별로 설치한 것을 구체적으로 나타낸 배치도. 및
도 3은 현재 사용하고 있는 메모리 소자의 시일-링의 부분을 나타낸 배치도.
이상의 목적을 달성하기 위해 본 발명에 따른 레저바르 커패시터의 배열방법은,
반도체 소자의 레저바르 커패시터 배열방법에 있어서,
칩에지의 빈자리를 찾아서 레저바르 커패시터를 부분적으로 배치하되,
상기 레저바르 커패시터에는 메모리 셀에 속하는 코어 부분과 칩 에지의 시일링 사이에 전기적으로 파우어를 연결하고,
시일-링과 메인 칩 사이에 레저바르 커패시터를 형성하는 것을 특징으로 한다.
본 발명에 따른 레저바르 커패시터를 배열하는 방법은 칩 에지부분에 칩 에지부분에 다이간 연결을 행하는 경우, 칩의 에지부분에 시일 링을 부착하고, 이 부분에 vss나 vbb같은 파우어를 공급하고 있다. 메모리 소자에는 파우어 사이에 발생되는 노이즈를 감소시키기 위하여 보통 게이트 커패시터인 차지 레저바르(charge reservoir)커패시터가 각각의 파우어 별로 설치된다. 또한, 메인 칩의 시일-링 부분에 vcc나 vpp같은 여러 파우어들을 칩 에지부분에 추가한다. 또 추가로 칩 에지부분의 남는 부분에 레저바르 커패시터를 양 사방으로 배치할 수있다. 이에 의하여, 기존의 레저바르 커패시터에 비하여 2배 이상 그 공간이 획기적으로 보충이 된다. 그러므로, 반도체 소자의 파우어 라인 노이즈를 대폭 줄일 수 있고, 칩 사이즈 증가에 아무런 영향을 주지 않고, 반도체 소자의 안정된 동작에 아주 큰 도움이 된다.
도 1은 본 발명에 따른 반도체 소자의 메인 칩과 시일-링사이의 위치 및 연결을 개략적으로 설명한다. 레저바르 커패시터 배열방법에 있어서는, 집적도가 증가함에 디자인 룰(design rule)이 감소하고 칩설계가 끝난 후에 빈자리를 찾아서 레저바르 커패시터를 부분적으로 배치한다. 상대적으로 메모리 셀에 관련되는 코어부분은 계속 줄이는 한편, 주변회로가 위치하는 메모리 주변부분은 줄어지지 않도록 칩 에지의 시일-링과 메인 칩 사이에 레저바르 커패시터가 부착된다.
도 2는 본 발명의 레저바르 커패시터 배열방법에 의한 시일-링 구조를 이용하여 배치된 메인-칩과 시일-링 사이에 레저바르 커패시터를 상세히 도시한다. 도 2에 있어서, 메인 칩 에지 부분에는 시일-링 파우어 이외의 시일-링과 메인-칩사이에 평행한 구조로 파우어가 공급이 되는 구조를 갖는다. 메인-칩의 파우어와 시일-링 사이의 파우어가 연결되는 커패시터는 같은 방법을 사용하는 파우어와 메인 칩의 파우어를 같이 연결함으로써 이루어 진다. 시일-링의 파우어는 vss, vcc를 사용하고 있다. 이러한 배치에 의하면, 파우어간에 발생하는 노이즈를 줄이는데 큰 역할을 하게 된다.
도 3은 참고로 현재 사용하고 있는 시일-링구조의 배치도이다. 도 3에서는 메인-칩과 시일-링 사이의 필요한 파우어 라인을 만든 후에 사용하지 않는 공간에 레저바르 커패시터를 배치하지 않았음을 도시한다.
본 발명의 레저바르 커패시터 배열방법은 반도체 소자의 칩 에지부분에 시일 링을 부착하게 된다. 특히 메모리 소자에는 보통 게이트 커패시터인 charge 레저바르 커패시터를 각각의 파우어 별로 설치하게 되므로, 레저바르 커패시터를 증가시켜 소자의 파우어를 안정화시켜 반도체소자의 안정된 동작으로 인하여 생산성 향상에 크게 기여한다.

Claims (4)

  1. 반도체 소자의 레저바르 커패시터 배열방법에 있어서,
    칩에지의 빈자리를 찾아서 레저바르 커패시터를 부분적으로 배치하되,
    상기 레저바르 커패시터에는 메모리 셀에 속하는 코어 부분과 칩 에지의 시일링 사이에 전기적으로 파우어를 연결하고,
    시일-링과 메인 칩 사이에 레저바르 커패시터를 형성하는 것을 특징으로 하는 레저바르 커패시터 배열방법.
  2. 제 1 항에 있어서,
    상기 칩 에지부분의 남는 부분에 레저바르 커패시터가 양 사방으로 배치된 것을 특징으로 하는 레저바르 커패시터 배열방법.
  3. 제 1 항에 있어서,
    상기 시일 링과 메인 칩 사이에 공급되는 파우어의 배열이 평행한 구조인 것을 특징으로 하는 레저바르 커패시터 배열방법.
  4. 제 1 항에 있어서,
    상기 메인 칩의 파우어와 시일링을 통하는 파우어가 동시에 연결되는 것을 특징으로 하는 레저바르 커패시터 배열방법.
KR1019970081377A 1997-12-31 1997-12-31 레저바르커패시터의배열방법 KR100469911B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081377A KR100469911B1 (ko) 1997-12-31 1997-12-31 레저바르커패시터의배열방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081377A KR100469911B1 (ko) 1997-12-31 1997-12-31 레저바르커패시터의배열방법

Publications (2)

Publication Number Publication Date
KR19990061123A true KR19990061123A (ko) 1999-07-26
KR100469911B1 KR100469911B1 (ko) 2005-07-07

Family

ID=37303337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081377A KR100469911B1 (ko) 1997-12-31 1997-12-31 레저바르커패시터의배열방법

Country Status (1)

Country Link
KR (1) KR100469911B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958801B1 (ko) * 2007-04-30 2010-05-24 주식회사 하이닉스반도체 리저브 캐패시터를 구비하는 반도체 장치 및 그의 레이아웃방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334377B1 (ko) 2015-02-17 2021-12-02 삼성전자 주식회사 실링 영역 및 디커플링 커패시터 영역을 포함하는 반도체 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261210B1 (ko) * 1992-06-20 2000-07-01 윤종용 디커플링 커패시터의 형성방법
KR970013329A (ko) * 1995-08-29 1997-03-29 김광호 대용량 캐패시터를 가진 반주문형 반도체 장치
TW299564B (ko) * 1995-10-04 1997-03-01 Ibm
KR19980064432U (ko) * 1997-04-29 1998-11-25 김영환 캐패시터 내장형 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958801B1 (ko) * 2007-04-30 2010-05-24 주식회사 하이닉스반도체 리저브 캐패시터를 구비하는 반도체 장치 및 그의 레이아웃방법

Also Published As

Publication number Publication date
KR100469911B1 (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US7443224B2 (en) Multi-threshold MIS integrated circuit device and circuit design method thereof
KR100788222B1 (ko) 전원 및 접지배선 아래에 디커플링 캐패시터를 구비하는집적 회로
US20080258177A1 (en) method of manufacturing a semiconductor device and a semiconductor device
US6476459B2 (en) Semiconductor integrated circuit device with capacitor formed under bonding pad
US6591406B2 (en) Semiconductor apparatus including bypass capacitor having structure for making automatic design easy, and semiconductor apparatus layout method
JP2007059449A (ja) 半導体装置
KR19980024712A (ko) 반도체 집적 회로
US6430735B2 (en) Semiconductor integrated circuit having thereon on-chip capacitors
JPH11186497A (ja) 半導体集積回路装置
KR100469911B1 (ko) 레저바르커패시터의배열방법
JPH1012825A (ja) 半導体集積回路装置
US7884642B2 (en) System LSI
EP0853343A2 (en) Semiconductor memory device having novel layout pattern
JP2005516417A (ja) プログラム可能な電子処理装置用のマウント
JPS6173367A (ja) 半導体装置
US20090244948A1 (en) Embedded memory apparatus with reduced power ring area
US20040026715A1 (en) Package for a non-volatile memory device including integrated passive devices and method for making the same
JPS5972152A (ja) マスタスライス方式集積回路
JP2007194644A (ja) 半導体集積回路装置
JPS62210661A (ja) 半導体装置
KR0172398B1 (ko) 하이브리드 반도체 메모리 장치
KR100704584B1 (ko) 다중 배선층과 방습링을 갖는 반도체 장치
JPH02234460A (ja) 半導体集積回路装置
JPS58164260A (ja) マスタ−スライス型半導体装置
JPH0574945A (ja) セミカスタム集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee