KR19990057387A

KR19990057387A - Method for forming charge storage electrode of semiconductor device

Info

Publication number: KR19990057387A
Application number: KR1019970077438A
Authority: KR
Inventors: 신현상
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 1999-07-15

Abstract

본 발명은 반도체소자의 전하저장전극 형성방법에 관한 것으로, 고집적소자의 전하저장전극 형성공정에서 사용되는 실린더형 전하저장전극 형성을 위한 전면식각공정을 일반적으로 사용되는 압력보다 낮은 압력과 적절한 바이어스 전압을 사용하고, 적은 양의 Cl₂가스와 많은 양의 N₂가스를 사용하여 실시함으로써 상기 실린더형 전하저장전극의 측면의 식각을 방지하면서 식각공정의 정지없이 상부만 식각이 진행되도록하여 상기 실린더형 전하저장전극의 상부가 15。 보다 작은 기울기를 갖게 하여 소자의 전기적 특성을 향상하고, 정전용량을 증가시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a charge storage electrode of a semiconductor device, wherein a surface etching process for forming a cylindrical charge storage electrode used in a charge storage electrode forming process of a highly integrated device has a pressure lower than a pressure generally used and an appropriate bias voltage. By using a small amount of Cl ₂ gas and a large amount of N ₂ gas to prevent etching of the side surface of the cylindrical charge storage electrode while allowing the upper portion to be etched without stopping the etching process. The upper portion of the charge storage electrode has a slope smaller than 15 ° to improve the electrical characteristics of the device, increase the capacitance and thereby high integration of the semiconductor device.

Description

Method for forming charge storage electrode of semiconductor device

본 발명은 반도체소자의 전하저장전극 형성방법에 관한 것으로, 특히 실린더형 전하저장전극의 상부의 경사도를 완만하게 형성하여 전기적 특성을 향상시키고, 정전용량을 증대시키는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a charge storage electrode of a semiconductor device, and more particularly, to a technique of forming an inclined upper portion of a cylindrical charge storage electrode to improve electrical characteristics and increase capacitance.

최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.Recently, due to the trend toward higher integration of semiconductor devices, it is difficult to form capacitors with sufficient capacitance due to a decrease in cell size. In particular, a DRAM device including one MOS transistor and a capacitor has a word in a vertical and horizontal direction on a semiconductor substrate. Lines and bit lines are orthogonally arranged, a capacitor is formed over two gates, and a contact hole is formed in the center of the capacitor.

이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.In this case, the capacitor mainly uses an oxide film, a nitride film, or an O.O. (oxide-nitride-oxide) film as a dielectric, using polycrystalline silicon as a conductor, and a capacitance of a capacitor that occupies a large area in a chip. While reducing the area, reducing the area becomes an important factor in the high integration of the DRAM device.

따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permittivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께) 로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.Therefore, C = (ε0 × εr × A) / T, where ε0 is the permittivity of vacuum, εr is the dielectric constant of the dielectric film, A is the surface area of the capacitor, and T is the thickness of the dielectric film. In order to increase the capacitance C of the displayed capacitor, a material having a high dielectric constant is used as the dielectric, a thin dielectric film is formed, or the surface area of the capacitor is increased.

그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.However, these methods all have their problems.

즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta2O5, TiO2 또는 SrTiO3 등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압 등과 같은 신뢰도 및 박막특성 등이 확실하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.In other words, dielectric materials having high dielectric constants, such as Ta2O5, TiO2 or SrTiO3, have been studied, but reliability and thin film characteristics such as junction breakdown voltage of these materials have not been clearly confirmed, making it difficult to apply them to real devices. Difficult, reducing the thickness of the dielectric film seriously affects the reliability of the capacitor by breaking the dielectric film during device operation.

더욱이, 캐패시터의 전하저장전극의 표면적을 증가시키기 위하여, 다결정실리콘층을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(pin)구조로 형성하거나, 콘택의 상부에 실린더형의 전하저장전극을 형성하는 등의 방법을 사용하기도 한다.Further, in order to increase the surface area of the charge storage electrode of the capacitor, a polysilicon layer is formed in multiple layers and then formed into a pin structure through which they are connected to each other, or a cylindrical charge storage electrode is formed on the contact. It may be used a method such as forming.

그러나, 상기와 같은 종래기술에 따른 반도체소자의 전하저장전극 형성방법은, 스텝커버리지(step-coverage)에 의해 양가장자리가 둥근형태로 증착된 실린더형 전하저장전극 형성용 도전체를 전면식각하여 실린더형 전하저장전극을 형성하는 경우에 상기 전면식각공정에 취약한 상기 실린더형 전하저장전극의 상부에 양가장자리 부분이 다량 식각되어 45。 이상의 날카로운 형태를 나타내게 되어 누설전류와 같이 전기적인 특성을 악화시키는 문제점이 있다. (도 1, 도 2 참조)However, in the method of forming a charge storage electrode of a semiconductor device according to the prior art as described above, a cylinder is formed by etching the entire surface of a cylindrical charge storage electrode forming conductor deposited with rounded edges by step-coverage. In the case of forming the charge storage electrode, both edge portions are etched on the upper portion of the cylindrical charge storage electrode, which is vulnerable to the front etching process, resulting in a sharp shape of 45 ° or more, thereby deteriorating electrical characteristics such as leakage current. There is this. (See Figs. 1 and 2)

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 실린더형 전하저장전극 형성을 위한 식각공정시 실린더형 전하저장전극의 상부 양가장자리부분의 식각속도를 제어하여 상기 실린더형 전하저장전극의 상부 양가장자리부분의 기울기를 완만하게 형성하여 전기적 특성을 향상시키고, 정전용량을 증대시키는 반도체소자의 전하저장전극 형성방법을 제공하는데 그 목적이 있다.The present invention is to solve the above problems of the prior art, by controlling the etching rate of the upper edge portion of the cylindrical charge storage electrode during the etching process for forming the cylindrical charge storage electrode, the upper amount of the cylindrical charge storage electrode It is an object of the present invention to provide a method of forming a charge storage electrode of a semiconductor device in which the slope of the edge is gently formed to improve electrical characteristics and increase capacitance.

도 1 및 도 2 는 종래기술에 따른 반도체소자의 전하저장전극 형성방법을 나타낸 단면도.1 and 2 are cross-sectional views showing a charge storage electrode forming method of a semiconductor device according to the prior art.

도 3 은 본 발명에 따른 반도체소자의 전하저장전극 형성방법을 나타낸 단면도.3 is a cross-sectional view showing a charge storage electrode forming method of a semiconductor device according to the present invention.

이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 전하저장전극 형성방법은,In order to achieve the above object, the charge storage electrode forming method of a semiconductor device according to the present invention,

실린더형 전하저장전극 형성방법에 있어서,In the cylindrical charge storage electrode forming method,

상기 실린더형 전하저장전극의 측벽 형성시 상기 실린더형 전하저장전극의 상부에 대하여 수직한 방향으로 전면식각공정이 실시되어 상기 전하저장전극의 상부 가장자리의 기울기를 완만하게 하는 공정을 포함하는 것을 특징으로 한다.And forming a sidewall of the cylindrical charge storage electrode in such a manner that an entire surface etching process is performed in a direction perpendicular to the upper portion of the cylindrical charge storage electrode to smooth the slope of the upper edge of the charge storage electrode. do.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 3 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.3 is a cross-sectional view illustrating a method of forming a storage electrode of a semiconductor device according to the present invention.

먼저, 반도체기판에 트랜지스터를 구비하고, 그 상부에 전체적으로 평탄화용 절연막을 형성하고, 전하저장전극용 마스크를 이용한 식각공정으로 상기 평탄화용 절연막의 일정부분을 식각하여 상기 트랜지스터의 소오스/드레인용 확산영역이 노출된 콘택홀을 형성하고, 제1다결정실리콘 및 희생산화막을 증착한 후, 전하저장전극 마스크를 이용한 식각공정으로 상기 희생산화막과 제1다결정실리콘을 식각하여 희생산화막과 제1다결정실리콘 패턴을 형성하고, 전체구조 상부에 제2다결정실리콘을 증착한다.First, a transistor is provided on a semiconductor substrate, and a planarization insulating film is formed on the entire surface, and a portion of the planarization insulating film is etched by an etching process using a mask for charge storage electrode, so that the source / drain diffusion region of the transistor is etched. The exposed contact hole is formed, the first polysilicon and the sacrificial oxide film are deposited, and the sacrificial oxide film and the first polycrystalline silicon are etched by an etching process using a charge storage electrode mask to form the sacrificial oxide film and the first polycrystalline silicon pattern. The second polysilicon is deposited on the entire structure.

다음, 상기 제2다결정실리콘을 마스크없이 전면식각방법으로 식각하여 상기 희생산화막과 제1다결정실리콘의 패턴의 측벽에 제2다결정실리콘 스페이서를 형성한다. 이때, 상기 식각공정은 티.씨.피.(transform coupled plasma, 이하 TCP 라함) 장비를 사용하여 이온의 직진성을 향상시킴으로써 식각이 전하저장전극의 상부에 수직한 방향으로만 진행되도록 압력을 4 ∼ 6mtorr 로 설정하고, Cl₂가스의 양은 40 ∼ 50 sccm을 사용한다. 또한, 상기 제2다결정실리콘 스페이서의 사이드(side)를 보호할 목적으로 N₂가스를 6 ∼ 8 sccm을 사용한다. 여기서, 상기 식각공정시 40 ∼ 50W의 바이어스 전력(bias power)을 사용함으로써 상기 제2다결정실리콘 스페이서의 사이드 쪽으로의 식각은 진행되지 않고, 상부의 식각은 폴리머(polymer)에 의해 식각공정이 정지되는 것을 방지하였으며, 소오스 전력(source power)은 300 ∼ 450 W를 사용함으로써 이온의 직진성을 방해하지 않을 정도의 플라즈마 밀도가 형성되도록 하여 상기 실리콘형 전하저장전극 상부가 10 ∼ 15。의 기울기를 갖도록 한다. (도 3참조)Next, the second polysilicon is etched by the entire surface etching method without a mask to form a second polycrystalline silicon spacer on sidewalls of the pattern of the sacrificial oxide film and the first polycrystalline silicon. In this case, the etching process is performed by using a T. C. (transform coupled plasma, hereinafter referred to as TCP) equipment to improve the linearity of the ions so that the etching proceeds only in a direction perpendicular to the upper portion of the charge storage electrode. It is set to 6 mtorr, the amount of Cl ₂ gas is used 40 to 50 sccm. In addition, for the purpose of protecting the side of the second polysilicon spacer, 6 to 8 sccm of N ₂ gas is used. Here, the etching process toward the side of the second polysilicon spacer does not proceed by using a bias power of 40 to 50W during the etching process, and the etching of the upper portion is stopped by the polymer. The source power is 300 to 450 W so that the plasma density is formed so as not to interfere with the linearity of the ions so that the top of the silicon type charge storage electrode has a slope of 10 to 15 °. . (See Fig. 3)

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 전하저장전극 형성방법은, 고집적소자의 전하저장전극 형성공정에서 사용되는 실린더형 전하저장전극 형성을 위한 전면식각공정을 일반적으로 사용되는 압력보다 낮은 압력과 적절한 바이어스 전압을 사용하고, 적은 양의 Cl₂가스와 많은 양의 N₂가스를 사용하여 실시함으로써 상기 실린더형 전하저장전극의 측면의 식각을 방지하면서 식각공정의 정지없이 상부만 식각이 진행되도록하여 상기 실린더형 전하저장전극의 상부가 15。 보다 작은 기울기를 갖게 하여 반도체소자의 전기적 특성을 향상하고, 정전용량을 증대시키는 이점이 있다.As described above, in the method of forming a charge storage electrode of a semiconductor device according to the present invention, a pressure lower than a pressure generally used in a front surface etching process for forming a cylindrical charge storage electrode used in a charge storage electrode forming process of a highly integrated device. And an appropriate bias voltage, and using a small amount of Cl ₂ gas and a large amount of N ₂ gas to prevent etching of the side surface of the cylindrical charge storage electrode, so that only the upper portion of the cylindrical etching process can be etched without stopping the etching process. Thus, the upper portion of the cylindrical charge storage electrode has an inclination smaller than 15 °, thereby improving the electrical characteristics of the semiconductor device and increasing the capacitance.

Claims

In the cylindrical charge storage electrode forming method,

Forming a sidewall of the cylindrical charge storage electrode, wherein the entire surface etching process is performed in a direction perpendicular to the upper portion of the cylindrical charge storage electrode to smooth the slope of the upper edge of the charge storage electrode. Method for forming a charge storage electrode.

The method of claim 1,

The front etching process is a method for forming a charge storage electrode of a semiconductor device, characterized in that performed using TCP equipment.

The method of claim 1,

The front etching process is performed using a bias power of 40-50W and a source power of 300-450W at a pressure of 4-6 mtorr.

The method of claim 1,

The front surface etching process is performed using a 40 to 50 sccm Cl ₂ gas and 6 to 8 sccm N ₂ gas, the charge storage electrode forming method of a semiconductor device.

The method of claim 1,

And the upper portion of the cylindrical charge storage electrode has a slope of 10 to 15 degrees.