KR19990056733A - Method for manufacturing gate insulating film of semiconductor device - Google Patents
Method for manufacturing gate insulating film of semiconductor device Download PDFInfo
- Publication number
- KR19990056733A KR19990056733A KR1019970076744A KR19970076744A KR19990056733A KR 19990056733 A KR19990056733 A KR 19990056733A KR 1019970076744 A KR1019970076744 A KR 1019970076744A KR 19970076744 A KR19970076744 A KR 19970076744A KR 19990056733 A KR19990056733 A KR 19990056733A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- gate insulating
- silicon
- silicon nitride
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 기가디램(GIGA DRAM)급에 적용할 수 있는 반도체 소자의 게이트 절연막 제조방법을 개시한다.The present invention discloses a method for manufacturing a gate insulating film of a semiconductor device applicable to a GIGA DRAM class.
개시된 본 발명은, 반도체 기판과 게이트 전극 사이에 개재되는 반도체 소자의 게이트 절연막으로서, 상기 게이트 절연막은 실리콘 질산화막, 실리콘 산화막이 교대로 적층된 구조인 것을 특징으로 한다.The disclosed invention is a gate insulating film of a semiconductor device interposed between a semiconductor substrate and a gate electrode, wherein the gate insulating film has a structure in which a silicon nitride oxide film and a silicon oxide film are alternately stacked.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 기가디램(GIGA DRAM)급에 적용할 수 있는 반도체 소자의 게이트 절연막 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a gate insulating film of a semiconductor device applicable to a GIGA DRAM class.
일반적으로, 게이트 절연막이라 함은, 반도체 기판과 게이트 전극 사이에 게재되는 막으로서, 매우 박막화가 가능하고, 절연 특성이 우수한 막이 이용된다.In general, a gate insulating film is a film that is interposed between a semiconductor substrate and a gate electrode, and a film that can be made extremely thin and has excellent insulation characteristics is used.
이에 따라, 종래에는 게이트 절연막으로 실리콘 산화막(SiO2)과 절연 특성이 우수한막을 이용한다.Accordingly, conventionally, a silicon oxide film (SiO 2 ) and a film excellent in insulating properties are used as the gate insulating film.
그러나, 실리콘 산화막으로 된 게이트 절연막은 16MDRAM, 64MDRAM, 256MDRAM급에서는 용이하게 사용할 수 있으나, 더 박막을 요하는 기가디램급에서는 게이트 절연막으로 사용하기 어렵다.However, the gate insulating film made of the silicon oxide film can be easily used in the 16MDRAM, 64MDRAM, and 256MDRAM classes, but it is difficult to use the gate insulating film in the giga DRAM class that requires a thinner film.
보다 구체적으로 설명하면, 상기 실리콘 산화막은 70 내지 100Å 두께를 요하는 16MDRAM, 64MDRAM, 256MDRAM에서는 도 1에 도시된 바와 같이 비교적 안정된 구조에 의하여, 반도체 기판과 게이트 전극간을 절연시킬 수 있다. 그러나, 50Å 이하의 두께를 요하는 기가디램에서는 그 절연 특성이 급격히 떨어져, 게이트 절연막으로 사용하기 어렵다.More specifically, the silicon oxide film may insulate the semiconductor substrate from the gate electrode by a relatively stable structure as shown in FIG. However, in a giga DRAM which requires a thickness of 50 kPa or less, its insulating property is sharply degraded, making it difficult to use as a gate insulating film.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 50Å 이하의 두께를 유지하면서도, 절연 특성을 확보할 수 있는 반도체 소자의 게이트 절연막 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method for manufacturing a gate insulating film of a semiconductor device capable of solving the above-described problems and securing insulating properties while maintaining a thickness of 50 dB or less.
도 1은 일반적인 실리콘 산화막(SiO2)의 구조식을 나타낸 도면.1 is a view showing a structural formula of a typical silicon oxide film (SiO 2 ).
도 2는 본 발명에 따른 실리콘 질산화막(SiON)의 구조식을 나타낸 도면.Figure 2 is a view showing the structural formula of a silicon nitride oxide (SiON) according to the present invention.
도 3은 실리콘 산화막과 실리콘 질산화막의 산화 속도를 보여주는 그래프.3 is a graph showing the oxidation rate of the silicon oxide film and silicon nitride oxide film.
도 4는 본 발명의 실시예에 따른 게이트 절연막 제조시의 온도 프로파일을 나타낸 그래프.4 is a graph showing a temperature profile in the manufacture of a gate insulating film according to an embodiment of the present invention.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 반도체 기판과 게이트 전극 사이에 개재되는 반도체 소자의 게이트 절연막 제조방법으로서, 상기 반도체 기판상에 실리콘 질산화막을 증착하는 단계; 상기 실리콘 질산화막을 산화시키어, 실리콘 질산화막 상부에 실리콘 산화막을 형성하는 단계; 및 상기 실리콘 질산화막을 증착하는 단계와 상기 실리콘 산화막을 형성하는 단계를 적어도 한 번 이상 반복 실시하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object of the present invention, according to an embodiment of the present invention, a method of manufacturing a gate insulating film of a semiconductor device interposed between a semiconductor substrate and a gate electrode, comprising the steps of: depositing a silicon nitride oxide film on the semiconductor substrate; Oxidizing the silicon nitride oxide film to form a silicon oxide film on the silicon nitride oxide film; And repeating at least one or more steps of depositing the silicon nitride oxide film and forming the silicon oxide film.
본 발명에 의하면, 게이트 절연막을 실리콘 질산화막과, 실리콘 질산화막 표면을 산화시킨 실리콘 산화막으로 형성하여, 박막을 요하면서 높은 절연 특성을 요구하는 기가디램급에 사용할 수 있다.According to the present invention, the gate insulating film is formed of a silicon nitride oxide film and a silicon oxide film obtained by oxidizing the surface of the silicon nitride oxide film, and can be used for a giga DRAM class requiring a thin film and requiring high insulating properties.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 2는 본 발명에 따른 SiON막의 구조식을 나타낸 도면이고, 도 3은 실리콘 산화막과 실리콘 질산화막의 산화 속도를 보여주는 그래프이고, 도 4는 본 발명의 실시예에 따른 게이트 절연막 제조시의 온도 프로파일을 나타낸 그래프이다.2 is a view showing a structural formula of a SiON film according to the present invention, Figure 3 is a graph showing the oxidation rate of the silicon oxide film and silicon nitride oxide film, Figure 4 is a gate insulating film manufacturing according to an embodiment of the present invention A graph showing the temperature profile.
본 실시예에서는 게이트 절연막으로, 막 치밀도가 우수한 실리콘 질산화막(SiON)을 포함하는 적층 산화막을 이용한다.In this embodiment, a laminated oxide film containing a silicon nitride oxide (SiON) having excellent film density is used as the gate insulating film.
즉, 실리콘 질산화막은 도 2에 도시된 바와 같이, 실리콘 산화막(도 1 참조) 보다 막의 치밀성이 더 우수하다. 이에따라, 50Å이하로 박막화하여도 그 구조적 특성이 불변하여, 절연 특성이 유지된다.That is, as shown in FIG. 2, the silicon nitride oxide film has better density than the silicon oxide film (see FIG. 1). Accordingly, even when the film is thinned to 50 mV or less, its structural characteristics remain unchanged, and its insulating characteristics are maintained.
또한, 실리콘 질산화막은 실리콘 산화막에 비하여 산화 속도가 느리다. 이에 대하여는 도 3에 자세히 나타내져 있다. 도 3은 실리콘 산화막을 산화막의 산화속도(A)와 실리콘 질산화막의 산화 속도(B)를 비교하여 나타낸 것으로, 실리콘 질산화막이 실리콘 산화막에 비하여 산화속도가 느림을 알 수 있다.In addition, the silicon nitride oxide film has a lower oxidation rate than the silicon oxide film. This is illustrated in detail in FIG. 3. 3 shows a comparison of the oxidation rate (A) of the oxide film with the oxidation rate (B) of the silicon nitride oxide film, and the oxidation rate of the silicon oxide film is slower than that of the silicon oxide film.
이러한 원리를 이용하여, 본 실시예에서는 실리콘 질산화막과, 실리콘 질산화막을 산화시킨 실리콘 산화막을 교대로 적층하여 게이트 절연막으로 이용한다. 즉, 실리콘 질산화막이 시간당 산화속도가 느리므로, 예를들어 종래와 동일한 시간동안 산화공정을 진행하여도, 실리콘 질산화막의 표면에는 박막의 실리콘 산화막이 성장될 것이다. 이때, 실리콘 질화막 표면에 성장된 실리콘 산화막은 실리콘 질산화막의 접촉 특성 및 스트레스를 차단하는 역할을 한다. 따라서, 동일한 시간동안 산화 공정을 진행하여도, 종래보다 박막의 게이트 절연막을 형성하게 된다.By using this principle, in this embodiment, a silicon nitride oxide film and a silicon oxide film obtained by oxidizing the silicon nitride oxide film are alternately stacked to use as a gate insulating film. That is, since the silicon nitride oxide has a slow oxidation rate per hour, for example, even if the oxidation process is performed for the same time as in the prior art, a thin silicon oxide film will be grown on the surface of the silicon nitride oxide film. At this time, the silicon oxide film grown on the silicon nitride film surface serves to block the contact characteristics and stress of the silicon nitride film. Therefore, even if the oxidation process is performed for the same time, the gate insulating film of the thin film is formed more conventionally.
이와같이, 실리콘 질산화막과 실리콘 산화막이 교대로 적층된 게이트 절연막을 제조하기 위하여는, 도 4에 도시된 바와 같이, 게이트 절연막이 형성될 실리콘 기판(도시되지 않음)을 약 600℃의 온도 범위로 유지되고 있는 로(furnace)에 장입한다. 그후, 일정시간, 예를들어 10분 동안 안정화시킨다(A1) 그리고나서, 램프(ramp)를 가동하여 로내의 온도를 약 900℃로 상승시킨다.(A2) 이런 온도 조건하에서, 실리콘 질산화막 및 실리콘 산화막을 교대로 성장시킨다.(A3) 이때, 실리콘 질산화막은 약 14분 동안 성장되고, 실리콘 산화막은 약 45분동안 성장된다. 여기서, 실리콘 산화막을 약 45분간 성장시켜도, 실리콘 질화막상에 성장되는 두께는 경미하다. 본 실시예에서는 실리콘 질산화막과 실리콘 산화막은 약 3번에 걸쳐 반복 성장시킨다. 그후, 램프의 가동을 서서히 다운(down)시켜 로내의 온도를 약 600℃로 감소시키고(A4), 일정 시간동안 안정화를 시킨다. 그 다음, 실리콘 기판을 반출한다.(A5) 그후, 소정의 어닐링 공정을 진행하여, 막을 더욱 안정화한다.As described above, in order to manufacture a gate insulating film in which a silicon nitride oxide film and a silicon oxide film are alternately stacked, as shown in FIG. 4, a silicon substrate (not shown) on which a gate insulating film is to be formed is maintained at a temperature range of about 600 ° C. FIG. I charge it into the furnace which is becoming. Thereafter, it is stabilized for a certain time, for example, for 10 minutes (A1), and then a ramp is activated to raise the temperature in the furnace to about 900 ° C. (A2) Under these temperature conditions, the silicon oxynitride film and silicon The oxide films are alternately grown. (A3) At this time, the silicon nitride oxide film is grown for about 14 minutes, and the silicon oxide film is grown for about 45 minutes. Here, even when the silicon oxide film is grown for about 45 minutes, the thickness grown on the silicon nitride film is slight. In this embodiment, the silicon nitride oxide film and the silicon oxide film are repeatedly grown about three times. Thereafter, the operation of the lamp is gradually lowered to reduce the temperature in the furnace to about 600 ° C. (A4) and to stabilize for a certain time. Then, the silicon substrate is taken out. (A5) Thereafter, a predetermined annealing process is performed to further stabilize the film.
이와같이, 게이트 절연막으로 실리콘 질산화막과 실리콘 산화막을 교대로 적층하여 형성하면, 막질이 조밀하고 박막 상태에서도 절연 특성이 우수한 실리콘 질산화막이 포함되어, 50Å 이하의 두께로도 충분히 절연특성을 확보할 수 있다.In this way, when the silicon nitride oxide film and the silicon oxide film are alternately stacked with the gate insulating film, a silicon nitride oxide film having a high film quality and excellent insulating properties even in a thin film state is included, and sufficient insulating properties can be ensured even at a thickness of 50 GPa or less. have.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 게이트 절연막을 실리콘 질산화막과, 실리콘 질산화막 표면을 산화시킨 실리콘 산화막으로 형성하여, 박막을 요하면서 높은 절연 특성을 요구하는 기가디램급에 사용할 수 있다.As described in detail above, according to the present invention, the gate insulating film is formed of a silicon oxynitride film and a silicon oxide film oxidized on the surface of the silicon nitrate film, so that the gate insulating film can be used for a giga DRAM class requiring a high insulating property while requiring a thin film. have.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076744A KR19990056733A (en) | 1997-12-29 | 1997-12-29 | Method for manufacturing gate insulating film of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970076744A KR19990056733A (en) | 1997-12-29 | 1997-12-29 | Method for manufacturing gate insulating film of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990056733A true KR19990056733A (en) | 1999-07-15 |
Family
ID=66171882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970076744A KR19990056733A (en) | 1997-12-29 | 1997-12-29 | Method for manufacturing gate insulating film of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990056733A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101014938B1 (en) * | 2006-04-03 | 2011-02-15 | 어플라이드 머티어리얼스, 인코포레이티드 | Silicon oxynitride gate dielectric formation using multiple annealing steps |
-
1997
- 1997-12-29 KR KR1019970076744A patent/KR19990056733A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101014938B1 (en) * | 2006-04-03 | 2011-02-15 | 어플라이드 머티어리얼스, 인코포레이티드 | Silicon oxynitride gate dielectric formation using multiple annealing steps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100358056B1 (en) | Method of forming a gate dielectric film in a semiconductor device | |
| KR950001151B1 (en) | Manufacturing method of semiconductor device | |
| KR0131448B1 (en) | Semiconductor device with capacitor insulating film and method for fabricating that | |
| JPH11289006A (en) | Method for formation of trench isolation in integrated circuit | |
| JPS6050950A (en) | Method of producing dielectric material | |
| KR100195355B1 (en) | Semiconductor device manufacturing method including dry oxidation | |
| JPH06204496A (en) | Method for growing high-quality oxide film | |
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| US7364965B2 (en) | Semiconductor device and method of fabrication | |
| US6753229B1 (en) | Multiple-thickness gate oxide formed by oxygen implantation | |
| US4584205A (en) | Method for growing an oxide layer on a silicon surface | |
| US20060244098A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| KR100455737B1 (en) | Gate oxide film formation method of semiconductor device | |
| US6482690B2 (en) | Method for fabricating semiconductor device | |
| JPH10178170A (en) | Semiconductor device and its manufacture | |
| US4461072A (en) | Method for preparing an insulated gate field effect transistor | |
| KR19990056733A (en) | Method for manufacturing gate insulating film of semiconductor device | |
| KR100318456B1 (en) | A method for forming tantalum oxide capacitor in semiconductor device | |
| KR0165856B1 (en) | Method for manufacturing deposited tunneling oxide | |
| KR20050060268A (en) | Method for fabrication of transistor having sonos structure | |
| KR100347142B1 (en) | Fabricating method of dielectric film | |
| KR0119965B1 (en) | Oxidation method of semiconductor device | |
| KR100274353B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100230395B1 (en) | Forming method of semiconductor capacitor | |
| KR100351982B1 (en) | Manufacturing method for insulator flim on semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |