KR20050060268A - Method for fabrication of transistor having sonos structure - Google Patents
Method for fabrication of transistor having sonos structure Download PDFInfo
- Publication number
- KR20050060268A KR20050060268A KR1020030091846A KR20030091846A KR20050060268A KR 20050060268 A KR20050060268 A KR 20050060268A KR 1020030091846 A KR1020030091846 A KR 1020030091846A KR 20030091846 A KR20030091846 A KR 20030091846A KR 20050060268 A KR20050060268 A KR 20050060268A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- forming
- nitride film
- nitride
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005121 nitriding Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 abstract description 8
- 238000011109 contamination Methods 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Abstract
본 발명은 질화막 내에 존재하는 오염원으로 인한 전하의 리텐션 타임 감소를 방지할 수 있는 SONOS 구조의 트랜지스터 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 제1산화막을 형성하는 단계; 상기 제1산화막의 일부를 질화시켜 질화막을 형성하는 단계; 상기 질화막 상에 제2산화막을 형성하는 단계; 상기 제2산화막 상에 게이트 전도막을 형성하는 단계; 상기 게이트 전도막과 상기 제2산화막 및 상기 질화막을 선택적으로 식각하여 게이트 전도막/제2산화막/질화막/제1산화막의 구조의 갖는 게이트 전극 패턴을 형성하는 단계; 및 상기 게이트 전극 패턴의 양측에 얼라인되는 상기 기판에 소오스/드레인을 형성하는 단계를 포함하는 SONOS 구조를 갖는 트랜지스터 제조 방법을 제공한다.The present invention is to provide a transistor manufacturing method of the SONOS structure that can prevent the reduction of the retention time of the charge due to the contamination source present in the nitride film, the present invention comprises the steps of: forming a first oxide film on the substrate; Nitriding a portion of the first oxide film to form a nitride film; Forming a second oxide film on the nitride film; Forming a gate conductive film on the second oxide film; Selectively etching the gate conductive film, the second oxide film and the nitride film to form a gate electrode pattern having a structure of a gate conductive film / second oxide film / nitride film / first oxide film; And forming a source / drain on the substrate that is aligned at both sides of the gate electrode pattern.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 비휘발성 메모리 소자의 플라즈마 질화처리(Plasma nitridation)를 이용한 SONOS(Silicon Oxide Nitride Oxide Silicon) 구조의 트랜지스터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a transistor having a silicon oxide nitride oxide (SONOS) structure using plasma nitridation of a nonvolatile memory device.
반도체 메모리 중 최근에 가장 많이 연구되고 있는 것이 비휘발성 메모리인 SONOS 소자이다.Recently, the most researched semiconductor memory is a SONOS device which is a nonvolatile memory.
SONOS와 플래시(Flash) 메모리의 차이점은 구조적인 측면에서, 플래시 메모리에서는 플로팅 게이트(Floating gate)를 적용하여 이곳에 전하를 저장하는 반면, SONOS에서는 질화막에 전하를 저장시키게 된다.The difference between SONOS and Flash memory is that from a structural point of view, in flash memory, a floating gate is applied to store charge therein, while in SONOS, charge is stored in a nitride film.
플래시 메모리에서는 플로팅 게이트로 폴리실리콘을 사용하기 때문에 만약 이곳에 한개의 결함(Defect)이라도 존재한다면 전하의 리텐션 타임(Retention time)이 현저하게 떨어지는 반면, SONOS에서는 상술한 바와 같이 폴리실리콘 대신 질화막을 적용하기 때문에 공정상 결함에 그 민감성이 상대적으로 작아지게 되는 이점이 있다.In flash memory, polysilicon is used as the floating gate, so if any defect is present, the retention time of the charge drops significantly, whereas in SONOS, a nitride film is used instead of polysilicon as described above. The application has the advantage that the sensitivity to process defects is relatively small.
또한, 플래시 메모리에서 플로팅 게이트 하부에 약 70Å 이상의 두께를 갖는 터널 산화막(Tunnel oxide)을 적용하기 때문에 저전압 동작(Low voltage operation) 및 고속(High speed) 동작을 구현하는데 한계가 있다. 하지만, SONOS는 질화막 하부에 다이렉트 터널링 산화막(Direct tunneling oxide)을 적용하기 때문에 저전압, 저파워(Low power) 및 고속 동작의 메모리 소자의 구현이 가능하게 한다.In addition, since a tunnel oxide film having a thickness of about 70 GPa or more is applied to the lower portion of the floating gate in the flash memory, there is a limit in implementing low voltage operation and high speed operation. However, since SONOS applies a direct tunneling oxide under the nitride layer, it is possible to implement memory devices having low voltage, low power, and high speed operation.
도 1a 내지 도 1c는 종래기술에 따른 SONOS 구조를 갖는 트랜지스터 제조 공정을 도시한 단면도로서, 이를 참조하여 종래의 SONOS 공정을 살펴 본다.1A to 1C are cross-sectional views illustrating a transistor manufacturing process having a SONOS structure according to the prior art, and a conventional SONOS process will be described with reference thereto.
도 1a에 도시된 바와 같이, 소자 분리막 및 웰 등의 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(100) 상에 다이렉트 터널링 산화막(101)과 질화막(102)과 산화막(103) 및 게이트 전도막(104)을 차례로 증착한다. 산화막(103)은 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 함) 방식을 이용하여 증착한다.As shown in FIG. 1A, a direct tunneling oxide film 101, a nitride film 102, an oxide film 103, and a gate conductive film (on a substrate 100 having various elements for forming semiconductor devices such as an isolation layer and a well) are formed. 104) is deposited one after the other. The oxide film 103 is deposited by using chemical vapor deposition (hereinafter, referred to as CVD).
이어서, 도 1b에 도시된 바와 같이, 게이트 전극 패턴 형성을 위한 마스크 패턴(도시하지 않음)을 형성한 후, 마스크 패턴을 식각마스크로 게이트 전도막(104)과 산화막(103)과 질화막(102)을 차례로 식각하여 게이트 전도막(104)/산화막(103)/질화막(102)/다이렉트 터널링 산화막(101)의 적층 구조를 갖는 게이트 전극 패턴을 형성한다. 마스크 패턴을 제거한 다음, 세정 및 재산화(Reoxidation) 공정을 실시한다.Subsequently, as shown in FIG. 1B, after forming a mask pattern (not shown) for forming the gate electrode pattern, the gate pattern 104, the oxide film 103, and the nitride film 102 are formed using the mask pattern as an etch mask. Is sequentially etched to form a gate electrode pattern having a laminated structure of the gate conductive film 104, the oxide film 103, the nitride film 102 and the direct tunneling oxide film 101. After the mask pattern is removed, a cleaning and reoxidation process is performed.
이어서, 도 1c에 도시된 바와 같이, 이온주입 공정을 실시하여 게이트 전극 패턴의 측면에 얼라인된 기판(100)에 소오스/드레인(105)을 형성한 후, 게이트 전극 측면에 스페이서(106)를 형성함으로써, SONOS 구조의 트랜지스터가 완성된다.Subsequently, as illustrated in FIG. 1C, an ion implantation process is performed to form the source / drain 105 on the substrate 100 aligned with the side of the gate electrode pattern, and then the spacer 106 is formed on the side of the gate electrode. By forming, the transistor of SONOS structure is completed.
하지만, 전술한 바와 같이 이루어지는 종래의 SONOS 구조 형성 공정에서는 그 형성 공정이 비교적 복잡하고, 질화막(102)의 질(Quality)에 따라 전하의 저장 능력이 크게 의존하게 된다.However, in the conventional SONOS structure forming process made as described above, the forming process is relatively complicated, and the storage capacity of the electric charge is largely dependent on the quality of the nitride film 102.
특히, 질화막(102)의 증착시 소스가스에 함유된 H2, Cl 및 C 등이 함계 막내에 포함되게 되는데, 이런 오염원들이 전하의 리텐션 타임을 감소시키는 문제점이 있다.In particular, when the nitride film 102 is deposited, H 2 , Cl, and C contained in the source gas are included in the boundary film. Such contaminants reduce the retention time of the charge.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 질화막 내에 존재하는 오염원으로 인한 전하의 리텐션 타임 감소를 방지할 수 있는 SONOS 구조의 트랜지스터 제조 방법을 제공하는데 그 목적이 있다. The present invention proposed to solve the problems of the prior art as described above, an object of the present invention is to provide a transistor manufacturing method of the SONOS structure that can prevent the retention time of the charge due to the contamination source present in the nitride film.
상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 제1산화막을 형성하는 단계; 상기 제1산화막의 일부를 질화시켜 질화막을 형성하는 단계; 상기 질화막 상에 제2산화막을 형성하는 단계; 상기 제2산화막 상에 게이트 전도막을 형성하는 단계; 상기 게이트 전도막과 상기 제2산화막 및 상기 질화막을 선택적으로 식각하여 게이트 전도막/제2산화막/질화막/제1산화막의 구조의 갖는 게이트 전극 패턴을 형성하는 단계; 및 상기 게이트 전극 패턴의 양측에 얼라인되는 상기 기판에 소오스/드레인을 형성하는 단계를 포함하는 SONOS 구조를 갖는 트랜지스터 제조 방법을 제공한다.The present invention to solve the above problems, forming a first oxide film on a substrate; Nitriding a portion of the first oxide film to form a nitride film; Forming a second oxide film on the nitride film; Forming a gate conductive film on the second oxide film; Selectively etching the gate conductive film, the second oxide film and the nitride film to form a gate electrode pattern having a structure of a gate conductive film / second oxide film / nitride film / first oxide film; And forming a source / drain on the substrate that is aligned at both sides of the gate electrode pattern.
본 발명에서는 전하 저장 영역으로 사용되는 질화막의 종래의 소스가스를 이용한 증착 방식을 이용하지 않고 플라즈마를 이용한 질화처리를 이용함으로써, 종래의 SONOS 구조에서 질화막 증착시 소스가스로부터 발생하는 오염원(H2, Cl 및 C)에 의한 질화막 내의 결함을 통한 전하의 리텐션 타임 감소를 방지하고 우수한 질의 전하 저장 영역을 형성할 수 있도록 한다.In the present invention, by using the nitride treatment using plasma instead of the conventional deposition method using the source gas of the nitride film used as the charge storage region, the source of contamination (H 2 , It is possible to prevent the retention time of charges through defects in the nitride film caused by Cl and C) and to form an excellent quality charge storage region.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can more easily implement the present invention.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 SONOS 구조의 트랜지스터 제조 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 SONOS 구조의 형성 공정을 상세히 살펴본다.2A to 2E are cross-sectional views illustrating a transistor manufacturing process of a SONOS structure according to an embodiment of the present invention, and the process of forming the SONOS structure of the present invention will be described in detail with reference to this.
도 2a에 도시된 바와 같이, 소자 분리막 및 웰 등의 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(200) 상에 제1산화막(201)을 형성한다.As shown in FIG. 2A, a first oxide film 201 is formed on a substrate 200 on which various elements for forming semiconductor devices such as an isolation layer and a well are formed.
제1산화막(201)은 열산화막(Thermal oxide) 또는 증착에 의한 실리콘산화막을 적용할 수 있으며, 실리콘산화막(SiO2)의 유전율 3.9보다 높은 유전율을 갖는 절연막일 수도 있다. 제1산화막(201)은 150Å의 두께를 넘지 않도록 15Å ∼ 150Å의 두께로 형성하는 것이 바람직하다.The first oxide film 201 may be a thermal oxide film or a silicon oxide film by vapor deposition, and may be an insulating film having a dielectric constant higher than the dielectric constant of 3.9 of the silicon oxide film (SiO 2 ). The first oxide film 201 is preferably formed to a thickness of 15 kV to 150 kV so as not to exceed the thickness of 150 kV.
이어서, 도 2b에 도시된 바와 같이, 플라즈마를 이용한 질화 처리 공정을 실시하여 제1산화막(201) 상부의 일부를 질화막(202)으로 변화시켜 전하 저장 영역을 형성한다.Subsequently, as illustrated in FIG. 2B, a nitriding treatment process using plasma is performed to change a portion of the upper portion of the first oxide film 201 to the nitride film 202 to form a charge storage region.
이 때, 제1산화막(201)의 질화되는 두께는 전체 두께의 2/3를 넘지 않도록 한다.At this time, the nitrided thickness of the first oxide film 201 may not exceed two thirds of the total thickness.
질화 방법은 마이크로 웨이브(Microwave) 또는 고주파 플라즈마(Radio frequency plasma)를 이용한다. 소스가스로는 질소기(N)를 포함하는 가스를 사용한다.The nitriding method uses microwave or radio frequency plasma. As the source gas, a gas containing a nitrogen group (N) is used.
즉, 소스가스는 N2, NO, N2O, NH3 및 NF3로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 가스를 이용한다. 이 때, 질화 처리를 통해서 형성된 질화막(202) 내에서 질소기(N)의 농도는 5% ∼ 50% 정도가 되도록 하는 것이 바람직하다.That is, the source gas uses at least one gas selected from the group consisting of N 2 , NO, N 2 O, NH 3 and NF 3 . At this time, the concentration of the nitrogen group (N) in the nitride film 202 formed through the nitriding treatment is preferably about 5% to 50%.
이어서, 질화 처리를 통해 형성된 질화막(202)의 특성 향상을 위해 열처리 공정을 실시한다. 이 때, N2, O2, D2 및 D2O로 이루어진 그룹으로부터 선택된 어느 하나의 가스 분위기에서 실시하며, 600℃ ∼ 900℃의 온도 즉, 900℃ 이하의 온도에서 실시한다.Next, a heat treatment process is performed to improve the characteristics of the nitride film 202 formed through the nitriding treatment. At this time, it is carried out in any one gas atmosphere selected from the group consisting of N 2 , O 2 , D 2 and D 2 O, and is carried out at a temperature of 600 ° C. to 900 ° C., that is, 900 ° C. or less.
열처리시에는 급속열처리(Rapid Thermal Process; 이하 RTP라 함) 또는 퍼니스(Furnace)를 이용한 열처리를 이용한다.In the heat treatment, a rapid thermal process (hereinafter referred to as RTP) or a furnace (Furnace) is used.
보통의 질화막 예컨대 Si3N4는 CVD 방식으로 증착하게 되는데, 이 방법은 소스 가스에 함유된 H2, Cl 및 C 등이 증착 후에도 Si3N4 내에 결함으로 존재하기 때문에, 이후 전하의 리텐션 타임에 직접적인 영향을 주게 된다. 하지만, 본 발명에서는 증착이 아닌 플라즈마를 이용한 질화 처리를 이용하여 질화막(202)을 형성함으로써, Si3N4를 별도로 증착할 필요없이 특성이 우수한 질화막(202)을 형성할 수 있다. 즉, 소스 가스에서 유발되는 H2, Cl 및 C 등의 오염없이 플라즈마를 이용하여 제1산화막(201) 상부를 원하는 두께 만큼 또한 원하는 농도 만큼 질화시켜 형성할 수 있다.Normal nitride films such as Si 3 N 4 are deposited by CVD method, and since the H 2 , Cl, and C contained in the source gas are present as defects in Si 3 N 4 even after deposition, the retention of charges is then reduced. This will have a direct impact on time. However, in the present invention, the nitride film 202 is formed using a nitride treatment using plasma instead of vapor deposition, whereby the nitride film 202 having excellent properties can be formed without separately depositing Si 3 N 4 . That is, the upper portion of the first oxide film 201 may be nitrided by a desired thickness and a desired concentration by using plasma without contamination such as H 2 , Cl, and C caused from the source gas.
이어서, 도 2c에 도시된 바와 같이, 질화막(202) 상에 제2산화막(203) 및 게이트 전도막(204)을 차례로 증착한다. 제2산화막(203)은 열산화막 또는 CVD 등의 방식을 통한 증착에 의해 형성된 실리콘산화막을 적용할 수 있으며, 실리콘산화막(SiO2)의 유전율 3.9보다 높은 유전율을 갖는 절연막일 수도 있다. 제2산화막(203)은 200Å의 두께를 넘지 않도록 30Å ∼ 200Å의 두께로 형성하는 것이 바람직하다.Next, as shown in FIG. 2C, a second oxide film 203 and a gate conductive film 204 are sequentially deposited on the nitride film 202. The second oxide film 203 may be a silicon oxide film formed by deposition through a thermal oxide film or a CVD method, and may be an insulating film having a dielectric constant higher than the dielectric constant of 3.9 of the silicon oxide film (SiO 2 ). The second oxide film 203 is preferably formed to have a thickness of 30 kPa to 200 kPa so as not to exceed the thickness of 200 kPa.
제2산화막(203)은 게이트 전도막(204)로부터 질화 처리를 통해 형성된 하부의 질화막(202)을 아이솔레이션(Isolation)시켜 질화막(202)에 저장된 전하를 보존하게 하며, 게이트 전도막(204)으로부터 전계(Electric field)를 형성시키는 역할을 한다.The second oxide film 203 isolates the lower nitride film 202 formed through the nitriding treatment from the gate conductive film 204 to preserve charge stored in the nitride film 202, and from the gate conductive film 204. It serves to form an electric field.
이어서, 도 2d에 도시된 바와 같이, 게이트 전극 패턴 형성을 위한 마스크 패턴(도시하지 않음)을 형성한 후, 마스크 패턴을 식각마스크로 게이트 전도막(204)과 제2산화막(203)과 질화막(202)을 차례로 식각하여 게이트 전도막(204)/제2산화막(203)/질화막(202)/제1산화막(201)의 적층 구조를 갖는 게이트 전극 패턴을 형성한다. 마스크 패턴을 제거한 다음, 세정 및 재산화 공정을 실시한다.Subsequently, as shown in FIG. 2D, after forming a mask pattern (not shown) for forming the gate electrode pattern, the gate pattern 204, the second oxide film 203, and the nitride film ( The 202 is sequentially etched to form a gate electrode pattern having a stacked structure of the gate conductive film 204, the second oxide film 203, the nitride film 202, and the first oxide film 201. After the mask pattern is removed, cleaning and reoxidation processes are performed.
이어서, 도 2e에 도시된 바와 같이, 이온주입 공정을 실시하여 게이트 전극 패턴의 측면에 얼라인된 기판(200)에 소오스/드레인(205)을 형성한 후, 게이트 전극 측면에 스페이서(206)를 형성함으로써, SONOS 구조의 트랜지스터가 완성된다.Subsequently, as shown in FIG. 2E, an ion implantation process is performed to form a source / drain 205 on the substrate 200 aligned with the side of the gate electrode pattern, and then a spacer 206 is formed on the side of the gate electrode. By forming, the transistor of SONOS structure is completed.
전술한 바와 같이 이루어지는 본 발명은, 하부 제1산화막의 상부를 플라즈마를 이용하여 질화 처리하여 전하 저장 영역을 만듦으로써, 종래기술에서 문제시되고 있는 소스가스로부터 유발되는 질화막 내의 H2, Cl 및 C 등의 오염원들에 의한 전하 리텐션 타임의 저하를 막을 수 있으며, 원하는 두께 및 원하는 농도 만큼 질화 처리 할 수 있기 때문에 여러가지 목적에 부합할 수 있는 SONOS 구조를 형성할 수 있음을 실시예를 통해 알아 보았다.According to the present invention as described above, the upper portion of the lower first oxide film is nitrided using a plasma to create a charge storage region, whereby H 2 , Cl, C, etc. in the nitride film caused from a source gas, which is a problem in the prior art. It can be seen from the examples that it is possible to prevent the degradation of the charge retention time due to the contaminants, and to form a SONOS structure that can meet various purposes because it can be nitrided by the desired thickness and desired concentration.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
전술한 본 발명은, SONOS 구조의 트랜지스터에서 질화막 내의 오염을 방지하여 전하의 리텐션 타임을 줄여 특성을 향상시킬 수 있으며, 공정 단순화를 이룰 수 있으며, 공정 마진을 향상시킬 수 있는 효과가 있다.The present invention described above, in the transistor of the SONOS structure to prevent contamination in the nitride film to reduce the retention time of the charge to improve the characteristics, to simplify the process, there is an effect that can improve the process margin.
도 1a 내지 도 1c는 종래기술에 따른 SONOS 구조를 갖는 트랜지스터 제조 공정을 도시한 단면도.1A-1C are cross-sectional views illustrating a transistor manufacturing process having a SONOS structure according to the prior art.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 SONOS 구조의 트랜지스터 제조 공정을 도시한 단면도.2A to 2E are cross-sectional views illustrating a transistor manufacturing process of a SONOS structure according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
200 : 기판 201 : 제1산화막200 substrate 201 first oxide film
202 : 질화막 203 : 제2산화막202: nitride film 203: second oxide film
204 : 게이트 전도막 205 : 소오스/드레인204: gate conductive film 205: source / drain
206 : 스페이서206: spacer
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091846A KR100543209B1 (en) | 2003-12-16 | 2003-12-16 | Method for fabrication of transistor having sonos structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030091846A KR100543209B1 (en) | 2003-12-16 | 2003-12-16 | Method for fabrication of transistor having sonos structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050060268A true KR20050060268A (en) | 2005-06-22 |
| KR100543209B1 KR100543209B1 (en) | 2006-01-20 |
Family
ID=37252997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030091846A KR100543209B1 (en) | 2003-12-16 | 2003-12-16 | Method for fabrication of transistor having sonos structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100543209B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880309B1 (en) * | 2005-09-29 | 2009-01-28 | 가부시끼가이샤 도시바 | Method for manufacturing a semiconductor device |
| US9312125B2 (en) | 2013-12-27 | 2016-04-12 | Eugene Technology Co., Ltd. | Cyclic deposition method for thin film formation, semiconductor manufacturing method, and semiconductor device |
| US9741574B2 (en) | 2013-11-08 | 2017-08-22 | Eugene Technology Co., Ltd. | Cyclic deposition method for thin film and manufacturing method for semiconductor, and semiconductor device |
| US10971395B2 (en) | 2018-07-19 | 2021-04-06 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827450B1 (en) | 2007-05-18 | 2008-05-07 | 삼성전자주식회사 | Non-volatile memory device and method of fabricating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386611B1 (en) * | 2000-05-08 | 2003-06-02 | 주식회사 하이닉스반도체 | A array of flash memory cell and method for programming of data thereby and method for erased thereby |
| KR20030057897A (en) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | Nonvolatile memory device and method of manufacturing the same |
| JP2003318176A (en) * | 2002-04-19 | 2003-11-07 | Sony Corp | Method of forming silicon oxide nitride film, semiconductor device, and method of manufacturing the same |
| KR20040048482A (en) * | 2002-12-03 | 2004-06-10 | 삼성전자주식회사 | method of manufacturing capacitor in semiconductor devices |
-
2003
- 2003-12-16 KR KR1020030091846A patent/KR100543209B1/en not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880309B1 (en) * | 2005-09-29 | 2009-01-28 | 가부시끼가이샤 도시바 | Method for manufacturing a semiconductor device |
| US7772129B2 (en) | 2005-09-29 | 2010-08-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| US8557717B2 (en) | 2005-09-29 | 2013-10-15 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| US9741574B2 (en) | 2013-11-08 | 2017-08-22 | Eugene Technology Co., Ltd. | Cyclic deposition method for thin film and manufacturing method for semiconductor, and semiconductor device |
| US9312125B2 (en) | 2013-12-27 | 2016-04-12 | Eugene Technology Co., Ltd. | Cyclic deposition method for thin film formation, semiconductor manufacturing method, and semiconductor device |
| US10971395B2 (en) | 2018-07-19 | 2021-04-06 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device |
| US11557513B2 (en) | 2018-07-19 | 2023-01-17 | Samsung Electronics Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100543209B1 (en) | 2006-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337046B1 (en) | System and method for mitigating oxide growth in a gate dielectric | |
| US6730566B2 (en) | Method for non-thermally nitrided gate formation for high voltage devices | |
| KR100547248B1 (en) | A method for forming gate dielectric layer using alumina in semiconductor device | |
| KR100880309B1 (en) | Method for manufacturing a semiconductor device | |
| US6444555B2 (en) | Method for establishing ultra-thin gate insulator using anneal in ammonia | |
| US20060292844A1 (en) | Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric | |
| JP5122733B2 (en) | Method for forming composite dielectric film and method for manufacturing semiconductor device using the same | |
| US20030232507A1 (en) | Method for fabricating a semiconductor device having an ONO film | |
| KR20050045737A (en) | Semiconductor device having different gate dielectric layers and method for manufacturing the same | |
| KR20050014317A (en) | semiconductor device with floating trap type nonvolatile memory cell and fabricating method thereof | |
| JP2010034552A (en) | Method of forming tunnel insulation film of flash memory device | |
| KR20060108653A (en) | Method for integrating a high-k gate dielectric in a transistor fabrication process | |
| KR100543209B1 (en) | Method for fabrication of transistor having sonos structure | |
| US6207542B1 (en) | Method for establishing ultra-thin gate insulator using oxidized nitride film | |
| US7829936B2 (en) | Split charge storage node inner spacer process | |
| KR100907931B1 (en) | Radical oxide film formation method and dual gate oxide film formation method using the same | |
| US6399519B1 (en) | Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride | |
| US20040241948A1 (en) | Method of fabricating stacked gate dielectric layer | |
| KR20070106155A (en) | Method for manufacturing non volatile memory device | |
| KR100608340B1 (en) | Gate formation method of semiconductor device | |
| KR100363082B1 (en) | Method for forming a gate insulating film having a dualistic thickness in process of fabrication of a transistor | |
| KR101006512B1 (en) | Method for manufacturing meel device | |
| JP2000208645A (en) | Forming method for silicon group dielectric film and manufacture of nonvolatile semiconductor storage device | |
| KR20040045575A (en) | Method of manufacturing semiconductor device | |
| KR100347142B1 (en) | Fabricating method of dielectric film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |