JP2000208645A - Forming method for silicon group dielectric film and manufacture of nonvolatile semiconductor storage device - Google Patents

Forming method for silicon group dielectric film and manufacture of nonvolatile semiconductor storage device

Info

Publication number
JP2000208645A
JP2000208645A JP11003037A JP303799A JP2000208645A JP 2000208645 A JP2000208645 A JP 2000208645A JP 11003037 A JP11003037 A JP 11003037A JP 303799 A JP303799 A JP 303799A JP 2000208645 A JP2000208645 A JP 2000208645A
Authority
JP
Japan
Prior art keywords
film
forming
silicon
silicon oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11003037A
Other languages
Japanese (ja)
Inventor
Keiji Obara
啓志 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11003037A priority Critical patent/JP2000208645A/en
Publication of JP2000208645A publication Critical patent/JP2000208645A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve elapsed dielectric breakdown characteristics by performing, after a pre-purge process where a nitrogen group gas is blasted for a specified period under depressurized environment, a specific chemical vapor-phase growth with the surface of a semiconductor layer for laminating a silicon nitride layer, and silicon oxide layer on the surface of a semiconductor layer. SOLUTION: A wafer is housed in a chamber after it is heated, and then the chamber is depressurized for nitrogen gas blast for a specified period. Then a lower-layer SiO2 film 3a is deposited by chemical vapor-phase growth. Then the chamber is opened to the atmosphere, the wafer is carried out and annealed for constant and tight film quality. Thus the lower-layer SiO2 film 3a of an ONO film 3 is formed. Then an Si3N3 film 3b is formed by depressurized CVD method, and further an upper-layer SiO2 film 3c is laminated by CVD method. Thus, the ONO film 3 with improved electrical resistance is formed, improving dielectric breakdown characteristics with respect to time passage.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、経時絶縁破壊(T
DDB)特性を向上させることができるシリコン系誘電
体膜の形成方法、およびこれを用いた不揮発性半導体記
憶装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric breakdown with time (T
The present invention relates to a method for forming a silicon-based dielectric film capable of improving DDB (Characteristic DDB) characteristics, and a method for manufacturing a nonvolatile semiconductor memory device using the same.

【0002】[0002]

【従来の技術】不揮発性半導体メモリ用の絶縁膜あるい
はDRAMの蓄積容量形成用の絶縁膜として、SiO2
/Si3 4 /SiO2 の3層構造の絶縁膜(ONO
膜)が広く用いられている。ONO膜は、誘電率の高い
Si3 4 膜を、ストレスリーク耐性あるいは絶縁破壊
特性の高いSiO2 膜により挟んだ構造となっている。
ONO膜においては、電気的にそれと等価な膜厚(誘電
率の違いを考慮して換算される膜厚)のSiO2 膜に比
較して、タイムゼロ絶縁破壊(TZDB;time−z
ero dielectric breakdown)
特性および経時絶縁破壊(TDDB;time dep
endent dielectric breakdo
wn)特性が、いずれも著しく改善されることが知られ
ている。
2. Description of the Related Art SiO 2 is used as an insulating film for a nonvolatile semiconductor memory or an insulating film for forming a storage capacitor of a DRAM.
/ Si 3 N 4 / SiO 2 three-layer insulating film (ONO
Membrane) is widely used. The ONO film has a structure in which a Si 3 N 4 film having a high dielectric constant is sandwiched between SiO 2 films having high stress leak resistance or high dielectric breakdown characteristics.
The ONO film has a time-zero dielectric breakdown (TZDB; time-z) as compared with a SiO 2 film having a thickness electrically equivalent to that (thickness converted in consideration of a difference in dielectric constant).
ero dielectric breakdown)
Characteristics and time-dependent dielectric breakdown (TDDB)
end dielectric breakdo
wn) It is known that all the characteristics are significantly improved.

【0003】単層SiO2 膜を積層膜(ONO膜)に代
えることによる絶縁破壊特性の改善は、ONO膜とSi
2 膜の伝導機構の違いにより説明されている。図7に
示すフローティングゲート型フラッシュメモリにおい
て、フローティングゲート1とコントロールゲート2と
の層間にキャパシタ絶縁膜(ゲート間絶縁膜)3として
形成されるONO膜の場合を例に、キャリアの挙動を説
明する。
[0003] The improvement of the dielectric breakdown characteristics by replacing the single-layer SiO 2 film with a laminated film (ONO film) is achieved by using an ONO film and a Si film.
This is explained by the difference in the conduction mechanism of the O 2 film. In the floating gate type flash memory shown in FIG. 7, the behavior of carriers will be described using an ONO film formed as a capacitor insulating film (inter-gate insulating film) 3 between the floating gate 1 and the control gate 2 as an example. .

【0004】図7のフローティング型フラッシュメモリ
においては、シリコン基板上に設けられたp型不純物領
域(pウェル)4の表面にn型ソース/ドレイン領域5
が所定の間隔をあけて形成されている。ソース/ドレイ
ン領域5の間にチャネル領域が形成されるように、ゲー
ト絶縁膜6を介して、例えばポリシリコンからなるフロ
ーティングゲート1が形成される。その上層に、下層S
iO2 膜3a、Si34 膜3bおよび上層SiO2
3cからなるキャパシタ絶縁膜3が形成されている。キ
ャパシタ絶縁膜3の上層に、例えばポリシリコンあるい
はポリシリコンと高融点金属シリサイドとの積層膜から
なるコントロールゲート2が形成されている。さらに、
フローティングゲート1、コントロールゲート2等を被
覆するように、誘電体膜7が形成されている。
In the floating type flash memory shown in FIG. 7, an n-type source / drain region 5 is formed on a surface of a p-type impurity region (p-well) 4 provided on a silicon substrate.
Are formed at predetermined intervals. Floating gate 1 made of, for example, polysilicon is formed via gate insulating film 6 so that a channel region is formed between source / drain regions 5. In the upper layer, the lower layer S
A capacitor insulating film 3 composed of an iO 2 film 3a, a Si 3 N 4 film 3b, and an upper SiO 2 film 3c is formed. A control gate 2 made of, for example, polysilicon or a laminated film of polysilicon and refractory metal silicide is formed above the capacitor insulating film 3. further,
A dielectric film 7 is formed so as to cover the floating gate 1, the control gate 2, and the like.

【0005】フローティングゲート1に電荷が蓄積され
ると、フローティングゲート1から下層SiO2 膜3a
へ、Fowler−Nordheimトンネリングによ
り電子が注入される。下層SiO2 膜3aに注入された
電子は、Si3 4 膜3b中へ流れ込む。一方、コント
ロールゲート2からは薄い上層SiO2 膜3cを通し
て、正孔がダイレクトトンネリングによりSi3 4
3b中へ注入される。Si3 4 膜3b中に注入された
正孔はPoole−Frenkel電流となってSi3
4 膜3b中を流れていき、下層SiO2 膜3a/Si
3 4 膜3bの界面およびその近傍で下層SiO2 膜3
a側から注入される電子と再結合して電子電流に変換さ
れる。
When charges are accumulated in the floating gate 1, the lower SiO 2 film 3 a
Then, electrons are injected by Fowler-Nordheim tunneling. The electrons injected into the lower SiO 2 film 3a flow into the Si 3 N 4 film 3b. On the other hand, holes are injected from the control gate 2 into the Si 3 N 4 film 3b by direct tunneling through the thin upper SiO 2 film 3c. Si 3 N 4 holes injected into the film 3b is a Poole-Frenkel current Si 3
It flows through the N 4 film 3b, and the lower SiO 2 film 3a / Si
The lower SiO 2 film 3 is formed at and near the interface of the 3 N 4 film 3b.
The electrons recombine with the electrons injected from the a side and are converted into electron currents.

【0006】以上のようにONO膜は、膜中の厚さ方向
の位置に応じて電荷キャリアが入れ代わるため、高い絶
縁破壊特性が得られる。ONO膜を等価な換算膜厚をも
つSiO2 単層膜と比較すると、膜中に注入された電子
が加速されるSiO2 の膜厚が薄いため、電子が高エネ
ルギーになりにくい。また、高エネルギーとなった電子
はSi3 4 膜3b中で反対側から注入される正孔と再
結合し、容易に消滅される。したがって、ONO膜は高
い絶縁破壊特性が必要とされるフローティングゲート型
フラッシュメモリのキャパシタ絶縁膜(ゲート間絶縁
膜)、あるいはDRAMの蓄積容量等に好適に用いられ
る。
As described above, in the ONO film, charge carriers are switched according to the position in the thickness direction in the film, so that high dielectric breakdown characteristics can be obtained. Compared to an ONO film with a SiO 2 single-layer film having an equivalent reduced film thickness, the electrons injected into the film are accelerated so that the film thickness of SiO 2 is small, so that the electrons are unlikely to have high energy. In addition, the electrons having high energy are recombined with holes injected from the opposite side in the Si 3 N 4 film 3b and are easily annihilated. Therefore, the ONO film is suitably used as a capacitor insulating film (inter-gate insulating film) of a floating gate type flash memory requiring high dielectric breakdown characteristics, or a storage capacity of a DRAM.

【0007】従来、上記のようなONO膜の製造は、シ
リコンの熱酸化とSiO2 表面の窒化処理を組み合わせ
て行われていた。具体的には、まず、ポリシリコン表面
に乾燥熱酸化あるいはパイロジェニック酸化を高温で行
って、下層SiO2 膜を形成する。次に、NO、N
2 O、NO2 等の窒素系ガス雰囲気中で加熱して、下層
SiO2 膜の表面に窒化処理を行い、Si3 4 層を形
成する。その後、Si3 4 層の表面を酸化することに
よりONO膜が成膜されていた。
Conventionally, the production of the ONO film as described above has been performed by a combination of thermal oxidation of silicon and nitridation of the SiO 2 surface. Specifically, first, dry thermal oxidation or pyrogenic oxidation is performed at a high temperature on the polysilicon surface to form a lower SiO 2 film. Next, NO, N
By heating in a nitrogen-based gas atmosphere such as 2 O or NO 2 , the surface of the lower SiO 2 film is nitrided to form a Si 3 N 4 layer. Thereafter, an ONO film was formed by oxidizing the surface of the Si 3 N 4 layer.

【0008】近年、ONO膜の下層および上層SiO2
膜には、従来の熱酸化法に代わり、CVD(chemi
cal vapor deposition)法により
形成されたSiO2 膜(以下、熱酸化膜と区別するた
め、HTO膜;high temperature o
xide膜とする。)が用いられるようになっている
(例えば、特開平6−061499号公報記載の不揮発
性半導体記憶装置の製造方法)。
In recent years, a lower layer and an upper layer SiO 2 of an ONO film have been used.
Instead of a conventional thermal oxidation method, a CVD (chemi)
SiO 2 film (hereinafter referred to as HTO film to be distinguished from a thermal oxide film) formed by a cal vapor deposition method;
xide film. ) (For example, a method for manufacturing a nonvolatile semiconductor memory device described in Japanese Patent Application Laid-Open No. 6-061499).

【0009】HTO膜は、膜厚制御性に優れるため、例
えばフラッシュメモリのキャパシタ絶縁膜として用いる
場合、コントロールゲートとフローティングゲートとの
間の静電容量のばらつきが抑制される。したがって、H
TO膜は半導体記憶装置のしきい値電圧のばらつきを防
止する上で効果的である。また、HTO膜は熱酸化膜に
比較して、低温で成膜が可能であるという利点も有す
る。HTO膜は、例えばプラズマCVD法により800
℃程度で成膜することが可能であるが、熱酸化膜の場
合、900〜1000℃程度の加熱が必要となる。成膜
時の加熱により、下地基板に形成された不純物拡散層か
ら不純物が再拡散することもあり、下地あるいは他の半
導体層への損傷を少なくするには、低温で成膜できるH
TO膜を用いることが好ましい。
Since the HTO film is excellent in film thickness controllability, for example, when it is used as a capacitor insulating film of a flash memory, variation in capacitance between the control gate and the floating gate is suppressed. Therefore, H
The TO film is effective in preventing variation in the threshold voltage of the semiconductor memory device. Further, the HTO film has an advantage that the film can be formed at a lower temperature than the thermal oxide film. The HTO film is formed, for example, by a plasma CVD method.
Although it is possible to form a film at about ° C, in the case of a thermal oxide film, heating at about 900 to 1000 ° C is required. Due to heating during film formation, impurities may be re-diffused from the impurity diffusion layer formed on the base substrate. To reduce damage to the base or other semiconductor layers, H can be formed at a low temperature.
It is preferable to use a TO film.

【0010】ONO膜の下層あるいは上層SiO2 膜に
用いられるHTO膜を形成するための従来の方法につい
て、図9のフローチャートを参照して説明する。予め、
CVD装置のチャンバ内を一定の温度(例えば800
℃)に加熱しておく。ウェハの搬入・搬出の際にチャン
バは大気開放されるが、チャンバ内の温度変動の範囲は
780〜820℃程度である。図9(A)に示すよう
に、チャンバ内にウェハを収め、大気圧下で2分程度N
2 Oガスを流す(プレパージ)。N2 Oガスの流量は例
えば200sccmとする。SiO2 膜中に水素が過剰
に導入されると、ストレスリーク電流耐性が低下する
が、N2 Oガスのプレパージにより水素の混入を防止す
ることができる。
A conventional method for forming an HTO film used as a lower layer or an upper SiO 2 film of an ONO film will be described with reference to a flowchart of FIG. In advance,
A certain temperature (for example, 800
(° C). The chamber is opened to the atmosphere when loading and unloading wafers, but the range of temperature fluctuation in the chamber is about 780 to 820 ° C. As shown in FIG. 9 (A), a wafer is placed in a chamber and is
Flow 2 O gas (prepurge). The flow rate of the N 2 O gas is, for example, 200 sccm. If hydrogen is excessively introduced into the SiO 2 film, the resistance to stress leak current decreases, but the incorporation of hydrogen can be prevented by pre-purging with N 2 O gas.

【0011】次に、図9(B)に示すように、化学気相
成長(CVD)によりHTO膜を堆積させる。チャンバ
内の温度を780〜820℃に維持したまま、真空ポン
プを用いてチャンバ内を減圧し、チャンバ内の圧力を例
えば30〜40Paとする。成膜時にチャンバ内に導入
するガスおよびその流量は、例えばSiH2 Cl2 /N
2 O=100/200sccmとする。HTO膜を成膜
した後、図9(C)に示すように、チャンバ内を大気開
放する。チャンバ内は、3分程度で高真空状態から大気
圧に戻される。その後、HTO膜が成膜されたウェハを
チャンバ内から搬出する。さらに、例えば900℃、1
0分間のアニールを行って膜質を均一化あるいは緻密化
させる。これにより、電気的耐性等の膜質が改善され
る。以上の工程により、ONO膜の下層あるいは上層S
iO2 膜が形成される。
Next, as shown in FIG. 9B, an HTO film is deposited by chemical vapor deposition (CVD). While the temperature in the chamber is maintained at 780 to 820 ° C., the pressure in the chamber is reduced using a vacuum pump, and the pressure in the chamber is set to, for example, 30 to 40 Pa. The gas introduced into the chamber during the film formation and the flow rate thereof are, for example, SiH 2 Cl 2 / N
2 O = 100/200 sccm. After forming the HTO film, the inside of the chamber is opened to the atmosphere as shown in FIG. The inside of the chamber is returned from the high vacuum state to the atmospheric pressure in about 3 minutes. Thereafter, the wafer on which the HTO film has been formed is carried out of the chamber. Further, for example, at 900 ° C.,
The film quality is made uniform or densified by annealing for 0 minutes. Thereby, the film quality such as electrical resistance is improved. Through the above steps, the lower or upper layer S of the ONO film is formed.
An iO 2 film is formed.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記の
従来のHTO膜の形成方法によれば、得られるSiO2
膜の絶縁破壊特性が熱酸化膜に比較して劣るという問題
がある。図1に、図9のフローチャートに示される従来
の工程に従って成膜されたHTO膜(c)と、熱酸化膜
(d)の経時絶縁破壊特性を示す。図1は、SiO2
が絶縁破壊するまでの時間の対数と、累積不良率Fとの
相関について表すワイブル(Weibull)プロット
である。ここで、図1の熱酸化膜(d)はパイロジェニ
ック酸化によりシリコン表面に形成された熱酸化膜であ
り、HTO膜と同様、成膜後に900℃、10分間のア
ニールを行ったものである。
However, according to the above-mentioned conventional method for forming an HTO film, the obtained SiO 2
There is a problem that the dielectric breakdown characteristics of the film are inferior to the thermal oxide film. FIG. 1 shows the breakdown characteristics with time of the HTO film (c) and the thermal oxide film (d) formed according to the conventional process shown in the flowchart of FIG. FIG. 1 is a Weibull plot showing the correlation between the logarithm of the time until dielectric breakdown of the SiO 2 film and the cumulative failure rate F. Here, the thermal oxide film (d) in FIG. 1 is a thermal oxide film formed on the silicon surface by pyrogenic oxidation, and is annealed at 900 ° C. for 10 minutes after the film formation like the HTO film. .

【0013】SiO2 膜の長期信頼性の指標として、経
時絶縁破壊(TDDB)特性がある。経時絶縁破壊は、
電流ストレスまたは電圧ストレスを印加した瞬間には破
壊しないが、ストレス印加後、ある時間が経過してから
シリコン酸化膜に絶縁破壊が生じる現象である。一般に
経時絶縁破壊は、絶縁破壊が散発する初期破壊領域と、
長時間経過後、母集団の全試料が急速に破壊に至る真正
破壊領域(磨耗領域)とに区分される。真正絶縁破壊特
性は初期不良あるいは偶発不良の試料が除かれた条件で
の絶縁破壊特性であり、シリコン酸化膜の膜質に依存し
た真正耐圧の指標となる。
As an index of the long-term reliability of the SiO 2 film, there is a time-dependent dielectric breakdown (TDDB) characteristic. The aging dielectric breakdown is
This is a phenomenon in which the silicon oxide film does not break down at the moment when current stress or voltage stress is applied, but dielectric breakdown occurs in the silicon oxide film after a certain time has elapsed after the stress is applied. In general, the time-dependent dielectric breakdown includes an initial breakdown region where dielectric breakdown occurs sporadically,
After a long period of time, all the samples in the population are divided into genuine fracture areas (wear areas) that rapidly break. The genuine dielectric breakdown characteristic is a dielectric breakdown characteristic under the condition that a sample having an initial failure or a random failure is removed, and is an index of the genuine breakdown voltage depending on the film quality of the silicon oxide film.

【0014】図1に示すように、HTO膜(c)は熱酸
化膜(d)に比較して絶縁破壊に至るまでの時間が短
く、電気的耐圧に関しては劣っている。不揮発性半導体
メモリにおいてキャパシタ絶縁膜として用いられるHT
O膜に絶縁破壊あるいはリーク電流が発生すると、正常
な電荷の蓄積が行われなくなり、不揮発性半導体メモリ
の記憶保持特性が低下する。本発明は上記の問題点を鑑
みてなされたものであり、したがって本発明は、経時絶
縁破壊(TDDB)特性を向上させることができるシリ
コン系誘電体膜の形成方法、およびこれを用いた不揮発
性半導体記憶装置の製造方法を提供することを目的とす
る。
As shown in FIG. 1, the HTO film (c) has a shorter time to dielectric breakdown than the thermal oxide film (d), and is inferior in electric breakdown voltage. HT used as a capacitor insulating film in a nonvolatile semiconductor memory
When dielectric breakdown or leak current occurs in the O film, normal charge accumulation is not performed, and the storage retention characteristics of the nonvolatile semiconductor memory deteriorate. The present invention has been made in view of the above-described problems, and accordingly, the present invention provides a method of forming a silicon-based dielectric film capable of improving the time-dependent dielectric breakdown (TDDB) characteristics, and a nonvolatile method using the same. It is an object to provide a method for manufacturing a semiconductor memory device.

【0015】[0015]

【課題を解決するための手段】上記の目的を達成するた
め、本発明のシリコン系誘電体膜の形成方法は、半導体
層表面に、減圧下において窒素系ガスを所定時間送風す
るプレパージ工程と、前記半導体層表面に第1の化学気
相成長(CVD)を行い、第1の酸化シリコン層を形成
する工程と、前記第1の酸化シリコン層上に第2の化学
気相成長を行い、窒化シリコン層を形成する工程と、前
記窒化シリコン層上に第3の化学気相成長を行い、第2
の酸化シリコン層を形成する工程とを有することを特徴
とする。本発明のシリコン系誘電体膜の形成方法は、好
適には、前記プレパージ工程は、前記第1の化学気相成
長を行う温度と同程度に加熱された状態で行うことを特
徴とする。本発明のシリコン系誘電体膜の形成方法は、
好適には、前記第1の酸化シリコン層を形成後、前記第
1の化学気相成長を行う温度よりも高温で熱処理を行
い、前記第1の酸化シリコン層の膜質を均質化する工程
を有することを特徴とする。
In order to achieve the above object, a method of forming a silicon-based dielectric film according to the present invention comprises: a pre-purge step of blowing nitrogen-based gas under reduced pressure for a predetermined time on a surface of a semiconductor layer; Performing a first chemical vapor deposition (CVD) process on the surface of the semiconductor layer to form a first silicon oxide layer; and performing a second chemical vapor deposition process on the first silicon oxide layer to form a nitride film. Forming a silicon layer; and performing a third chemical vapor deposition on the silicon nitride layer to form a second
Forming a silicon oxide layer. In the method of forming a silicon-based dielectric film according to the present invention, preferably, the pre-purge step is performed in a state where the pre-purge step is heated to a temperature substantially equal to a temperature at which the first chemical vapor deposition is performed. The method for forming a silicon-based dielectric film of the present invention comprises:
Preferably, after the first silicon oxide layer is formed, a heat treatment is performed at a temperature higher than a temperature at which the first chemical vapor deposition is performed, to homogenize the film quality of the first silicon oxide layer. It is characterized by the following.

【0016】本発明のシリコン系誘電体膜の形成方法
は、好適には、前記プレパージ工程を行う時間は、前記
第1の酸化シリコン層の経時絶縁破壊特性が、前記プレ
パージ工程を行わない場合に比較して向上する範囲で設
定されることを特徴とする。さらに好適には、前記プレ
パージ工程を行う時間は10分程度であることを特徴と
する。本発明のシリコン系誘電体膜の形成方法は、好適
には、前記窒素系ガスはN2 Oガスであることを特徴と
する。
In the method of forming a silicon-based dielectric film according to the present invention, preferably, the time for performing the pre-purge step is such that the time-dependent dielectric breakdown characteristic of the first silicon oxide layer does not perform the pre-purge step. It is characterized in that it is set within a range that is improved in comparison. More preferably, the time for performing the pre-purge step is about 10 minutes. The method for forming a silicon-based dielectric film according to the present invention is preferably characterized in that the nitrogen-based gas is N 2 O gas.

【0017】本発明のシリコン系誘電体膜の形成方法
は、好適には、前記第1の酸化シリコン層表面に、減圧
下において窒素系ガスを所定時間送風するポストパージ
工程を有することを特徴とする。本発明のシリコン系誘
電体膜の形成方法は、好適には、前記ポストパージ工程
を行う時間は、前記第1の酸化シリコン層の経時絶縁破
壊特性が、前記プレパージ工程を行わない場合に比較し
て向上する範囲で設定されることを特徴とする。さらに
好適には、前記窒素系ガスはN2 Oガスであることを特
徴とする。
The method of forming a silicon-based dielectric film according to the present invention preferably includes a post-purge step of blowing nitrogen-based gas under reduced pressure for a predetermined time on the surface of the first silicon oxide layer. I do. In the method of forming a silicon-based dielectric film according to the present invention, preferably, the time for performing the post-purge step is such that the time-dependent dielectric breakdown characteristic of the first silicon oxide layer is shorter than when the pre-purge step is not performed. It is characterized in that it is set in a range that improves. More preferably, the nitrogen-based gas is N 2 O gas.

【0018】本発明のシリコン系誘電体膜の形成方法
は、好適には、前記第2の酸化シリコン層表面に、減圧
下において窒素系ガスを所定時間送風するポストパージ
工程を有することを特徴とする。本発明のシリコン系誘
電体膜の形成方法は、好適には、前記ポストパージ工程
を行う時間は、前記第2の酸化シリコン層の経時絶縁破
壊特性が、前記プレパージ工程を行わない場合に比較し
て向上する範囲で設定されることを特徴とする。
The method of forming a silicon-based dielectric film according to the present invention preferably includes a post-purge step of blowing nitrogen-based gas under reduced pressure for a predetermined time on the surface of the second silicon oxide layer. I do. In the method of forming a silicon-based dielectric film according to the present invention, preferably, the time for performing the post-purge step is such that the time-dependent dielectric breakdown characteristics of the second silicon oxide layer is shorter than when the pre-purge step is not performed. It is characterized in that it is set in a range that improves.

【0019】これにより、CVD法により成膜されるH
TO膜の経時絶縁破壊特性が改善されるため、HTO膜
を有するONO膜の電気的耐圧特性が向上する。本発明
のシリコン系誘電体膜の形成方法によれば、誘電率の高
いSi3 4 膜を、膜厚制御性に優れ、かつ電気的耐圧
特性の高いHTO膜で挟んだ構造の誘電体膜が形成され
る。
Thus, the H film formed by the CVD method is formed.
Since the temporal breakdown characteristics of the TO film are improved, the electric breakdown voltage characteristics of the ONO film having the HTO film are improved. According to the method for forming a silicon-based dielectric film of the present invention, a dielectric film having a structure in which a Si 3 N 4 film having a high dielectric constant is sandwiched between HTO films having excellent film thickness controllability and high electric breakdown voltage characteristics Is formed.

【0020】さらに、上記の目的を達成するため本発明
のシリコン系誘電体膜の形成方法は、半導体層表面に第
1の化学気相成長(CVD)を行い第1の酸化シリコン
層を形成する工程と、前記第1の酸化シリコン層表面
に、減圧下において窒素系ガスを所定時間送風するポス
トパージ工程と、前記第1の酸化シリコン層上に第2の
化学気相成長を行い窒化シリコン層を形成する工程と、
前記窒化シリコン層上に第3の化学気相成長を行い第2
の酸化シリコン層を形成する工程とを有することを特徴
とする。本発明のシリコン系誘電体膜の形成方法は、好
適には、前記ポストパージ工程は、前記第1の化学気相
成長を行う温度と同程度に加熱された状態で行うことを
特徴とする。本発明のシリコン系誘電体膜の形成方法
は、好適には、前記第1の酸化シリコン層を形成後、前
記第1の化学気相成長を行う温度よりも高温で熱処理を
行い、前記第1の酸化シリコン層の膜質を均質化する工
程を有することを特徴とする。
Further, in order to achieve the above object, in the method of forming a silicon-based dielectric film according to the present invention, a first chemical vapor deposition (CVD) is performed on a semiconductor layer surface to form a first silicon oxide layer. A step of blowing a nitrogen-based gas under reduced pressure on the surface of the first silicon oxide layer for a predetermined time; and performing a second chemical vapor deposition on the first silicon oxide layer to form a silicon nitride layer. Forming a;
Performing a third chemical vapor deposition on the silicon nitride layer to form a second
Forming a silicon oxide layer. In the method of forming a silicon-based dielectric film according to the present invention, preferably, the post-purge step is performed in a state where the post-purge step is heated to a temperature at which the first chemical vapor deposition is performed. Preferably, in the method of forming a silicon-based dielectric film according to the present invention, after forming the first silicon oxide layer, a heat treatment is performed at a temperature higher than a temperature at which the first chemical vapor deposition is performed. The step of homogenizing the film quality of the silicon oxide layer.

【0021】本発明のシリコン系誘電体膜の形成方法
は、好適には、前記ポストパージ工程を行う時間は、前
記第1の酸化シリコン層の経時絶縁破壊特性が、前記ポ
ストパージ工程を行わない場合に比較して向上する範囲
で設定されることを特徴とする。さらに好適には、前記
ポストパージ工程を行う時間は10分程度であることを
特徴とする。本発明のシリコン系誘電体膜の形成方法
は、好適には、前記窒素系ガスは、N2 Oガスであるこ
とを特徴とする。
In the method of forming a silicon-based dielectric film according to the present invention, preferably, the time during which the post-purge step is performed is such that the dielectric breakdown characteristics of the first silicon oxide layer with time indicate that the post-purge step is not performed. It is characterized in that it is set within a range that is improved as compared with the case. More preferably, the time for performing the post-purge step is about 10 minutes. In the method for forming a silicon-based dielectric film according to the present invention, preferably, the nitrogen-based gas is an N 2 O gas.

【0022】本発明のシリコン系誘電体膜の形成方法
は、好適には、前記第2の酸化シリコン層表面に、減圧
下において窒素系ガスを所定時間送風するポストパージ
工程を有することを特徴とする。本発明のシリコン系誘
電体膜の形成方法は、好適には、前記ポストパージ工程
を行う時間は、前記第2の酸化シリコン層の経時絶縁破
壊特性が、前記プレパージ工程を行わない場合に比較し
て向上する範囲で設定されることを特徴とする。好適に
は、前記窒素系ガスはN2 Oガスであることを特徴とす
る。
The method for forming a silicon-based dielectric film according to the present invention preferably comprises a post-purge step of blowing nitrogen-based gas under reduced pressure for a predetermined time on the surface of the second silicon oxide layer. I do. In the method of forming a silicon-based dielectric film according to the present invention, preferably, the time for performing the post-purge step is such that the time-dependent dielectric breakdown characteristics of the second silicon oxide layer is shorter than when the pre-purge step is not performed. It is characterized in that it is set in a range that improves. Preferably, the nitrogen-based gas is N 2 O gas.

【0023】これにより、CVD法により成膜されたH
TO膜の経時絶縁破壊特性を改善することができるた
め、HTO膜が形成されたONO膜の電気的耐圧特性が
向上する。本発明のシリコン系誘電体膜の形成方法によ
れば、誘電率の高いSi3 4膜を、膜厚制御性に優
れ、かつ電気的耐圧特性の高いHTO膜で挟んだ構造の
誘電体膜が形成される。
Thus, the H film formed by the CVD method
Since the temporal breakdown characteristics of the TO film can be improved, the electric breakdown voltage characteristics of the ONO film on which the HTO film is formed can be improved. According to the method for forming a silicon-based dielectric film of the present invention, a dielectric film having a structure in which a Si 3 N 4 film having a high dielectric constant is sandwiched between HTO films having excellent film thickness controllability and high electric breakdown voltage characteristics Is formed.

【0024】上記の目的を達成するため本発明の不揮発
性半導体記憶装置の製造方法は、半導体基板上にゲート
絶縁膜を形成する工程と、前記ゲート絶縁膜上にフロー
ティングゲートとなる第1の導電体層を形成する工程
と、前記第1の導電体層表面に減圧下において窒素系ガ
スを所定時間送風するプレパージ工程と、前記半導体層
表面に第1の化学気相成長(CVD)を行い、第1の酸
化シリコン層を形成する工程と、前記第1の酸化シリコ
ン層上に第2の化学気相成長を行い、窒化シリコン層を
形成する工程と、前記窒化シリコン層上に第3の化学気
相成長を行い、第2の酸化シリコン層を形成する工程
と、前記第2の酸化シリコン層上に、コントロールゲー
トとなる第2の導電体層を形成する工程と、前記第2の
導電体層、前記第1および第2の酸化シリコン層と前記
窒化シリコン層からなるキャパシタ絶縁膜、前記第1の
導電体層および前記ゲート絶縁膜を、所定のゲート電極
パターンに加工する工程と、前記半導体基板表面に、ソ
ース領域およびドレイン領域を形成し、前記ゲート電極
下部をチャネル形成領域とする工程とを有することを特
徴とする。
In order to achieve the above object, a method of manufacturing a nonvolatile semiconductor memory device according to the present invention comprises a step of forming a gate insulating film on a semiconductor substrate, and a step of forming a first conductive film on the gate insulating film as a floating gate. Performing a first chemical vapor deposition (CVD) process on the surface of the semiconductor layer, a pre-purge process of blowing a nitrogen-based gas under reduced pressure on the surface of the first conductor layer for a predetermined time, Forming a first silicon oxide layer, performing a second chemical vapor deposition on the first silicon oxide layer to form a silicon nitride layer, and forming a third chemical Performing a vapor phase growth to form a second silicon oxide layer; forming a second conductor layer serving as a control gate on the second silicon oxide layer; Layer, the first Processing the capacitor insulating film comprising the first and second silicon oxide layers and the silicon nitride layer, the first conductor layer and the gate insulating film into a predetermined gate electrode pattern, and forming a source on the surface of the semiconductor substrate. Forming a region and a drain region, and using the lower part of the gate electrode as a channel formation region.

【0025】本発明の不揮発性半導体記憶装置の製造方
法は、好適には、前記プレパージ工程は、前記第1の化
学気相成長を行う温度と同程度に加熱された状態で行う
ことを特徴とする。本発明の不揮発性半導体記憶装置の
製造方法は、好適には、前記プレパージ工程を行う時間
は、前記第1の酸化シリコン層の経時絶縁破壊特性が、
前記プレパージ工程を行わない場合に比較して向上する
範囲で設定されることを特徴とする。好適には、前記プ
レパージ工程を行う時間は10分程度であることを特徴
とする。本発明の不揮発性半導体記憶装置の製造方法
は、好適には、前記窒素系ガスはN2 Oガスであること
を特徴とする。
In the method of manufacturing a nonvolatile semiconductor memory device according to the present invention, preferably, the pre-purge step is performed in a state where the pre-purge step is heated to a temperature substantially equal to a temperature at which the first chemical vapor deposition is performed. I do. In the method for manufacturing a nonvolatile semiconductor memory device according to the present invention, preferably, the time for performing the pre-purge step is such that the time-dependent dielectric breakdown characteristic of the first silicon oxide layer is:
It is characterized in that it is set within a range that is improved as compared with the case where the pre-purge step is not performed. Preferably, the time for performing the pre-purge step is about 10 minutes. In the method for manufacturing a nonvolatile semiconductor memory device according to the present invention, preferably, the nitrogen-based gas is N 2 O gas.

【0026】これにより、不揮発性半導体記憶装置に絶
縁破壊特性の高いキャパシタ絶縁膜を形成することがで
きる。したがって、不揮発性半導体記憶装置の記憶保持
特性を向上させることができる。
As a result, a capacitor insulating film having high dielectric breakdown characteristics can be formed in the nonvolatile semiconductor memory device. Therefore, the storage retention characteristics of the nonvolatile semiconductor memory device can be improved.

【0027】[0027]

【発明の実施の形態】以下に、本発明のシリコン系誘電
体膜の形成方法および不揮発性半導体記憶装置の製造方
法の実施の形態について、図面を参照して説明する。 (実施形態1)本実施形態のシリコン系誘電体膜の形成
方法について、図2のフローチャートを参照して以下に
説明する。また、本実施形態のシリコン系誘電体膜の形
成方法により得られたHTO膜の経時絶縁破壊特性につ
いて、図1(a)に示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the method for forming a silicon-based dielectric film and the method for manufacturing a nonvolatile semiconductor memory device according to the present invention will be described below with reference to the drawings. (Embodiment 1) A method for forming a silicon-based dielectric film according to the present embodiment will be described below with reference to the flowchart of FIG. FIG. 1A shows the time-dependent dielectric breakdown characteristics of the HTO film obtained by the method for forming a silicon-based dielectric film of the present embodiment.

【0028】予め、CVD装置のチャンバ内を一定の温
度(例えば800℃)に加熱しておく。ウェハの搬入・
搬出の際にチャンバは大気開放されるが、チャンバ内の
温度変動の範囲は780〜820℃程度である。図2
(A)に示すように、チャンバ内にウェハを収めてか
ら、真空ポンプを用いてチャンバ内の圧力を例えば30
〜40Paとする。チャンバ内が減圧された状態で10
分間、N2 Oガスを流す(プレパージ)。N2 Oガスの
流量は例えば200sccmとする。
The inside of the chamber of the CVD apparatus is previously heated to a certain temperature (for example, 800 ° C.). Loading wafers
The chamber is opened to the atmosphere at the time of unloading, but the range of temperature fluctuation in the chamber is about 780 to 820 ° C. FIG.
As shown in (A), after the wafer is placed in the chamber, the pressure in the chamber is reduced to, for example, 30 by using a vacuum pump.
4040 Pa. 10 when the pressure inside the chamber is reduced
N 2 O gas is flowed for a minute (prepurge). The flow rate of the N 2 O gas is, for example, 200 sccm.

【0029】図1のデータ(a)は、N2 Oガス流量が
200sccmの場合であるが、N2 Oガス流量は例え
ば200〜400sccm等、適宜変更することができ
る。また、成膜されるHTO膜の絶縁破壊特性が向上さ
れる範囲で、成膜ガスをN2Oガス以外の窒素系ガス、
例えばNO等に変更することもできる。従来の成膜方法
によれば、大気圧下でプレパージを行って、ストレスリ
ーク電流の要因となる水素の混入を防止している。これ
に対し本実施形態の成膜方法の場合、減圧下で、より長
時間のプレパージを行う。これにより、成膜後の電気的
耐圧が改善される。
The data (a) in FIG. 1 is for the case where the N 2 O gas flow rate is 200 sccm, but the N 2 O gas flow rate can be changed as appropriate, for example, 200 to 400 sccm. In addition, as long as the dielectric breakdown characteristics of the HTO film to be formed are improved, the film forming gas may be a nitrogen-based gas other than the N 2 O gas,
For example, it can be changed to NO or the like. According to the conventional film forming method, the pre-purge is performed under the atmospheric pressure to prevent the incorporation of hydrogen which causes a stress leak current. On the other hand, in the case of the film forming method of the present embodiment, a longer time pre-purge is performed under reduced pressure. Thereby, the electric breakdown voltage after film formation is improved.

【0030】次に、図2(B)に示すように、チャンバ
内の温度(780〜820℃)および圧力(30〜40
Pa)を一定に維持したまま、化学気相成長(CVD)
によりHTO膜を堆積させる。成膜時にチャンバ内に導
入されるガスおよびその流量は、例えばSiH2 Cl2
/N2 O=100/200sccmとする。SiH2
2 流量は100〜200sccm程度、N2 O流量は
200〜400sccm程度の範囲で適宜変更すること
ができる。HTO膜を成膜した後、図2(C)に示すよ
うに、チャンバ内を大気開放する。チャンバ内は、3分
程度で高真空状態から大気圧に戻される。その後、HT
O膜が成膜されたウェハをチャンバ内から搬出する。さ
らに、例えば900℃、10分間のアニールを行って、
膜質を均一化あるいは緻密化させる。
Next, as shown in FIG. 2B, the temperature (780-820 ° C.) and the pressure (30-40
Chemical vapor deposition (CVD) while maintaining Pa) constant
To deposit an HTO film. The gas introduced into the chamber during the film formation and the flow rate thereof are, for example, SiH 2 Cl 2
/ N 2 O = 100/200 sccm. SiH 2 C
The l 2 flow rate can be appropriately changed within a range of about 100 to 200 sccm, and the N 2 O flow rate can be appropriately changed within a range of about 200 to 400 sccm. After the HTO film is formed, the inside of the chamber is opened to the atmosphere as shown in FIG. The inside of the chamber is returned from the high vacuum state to the atmospheric pressure in about 3 minutes. Then HT
The wafer having the O film formed thereon is carried out of the chamber. Further, for example, annealing is performed at 900 ° C. for 10 minutes,
Uniform or dense film quality.

【0031】以上の工程により、ONO膜の下層SiO
2 膜が形成される。続けて、Si34 膜を例えば減圧
CVD法により形成し、さらに、CVD法により上層H
TO膜を積層させることにより、電気的耐圧の向上され
たONO膜を形成することができる。
By the above steps, the lower layer SiO of the ONO film is formed.
Two films are formed. Subsequently, a Si 3 N 4 film is formed by, for example, a low pressure CVD method, and further, an upper layer H is formed by the CVD method.
By stacking the TO films, an ONO film with improved electric breakdown voltage can be formed.

【0032】上記の方法に従って形成されたHTO膜
(図1(a))は、従来のHTO膜(図1(c))に比
較して、経時絶縁破壊特性が大幅に向上する。本実施形
態の成膜方法は、従来の成膜方法に減圧下でのN2 Oプ
レパージ工程を追加するのみであり、実施が容易であ
る。本実施形態の成膜方法によれば、電気的耐圧におい
て優れるとされる、パイロジェニック酸化により形成さ
れた熱酸化膜(図1(d))に比較しても同等あるいは
それ以上の絶縁破壊特性を有するHTO膜が得られた。
The HTO film (FIG. 1 (a)) formed according to the above-mentioned method has a greatly improved dielectric breakdown characteristic over time as compared with the conventional HTO film (FIG. 1 (c)). The film forming method of the present embodiment is easy to carry out, merely adding a N 2 O pre-purge step under reduced pressure to the conventional film forming method. According to the film forming method of the present embodiment, the dielectric breakdown characteristic is equal to or higher than that of a thermal oxide film formed by pyrogenic oxidation (FIG. 1D), which is considered to be excellent in electric breakdown voltage. Was obtained.

【0033】(実施形態2)本実施形態のシリコン系誘
電体膜の形成方法について、図3のフローチャートを参
照して以下に説明する。また、本実施形態のシリコン系
誘電体膜の形成方法により得られたHTO膜の経時絶縁
破壊特性について、図4(e)に示す。
(Embodiment 2) A method for forming a silicon-based dielectric film according to this embodiment will be described below with reference to the flowchart of FIG. FIG. 4E shows the time-dependent dielectric breakdown characteristics of the HTO film obtained by the method for forming a silicon-based dielectric film of the present embodiment.

【0034】予め、CVD装置のチャンバ内を一定の温
度(例えば800℃)に加熱しておく。ウェハの搬入・
搬出の際にチャンバは大気開放されるが、チャンバ内の
温度変動の範囲は780〜820℃程度である。図3
(A)に示すように、チャンバ内にウェハを収めてか
ら、真空ポンプを用いてチャンバ内の圧力を例えば30
〜40Paとする。チャンバ内が減圧された状態で10
分間、N2 Oガスを流す(プレパージ)。N2 Oガスの
流量は例えば200sccmとする。
The inside of the chamber of the CVD apparatus is previously heated to a certain temperature (for example, 800 ° C.). Loading wafers
The chamber is opened to the atmosphere at the time of unloading, but the range of temperature fluctuation in the chamber is about 780 to 820 ° C. FIG.
As shown in (A), after the wafer is placed in the chamber, the pressure in the chamber is reduced to, for example, 30 by using a vacuum pump.
4040 Pa. 10 when the pressure inside the chamber is reduced
N 2 O gas is flowed for a minute (prepurge). The flow rate of the N 2 O gas is, for example, 200 sccm.

【0035】図4(e)のデータはN2 Oガス流量が2
00sccmの場合であるが、N2Oガス流量は例えば
200〜400sccm等、適宜変更することができ
る。また、成膜されるHTO膜の絶縁破壊特性が向上さ
れる範囲で、成膜ガスをN2 Oガス以外の窒素系ガス、
例えばNO等に変更することもできる。従来の成膜方法
によれば、大気圧下でプレパージを行い、ストレスリー
ク電流の要因となる水素の混入を防止している。これに
対し、本実施形態の成膜方法の場合は、減圧下でより長
時間のプレパージを行う。これにより、成膜後の電気的
耐圧が改善される。
The data in FIG. 4E shows that the N 2 O gas flow rate is 2
Although the case is 00 sccm, the flow rate of the N 2 O gas can be changed as appropriate, for example, 200 to 400 sccm. In addition, as long as the dielectric breakdown characteristics of the HTO film to be formed are improved, the film forming gas may be a nitrogen-based gas other than the N 2 O gas,
For example, it can be changed to NO or the like. According to the conventional film forming method, pre-purge is performed under the atmospheric pressure to prevent the incorporation of hydrogen which causes a stress leak current. On the other hand, in the case of the film forming method of the present embodiment, a longer time pre-purge is performed under reduced pressure. Thereby, the electric breakdown voltage after film formation is improved.

【0036】次に、図3(B)に示すように、チャンバ
内の温度(780〜820℃)および圧力(30〜40
Pa)を一定に維持したまま、化学気相成長(CVD)
によりHTO膜を堆積させる。成膜時にチャンバ内に導
入するガスおよびその流量は、例えばSiH2 Cl2
2 O=100/200sccmとする。SiH2 Cl
2 流量は100〜200sccm程度、N2 O流量は2
00〜400sccm程度の範囲で適宜変更することが
できる。
Next, as shown in FIG. 3B, the temperature (780-820 ° C.) and pressure (30-40
Chemical vapor deposition (CVD) while maintaining Pa) constant
To deposit an HTO film. The gas introduced into the chamber during the film formation and the flow rate thereof are, for example, SiH 2 Cl 2 /
N 2 O = 100/200 sccm. SiH 2 Cl
2 Flow rate is about 100-200 sccm, N 2 O flow rate is 2
It can be changed appropriately within a range of about 00 to 400 sccm.

【0037】HTO膜を成膜した後、図3(C)に示す
ように、チャンバ内の温度(780〜820℃)および
圧力(30〜40Pa)を一定に維持したまま、10分
間、N2 Oガスを流す(ポストパージ)。N2 Oガスの
流量は例えば200sccmとする。図4(e)のデー
タは、ポストパージのN2 Oガス流量が200sccm
の場合であるが、ポストパージのN2 Oガス流量は例え
ば200〜400sccm等、適宜変更することができ
る。また、成膜されるHTO膜の絶縁破壊特性が向上さ
れる範囲で、成膜ガスをN2 Oガス以外の窒素系ガス、
例えばNO等に変更することもできる。
After the HTO film is formed, as shown in FIG. 3 (C), the temperature (780-820 ° C.) and the pressure (30-40 Pa) in the chamber are kept constant for 10 minutes with N 2. Flow O gas (post purge). The flow rate of the N 2 O gas is, for example, 200 sccm. The data of FIG. 4E shows that the N 2 O gas flow rate of the post-purge is 200 sccm.
In this case, the N 2 O gas flow rate for the post-purge can be changed as appropriate, for example, from 200 to 400 sccm. In addition, as long as the dielectric breakdown characteristics of the HTO film to be formed are improved, the film forming gas may be a nitrogen-based gas other than the N 2 O gas,
For example, it can be changed to NO or the like.

【0038】従来の成膜方法によれば、図9に示すよう
に、成膜工程(B)の後、ポストパージを行わずに大気
開放する(C)。これに対し、本実施形態の成膜方法の
場合は、CVD工程(図3(B))後に減圧下でプレパ
ージを行う(図3(C))。CVD工程前の減圧下にお
けるプレパージ(図3(A))と、ポストパージとを合
わせて行うことにより、成膜後の電気的耐圧が改善され
る。
According to the conventional film forming method, as shown in FIG. 9, after the film forming step (B), the film is opened to the atmosphere without performing post-purging (C). On the other hand, in the case of the film forming method of the present embodiment, pre-purge is performed under reduced pressure after the CVD step (FIG. 3B) (FIG. 3C). By performing both the pre-purge under reduced pressure (FIG. 3A) and the post-purge before the CVD step, the electric breakdown voltage after the film formation is improved.

【0039】その後、図3(D)に示すように、チャン
バ内を大気開放する。チャンバ内は、3分程度で高真空
状態から大気圧に戻される。その後、HTO膜が成膜さ
れたウェハをチャンバ内から搬出する。さらに、例えば
900℃、10分間のアニールを行って膜質を均一化あ
るいは緻密化させる。以上の工程により、ONO膜の下
層SiO2 膜が形成される。続けて、Si34 膜を例
えば減圧CVD法により形成し、さらに、CVD法によ
り上層HTO膜を積層させることにより、電気的耐圧の
向上されたONO膜を形成することができる。また上層
HTO膜を成膜後、減圧下でN2 Oパージを行ってもよ
い。
Thereafter, as shown in FIG. 3D, the inside of the chamber is opened to the atmosphere. The inside of the chamber is returned from the high vacuum state to the atmospheric pressure in about 3 minutes. Thereafter, the wafer on which the HTO film has been formed is carried out of the chamber. Further, annealing is performed, for example, at 900 ° C. for 10 minutes to make the film quality uniform or dense. Through the above steps, a lower SiO 2 film of the ONO film is formed. Subsequently, an ONO film with improved electric breakdown voltage can be formed by forming a Si 3 N 4 film by, for example, a low-pressure CVD method, and further stacking an upper HTO film by the CVD method. After forming the upper HTO film, N 2 O purge may be performed under reduced pressure.

【0040】上記の方法に従い、減圧下でのN2 Oプレ
パージおよびポストパージの両方を行って形成されたH
TO膜の経時絶縁破壊特性(図4(e))は、プレパー
ジのみ行う場合(実施形態1、図4(a)に図1(a)
と同一データを示す)に比較して低下する。しかしなが
ら、従来のHTO膜(図4(c)に図1(c)と同一デ
ータを示す)に比較すると経時絶縁破壊特性は向上し
た。
According to the method described above, H 2 formed by performing both N 2 O pre-purge and post-purge under reduced pressure.
The time-dependent dielectric breakdown characteristics of the TO film (FIG. 4E) are obtained when only the pre-purge is performed (Embodiment 1, FIG. 4A shows FIG. 1A).
And the same data). However, as compared with the conventional HTO film (FIG. 4 (c) shows the same data as FIG. 1 (c)), the time-dependent dielectric breakdown characteristics were improved.

【0041】(実施形態3)本実施形態のシリコン系誘
電体膜の形成方法について、図5のフローチャートを参
照して以下に説明する。また、本実施形態のシリコン系
誘電体膜の形成方法により得られたHTO膜の経時絶縁
破壊特性について、図1(b)に示す。予め、CVD装
置のチャンバ内を一定の温度(例えば800℃)に加熱
しておく。ウェハの搬入・搬出の際にチャンバは大気開
放されるが、チャンバ内の温度変動の範囲は780〜8
20℃程度である。図5(A)に示すように、チャンバ
内にウェハを収め、大気圧下で2分程度N2 Oガスを流
す(プレパージ)。N2 Oガスの流量は例えば200s
ccmとする。SiO2 膜中に水素が過剰に導入される
と、ストレスリーク電流耐性が低下するが、N2 Oガス
のプレパージにより水素の混入を防止することができ
る。
(Embodiment 3) A method for forming a silicon-based dielectric film according to this embodiment will be described below with reference to the flowchart in FIG. FIG. 1B shows the time-dependent dielectric breakdown characteristics of the HTO film obtained by the method for forming a silicon-based dielectric film of the present embodiment. The inside of the chamber of the CVD apparatus is previously heated to a certain temperature (for example, 800 ° C.). The chamber is opened to the atmosphere when loading and unloading wafers, but the temperature fluctuation range in the chamber is 780 to 8
It is about 20 ° C. As shown in FIG. 5A, a wafer is placed in a chamber, and an N 2 O gas is flowed under atmospheric pressure for about 2 minutes (prepurge). The flow rate of the N 2 O gas is, for example, 200 s.
ccm. If hydrogen is excessively introduced into the SiO 2 film, the resistance to stress leak current decreases, but the incorporation of hydrogen can be prevented by pre-purging with N 2 O gas.

【0042】次に、図5(B)に示すように、化学気相
成長(CVD)によりHTO膜を堆積させる。チャンバ
内の温度を780〜820℃に維持したまま、真空ポン
プを用いてチャンバ内を減圧し、チャンバ内の圧力を例
えば30〜40Paとする。成膜時にチャンバ内に導入
するガスおよびその流量は、例えばSiH2 Cl2 /N
2 O=100/200sccmとする。SiH2 Cl2
流量は100〜200sccm程度、N2 O流量は20
0〜400sccm程度の範囲で適宜変更することがで
きる。
Next, as shown in FIG. 5B, an HTO film is deposited by chemical vapor deposition (CVD). While the temperature in the chamber is maintained at 780 to 820 ° C., the pressure in the chamber is reduced using a vacuum pump, and the pressure in the chamber is set to, for example, 30 to 40 Pa. The gas introduced into the chamber during the film formation and the flow rate thereof are, for example, SiH 2 Cl 2 / N
2 O = 100/200 sccm. SiH 2 Cl 2
The flow rate is about 100 to 200 sccm, and the N 2 O flow rate is 20
It can be changed appropriately within a range of about 0 to 400 sccm.

【0043】HTO膜を成膜した後、図5(C)に示す
ように、チャンバ内の温度(780〜820℃)および
圧力(30〜40Pa)を一定に維持したまま、10分
間、N2 Oガスを流す(ポストパージ)。N2 Oガスの
流量は例えば200sccmとする。図1(b)のデー
タはN2 Oガス流量が200sccmの場合であるが、
2Oガス流量は例えば200〜400sccm程度の
範囲で適宜変更することができる。また、成膜されるH
TO膜の絶縁破壊特性が向上される範囲で、ポストパー
ジ用ガスをN2 Oガス以外の窒素系ガス、例えばNO等
に変更することもできる。従来の成膜方法によれば、図
9に示すように、成膜工程(B)の後、ポストパージを
行わずに大気開放する(図9(C))。これに対し、本
実施形態の成膜方法の場合は、CVD後に減圧下でポス
トパージを行う(図5(C))。これにより、成膜後の
電気的耐圧が改善される。
After forming the HTO film, as shown in FIG. 5C, while keeping the temperature (780-820 ° C.) and the pressure (30-40 Pa) in the chamber constant, N 2 is applied for 10 minutes. Flow O gas (post purge). The flow rate of the N 2 O gas is, for example, 200 sccm. The data in FIG. 1B is for the case where the N 2 O gas flow rate is 200 sccm,
The flow rate of the N 2 O gas can be appropriately changed within a range of, for example, about 200 to 400 sccm. Also, the H
The post-purging gas may be changed to a nitrogen-based gas other than the N 2 O gas, for example, NO, as long as the dielectric breakdown characteristics of the TO film are improved. According to the conventional film forming method, as shown in FIG. 9, after the film forming step (B), the film is opened to the atmosphere without performing post-purging (FIG. 9C). In contrast, in the case of the film forming method of the present embodiment, post-purging is performed under reduced pressure after CVD (FIG. 5C). Thereby, the electric breakdown voltage after film formation is improved.

【0044】その後、図5(D)に示すように、チャン
バ内を大気開放する。チャンバ内は3分程度で高真空状
態から大気圧に戻される。その後、HTO膜が成膜され
たウェハをチャンバ内から搬出する。さらに、例えば9
00℃、10分間のアニールを行って、膜質を均一化あ
るいは緻密化させる。
Thereafter, as shown in FIG. 5D, the inside of the chamber is opened to the atmosphere. The inside of the chamber is returned from the high vacuum state to the atmospheric pressure in about 3 minutes. Thereafter, the wafer on which the HTO film has been formed is carried out of the chamber. Further, for example, 9
Annealing is performed at 00 ° C. for 10 minutes to make the film quality uniform or dense.

【0045】以上の工程により、ONO膜の下層SiO
2 膜が形成される。続けて、Si34 膜を例えば減圧
CVD法により形成し、さらに、CVD法により上層H
TO膜を積層させることにより、電気的耐圧の向上され
たONO膜を形成することができる。上記の方法に従
い、減圧下でのN2 Oポストパージを行って形成された
HTO膜の経時絶縁破壊特性は、図1(b)に示すよう
に、従来のHTO膜(図1(c))に比較すると経時絶
縁破壊特性は向上した。
Through the above steps, the lower layer SiO of the ONO film
Two films are formed. Subsequently, a Si 3 N 4 film is formed by, for example, a low pressure CVD method, and further, an upper layer H is formed by the CVD method.
By stacking the TO films, an ONO film with improved electric breakdown voltage can be formed. As shown in FIG. 1B, the HTO film formed by performing N 2 O post-purging under reduced pressure according to the above-described method has a conventional HTO film (FIG. 1C). The dielectric breakdown characteristics with the lapse of time were improved as compared with the above.

【0046】また、本実施形態のデータ(図1(b))
を実施形態1(図1(a)、減圧下のプレパージのみ)
あるいは実施形態2(図4(e)、減圧下のプレパージ
・ポストパージ両方あり)のデータと比較すると、縦軸
の値が小さい領域(累積不良率の小さい領域)における
特性が異なることがわかる。実施形態1または2の場合
はプロットの傾きが急峻となっており、ばらつき(標準
偏差)が少なく、真正絶縁破壊領域(磨耗領域)であ
る。一方、減圧下のプレパージを行わなかった本実施形
態(図1(b))の場合、累積不良率が小さい領域にお
いてプロットの傾きが緩やかとなっている。このことか
ら、減圧下のプレパージとポストパージとでは、電気的
耐圧特性に寄与する膜質改善の作用に違いがあることが
示唆される。CVD法による成膜前に減圧下でプレパー
ジを行うと、初期不良あるいは偶発不良が低減されるた
め、特に、初期絶縁破壊特性を向上させることができ
る。
The data of this embodiment (FIG. 1B)
Embodiment 1 (FIG. 1A, only pre-purge under reduced pressure)
Alternatively, when compared with the data of the second embodiment (FIG. 4E, both pre-purge and post-purge under reduced pressure), it can be seen that the characteristics in the region where the value on the vertical axis is small (the region where the cumulative failure rate is small) are different. In the case of the first or second embodiment, the slope of the plot is steep, the variation (standard deviation) is small, and it is a genuine dielectric breakdown region (wear region). On the other hand, in the present embodiment (FIG. 1B) in which the pre-purge under the reduced pressure is not performed, the slope of the plot is gentle in a region where the cumulative failure rate is small. This suggests that there is a difference between the pre-purge under reduced pressure and the post-purge in the effect of improving the film quality that contributes to the electric breakdown voltage characteristics. When pre-purge is performed under reduced pressure before film formation by the CVD method, initial failure or accidental failure is reduced, and in particular, initial dielectric breakdown characteristics can be improved.

【0047】次に、本発明のシリコン系誘電体膜の形成
方法における、減圧下のポストパージを行う時間と絶縁
破壊特性との相関について、図4および図6を参照して
以下に説明する。 (実施形態4)図4に、減圧下におけるN2 Oプレパー
ジを10分間行い、減圧下におけるN2 Oプレパージを
時間を変えて行った場合(0分、10分、30分)の経
時絶縁破壊特性の変化について示す。また、比較参考の
ため従来方法によるHTO膜(減圧下のプレパージ、ポ
ストパージともになし。図1(c)と同一データ)も示
した。
Next, the correlation between the time for performing post-purging under reduced pressure and the dielectric breakdown characteristics in the method for forming a silicon-based dielectric film of the present invention will be described below with reference to FIGS. (Embodiment 4) FIG. 4, performs the N 2 O pre-purge under reduced pressure for 10 minutes, when performed by changing the the N 2 O pre-purge under reduced pressure time (0 min, 10 min, 30 min) time dependent dielectric breakdown of Changes in characteristics will be described. For comparison, an HTO film (no pre-purge and no post-purge under reduced pressure; the same data as in FIG. 1 (c)) according to the conventional method is also shown.

【0048】図4に示すように、減圧下のプレパージを
行うと、経時絶縁破壊特性は大幅に向上される(図4
(a)、実施形態1参照)。減圧下のプレパージを行っ
た試料に対して10分程度のポストパージを行うと(図
4(e))、経時絶縁破壊特性はやや低下するが、減圧
下のプレパージを行わない従来の場合(図4(c))に
比較すると経時絶縁破壊特性は明らかに向上した(実施
形態2参照)。減圧下のプレパージを行った試料の場
合、ポストパージを30分程度としても(図4
(f))、ポストパージ10分の場合(図4(e))と
比較してほとんど差は見られなかった。
As shown in FIG. 4, when the pre-purge is performed under reduced pressure, the dielectric breakdown characteristics over time are greatly improved (FIG. 4).
(A), see Embodiment 1.) When a post-purge of about 10 minutes is performed on a sample that has been pre-purged under reduced pressure (FIG. 4E), the dielectric breakdown characteristics with time deteriorates slightly, but in the conventional case without pre-purge under reduced pressure (FIG. 4 (c)), the time-dependent dielectric breakdown characteristics were clearly improved (see Embodiment 2). In the case of a sample that was pre-purged under reduced pressure, the post-purge was performed for about 30 minutes (FIG. 4).
(F)), almost no difference was observed as compared with the case of 10 minutes post-purge (FIG. 4 (e)).

【0049】(実施形態5)図6に、減圧下におけるN
2 Oプレパージは行わず、減圧下におけるN2 Oプレパ
ージを時間を変えて行った場合(10分、30分)の経
時絶縁破壊特性の変化について示す。ポストパージ0分
の場合は、図1または図4に示す従来例の場合(c)に
相当する。また、減圧下のプレパージがなく、ポストパ
ージのみ10分の場合は、図1(b)に示す実施形態3
と同一のデータである。減圧下のプレパージを行わず、
減圧下のポストパージのみ10分行うと(b)、従来方
法によるHTO膜(c)に比較して経時絶縁破壊特性は
向上する。減圧下のプレパージを行わず、ポストパージ
を30分行った場合(g)には、従来方法によるHTO
膜(c)と同程度まで経時絶縁破壊特性が低下した。
(Embodiment 5) FIG.
Changes in the dielectric breakdown characteristics over time when N 2 O pre-purge under reduced pressure is performed for various times (10 minutes and 30 minutes) without performing 2 O pre-purge are shown. The case of 0 minutes post-purging corresponds to the case (c) of the conventional example shown in FIG. 1 or FIG. In the case where there is no pre-purge under reduced pressure and only post-purge is performed for 10 minutes, the third embodiment shown in FIG.
Is the same data as Without pre-purge under reduced pressure,
When only post-purging under reduced pressure is performed for 10 minutes (b), the dielectric breakdown characteristics over time are improved as compared with the HTO film (c) according to the conventional method. When the post-purge is performed for 30 minutes without performing the pre-purge under reduced pressure (g), the HTO according to the conventional method is used.
The dielectric breakdown characteristics over time decreased to the same extent as the film (c).

【0050】減圧下におけるプレパージを行った実施形
態4の場合は、ポストパージを10分(図4(e))か
ら30分(図4(f))に長くしても、絶縁破壊特性の
低下は見られなかったのに対し、減圧下におけるプレパ
ージを行わない実施形態5の場合には、ポストパージ時
間をある一定の時間よりも長くすると、絶縁破壊特性が
低下しやすくなり、膜質改善の効果が低減される。以上
のように、本発明の誘電体膜形成方法においては、ポス
トパージ時間に依存して経時絶縁破壊特性が変化する。
したがって、成膜後の電気的耐圧が向上する範囲内で、
パージを行う時間を適宜設定する。
In the case of the embodiment 4 in which the pre-purge is performed under reduced pressure, even if the post-purge is extended from 10 minutes (FIG. 4E) to 30 minutes (FIG. 4F), the dielectric breakdown characteristics are deteriorated. In contrast, in the case of Embodiment 5 in which the pre-purge was not performed under reduced pressure, if the post-purge time was longer than a certain time, the dielectric breakdown characteristics were likely to decrease, and the effect of improving the film quality was improved. Is reduced. As described above, in the dielectric film forming method of the present invention, the dielectric breakdown characteristics with time change depending on the post-purge time.
Therefore, as long as the electric breakdown voltage after film formation is improved,
The purge time is set as appropriate.

【0051】上記の本発明の誘電体膜形成方法によりH
TO膜の経時絶縁破壊特性が向上する機構については、
複数のモデルが考えられるため、明らかとなっていない
が、N2 Oが熱分解することによりHTO膜の下地(具
体的にはポリシリコン)表面に極めて薄くSiN層が形
成される可能性が挙げられる。あるいは、ポストパージ
の効果については、HTO膜の表面のダングリングボン
ドにNが結合し、結晶欠陥が改善される可能性が挙げら
れる。また、初期絶縁破壊特性の違い、あるいは、ポス
トパージ時間を変更した場合の挙動から、減圧下のプレ
パージとポストパージは、HTO膜の電気的耐圧の改善
に対し、異なった作用で寄与することが示唆される。
According to the method for forming a dielectric film of the present invention, H
Regarding the mechanism by which the time-dependent dielectric breakdown characteristics of the TO film improve,
Although it has not been clarified because a plurality of models can be considered, the possibility that an extremely thin SiN layer is formed on the surface of the base (specifically, polysilicon) of the HTO film due to thermal decomposition of N 2 O can be mentioned. Can be Alternatively, regarding the effect of the post-purge, there is a possibility that N is bonded to dangling bonds on the surface of the HTO film and crystal defects are improved. Also, from the difference in the initial dielectric breakdown characteristics or the behavior when the post-purge time is changed, the pre-purge and the post-purge under reduced pressure can contribute differently to the improvement of the electric breakdown voltage of the HTO film. It is suggested.

【0052】(実施形態6)以下に、本発明のシリコン
系誘電体膜形成方法を用いた、半導体記憶装置の製造方
法について説明する。本発明の半導体記憶装置の製造方
法によれば、図7に示すように、従来の半導体記憶装置
と同様の構造の半導体装置が製造される。図7において
は、シリコン基板上に設けられたp型不純物領域(pウ
ェル)4の表面にn型ソース/ドレイン領域5が所定の
間隔をあけて形成される。ソース/ドレイン領域5の間
にチャネル領域が形成されるように、ゲート絶縁膜6を
介して、例えばポリシリコンからなるフローティングゲ
ート1が形成される。その上層に、下層SiO2 膜3
a、Si3 4 膜3bおよび上層SiO2 膜3cからな
るキャパシタ絶縁膜3が形成されている。キャパシタ絶
縁膜3の上層に、例えばポリシリコンあるいはポリシリ
コンと高融点金属シリサイドとの積層膜からなるコント
ロールゲート2が形成されている。さらに、フローティ
ングゲート1、コントロールゲート2等を被覆するよう
に、誘電体膜7が形成される。
Embodiment 6 A method for manufacturing a semiconductor memory device using the method for forming a silicon-based dielectric film of the present invention will be described below. According to the method of manufacturing a semiconductor memory device of the present invention, as shown in FIG. 7, a semiconductor device having the same structure as a conventional semiconductor memory device is manufactured. In FIG. 7, n-type source / drain regions 5 are formed at predetermined intervals on the surface of p-type impurity region (p-well) 4 provided on a silicon substrate. Floating gate 1 made of, for example, polysilicon is formed via gate insulating film 6 so that a channel region is formed between source / drain regions 5. On top of that, a lower SiO 2 film 3
a, a capacitor insulating film 3 composed of a Si 3 N 4 film 3b and an upper SiO 2 film 3c is formed. A control gate 2 made of, for example, polysilicon or a laminated film of polysilicon and refractory metal silicide is formed above the capacitor insulating film 3. Further, a dielectric film 7 is formed so as to cover the floating gate 1, the control gate 2, and the like.

【0053】上記の構造の半導体記憶装置を製造するに
は、まず、図8(A)に示すように、シリコン基板上に
設けられたp型不純物領域4の表面に、例えばパイロジ
ェニック酸化を行ってゲート絶縁膜6を形成する。その
上層に、フローティングゲート1を形成するためのポリ
シリコン層1’を、例えば膜厚100nmで形成する。
In order to manufacture the semiconductor memory device having the above structure, first, as shown in FIG. 8A, for example, pyrogenic oxidation is performed on the surface of the p-type impurity region 4 provided on the silicon substrate. Then, a gate insulating film 6 is formed. A polysilicon layer 1 ′ for forming the floating gate 1 is formed thereon with a thickness of, for example, 100 nm.

【0054】次に、キャパシタ絶縁膜3の下層SiO2
膜(HTO膜)3aをCVD法により成膜する前に、ポ
リシリコン層1’の表面に減圧下でN2 Oパージを10
分程度行う。これにより、HTO膜の電気的耐圧を改善
させることができる。その後、キャパシタ絶縁膜3の下
層SiO2 膜(HTO膜)3aをCVD法により堆積さ
せる。下層SiO2 膜3aを成膜するCVDを、例え
ば、SiH2 Cl2 /N2 O=100/200sccm
の条件で行うと、プレパージによりチャンバ内に導入さ
れているN2 Oを置換する必要がない。すなわち、本発
明の特徴である減圧下のプレパージ工程を、容易に行う
ことが可能である。
Next, the lower layer SiO 2 of the capacitor insulating film 3 is formed.
Before the film (HTO film) 3a is formed by the CVD method, an N 2 O purge is performed on the surface of the polysilicon layer 1 ′ under reduced pressure for 10 minutes.
Do about a minute. Thereby, the electric breakdown voltage of the HTO film can be improved. Thereafter, a lower SiO 2 film (HTO film) 3 a of the capacitor insulating film 3 is deposited by the CVD method. The CVD for forming the lower SiO 2 film 3a is performed by, for example, SiH 2 Cl 2 / N 2 O = 100/200 sccm.
Under the conditions described above, it is not necessary to replace N 2 O introduced into the chamber by pre-purge. That is, the pre-purge step under reduced pressure, which is a feature of the present invention, can be easily performed.

【0055】下層SiO2 膜3aの上層に、例えばCV
D法によりSi3 4 膜3bを形成し、さらにその上層
に、例えばCVD法により上層SiO2 膜3cを積層さ
せる。下層SiO2 膜3aの成膜後、あるいは、上層S
iO2 膜3cの成膜後に、減圧下で例えば10分程度の
2 Oポストパージを行ってもよい。上層SiO2 膜3
cの上層に、コントロールゲート2を形成するためのポ
リシリコン層2’を、例えば膜厚100nmで形成す
る。
The upper layer of the lower SiO 2 film 3a is, for example, CV
An Si 3 N 4 film 3b is formed by the D method, and an upper SiO 2 film 3c is further laminated thereon by, for example, a CVD method. After the formation of the lower SiO 2 film 3a or the upper S
After the formation of the iO 2 film 3c, N 2 O post-purging may be performed under reduced pressure, for example, for about 10 minutes. Upper SiO 2 film 3
On top of c, a polysilicon layer 2 'for forming the control gate 2 is formed with a thickness of, for example, 100 nm.

【0056】次に、図8(B)に示すように、レジスト
(不図示)をマスクとしてコントロールゲート2用のポ
リシリコン層2’、3層構造のキャパシタ絶縁膜3、フ
ローティングゲート1用のポリシリコン層1’およびゲ
ート絶縁膜6のパターニングを行う。次に、図8(C)
に示すように、パターニングされたゲート電極をマスク
として、基板上のp型不純物領域4にn型不純物をイオ
ン注入し、n型ソース/ドレイン領域5を形成する。
Next, as shown in FIG. 8B, using a resist (not shown) as a mask, a polysilicon layer 2 ′ for the control gate 2, a capacitor insulating film 3 having a three-layer structure, and a polysilicon for the floating gate 1. The silicon layer 1 'and the gate insulating film 6 are patterned. Next, FIG.
As shown in (1), an n-type impurity is ion-implanted into the p-type impurity region 4 on the substrate using the patterned gate electrode as a mask to form an n-type source / drain region 5.

【0057】あるいは、パターニングされたゲート電極
をマスクとして、相対的に低濃度のn型不純物をイオン
注入してLDD(lightly doped dra
in)領域を形成してから、ゲート電極にサイドウォー
ルを設け、サイドウォールをマスクとして相対的に高濃
度のn型不純物を導入することにより、LDD構造のソ
ース/ドレイン領域としてもよい。その後、ゲート電極
を被覆するように誘電体膜7を形成し、フローティング
ゲート1を周囲から電気的に分離された状態とすること
により、図7に示す不揮発性半導体記憶装置が得られ
る。
Alternatively, using a patterned gate electrode as a mask, a relatively low concentration n-type impurity is ion-implanted to perform LDD (lightly doped drain).
After forming the (in) region, a sidewall may be provided on the gate electrode, and a relatively high concentration of n-type impurity may be introduced using the sidewall as a mask to form a source / drain region having an LDD structure. Thereafter, a dielectric film 7 is formed so as to cover the gate electrode, and the floating gate 1 is electrically isolated from the surroundings, whereby the nonvolatile semiconductor memory device shown in FIG. 7 is obtained.

【0058】上記の本発明の不揮発性半導体記憶装置の
製造方法によれば、経時絶縁破壊特性の高いキャパシタ
絶縁膜(ONO膜)を形成することができる。したがっ
て、キャパシタ絶縁膜の絶縁破壊あるいはリーク電流が
防止され、電荷の蓄積が維持される。すなわち、不揮発
性半導体記憶装置の記憶保持特性を向上させることがで
きる。本発明のシリコン系誘電体膜の形成方法および不
揮発性半導体記憶装置の製造方法の実施形態は、上記の
説明に限定されない。例えば、パージさせるガスの組成
および流量等は、適宜変更することができる。その他、
本発明の要旨を逸脱しない範囲で、種々の変更が可能で
ある。
According to the above-described method for manufacturing a nonvolatile semiconductor memory device of the present invention, a capacitor insulating film (ONO film) having high dielectric breakdown characteristics over time can be formed. Therefore, dielectric breakdown or leakage current of the capacitor insulating film is prevented, and charge accumulation is maintained. That is, the storage retention characteristics of the nonvolatile semiconductor memory device can be improved. Embodiments of the method for forming a silicon-based dielectric film and the method for manufacturing a nonvolatile semiconductor memory device according to the present invention are not limited to the above description. For example, the composition and flow rate of the gas to be purged can be appropriately changed. Others
Various changes can be made without departing from the spirit of the present invention.

【0059】[0059]

【発明の効果】本発明のシリコン系誘電体膜の形成方法
によれば、CVD法により形成されるシリコン酸化膜
(HTO膜)の経時絶縁破壊特性を向上させることがで
きる。本発明の不揮発性半導体記憶装置の製造方法によ
れば、キャパシタ絶縁膜の電気的耐性を改善させること
により、不揮発性半導体記憶装置の記憶保持特性を向上
させることができる。
According to the method for forming a silicon-based dielectric film of the present invention, the time-dependent dielectric breakdown characteristics of a silicon oxide film (HTO film) formed by a CVD method can be improved. According to the method for manufacturing a nonvolatile semiconductor memory device of the present invention, the storage durability of the nonvolatile semiconductor memory device can be improved by improving the electrical resistance of the capacitor insulating film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のシリコン系誘電体膜の形成方法により
形成されるHTO膜の経時絶縁破壊特性を、従来の形成
方法により形成されるHTO膜あるいは熱酸化膜の経時
絶縁破壊特性と比較したワイブルプロットである。
FIG. 1 compares the time-dependent dielectric breakdown characteristics of an HTO film formed by a method for forming a silicon-based dielectric film of the present invention with the time-dependent dielectric breakdown characteristics of an HTO film or a thermal oxide film formed by a conventional method. It is a Weibull plot.

【図2】本発明の実施形態1に係るシリコン系誘電体膜
の形成方法の各工程を表すフローチャートである。
FIG. 2 is a flowchart showing each step of a method for forming a silicon-based dielectric film according to Embodiment 1 of the present invention.

【図3】本発明の実施形態2に係るシリコン系誘電体膜
の形成方法の各工程を表すフローチャートである。
FIG. 3 is a flowchart showing each step of a method for forming a silicon-based dielectric film according to a second embodiment of the present invention.

【図4】本発明のシリコン系誘電体膜の形成方法におい
て、減圧下のプレパージ時間を一定とし、ポストパージ
時間を変化させた場合の経時絶縁破壊特性を表すワイブ
ルプロットである。
FIG. 4 is a Weibull plot showing the dielectric breakdown characteristics over time when the pre-purge time under reduced pressure and the post-purge time are changed in the method for forming a silicon-based dielectric film of the present invention.

【図5】本発明の実施形態3に係るシリコン系誘電体膜
の形成方法の各工程を表すフローチャートである。
FIG. 5 is a flowchart showing each step of a method for forming a silicon-based dielectric film according to Embodiment 3 of the present invention.

【図6】本発明のシリコン系誘電体膜の形成方法におい
て、減圧下のプレパージを行わず、ポストパージ時間を
変化させた場合の経時絶縁破壊特性を表すワイブルプロ
ットである。
FIG. 6 is a Weibull plot showing the dielectric breakdown characteristics over time when the post-purge time is changed without performing pre-purge under reduced pressure in the method of forming a silicon-based dielectric film of the present invention.

【図7】本発明および従来の不揮発性半導体記憶装置の
製造方法により製造される不揮発性半導体記憶装置の断
面図である。
FIG. 7 is a sectional view of a nonvolatile semiconductor memory device manufactured by the present invention and a conventional method of manufacturing a nonvolatile semiconductor memory device.

【図8】(A)〜(C)は、本発明の不揮発性半導体記
憶装置の製造方法の製造工程を表す断面図である。
FIGS. 8A to 8C are cross-sectional views illustrating manufacturing steps of a method for manufacturing a nonvolatile semiconductor memory device according to the present invention.

【図9】従来のシリコン系誘電体膜の形成方法の各工程
を表すフローチャートである。
FIG. 9 is a flowchart showing each step of a conventional method for forming a silicon-based dielectric film.

【符号の説明】[Explanation of symbols]

1…フローティングゲート、1’、2’…ポリシリコン
層、2…コントロールゲート、3…キャパシタ絶縁膜、
3a…下層SiO2 膜、3b…Si3 4 膜、3c…上
層SiO2 膜、4…p型不純物領域(pウェル)、5…
n型ソース/ドレイン領域、6…ゲート絶縁膜、7…誘
電体膜。
DESCRIPTION OF SYMBOLS 1 ... Floating gate, 1 ', 2' ... Polysilicon layer, 2 ... Control gate, 3 ... Capacitor insulating film,
3a: lower SiO 2 film, 3b: Si 3 N 4 film, 3c: upper SiO 2 film, 4: p-type impurity region (p well), 5:
n-type source / drain regions, 6: gate insulating film, 7: dielectric film.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/115 Fターム(参考) 5F001 AA25 AA43 AA63 AB08 AD17 AD61 AF06 AF07 AG03 AG21 5F058 BA11 BD02 BD04 BD10 BE10 BF04 BF24 BF29 BF30 BF55 BF60 BF62 BH20 BJ01 5F083 EP02 EP23 EP55 EP56 EP57 EP63 ER22 GA21 JA04 JA32 PR21 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 27/115 F term (Reference) 5F001 AA25 AA43 AA63 AB08 AD17 AD61 AF06 AF07 AG03 AG21 5F058 BA11 BD02 BD04 BD10 BE10 BF04 BF24 BF29 BF30 BF55 BF60 BF62 BH20 BJ01 5F083 EP02 EP23 EP55 EP56 EP57 EP63 ER22 GA21 JA04 JA32 PR21

Claims (26)

【特許請求の範囲】[Claims] 【請求項1】半導体層表面に、減圧下において窒素系ガ
スを所定時間送風するプレパージ工程と、 前記半導体層表面に第1の化学気相成長(CVD)を行
い、第1の酸化シリコン層を形成する工程と、 前記第1の酸化シリコン層上に第2の化学気相成長を行
い、窒化シリコン層を形成する工程と、 前記窒化シリコン層上に第3の化学気相成長を行い、第
2の酸化シリコン層を形成する工程とを有するシリコン
系誘電体膜の形成方法。
1. A pre-purge step of blowing nitrogen-based gas under reduced pressure for a predetermined time on a surface of a semiconductor layer, and performing a first chemical vapor deposition (CVD) on the surface of the semiconductor layer to form a first silicon oxide layer. Forming a second chemical vapor deposition on the first silicon oxide layer to form a silicon nitride layer; performing a third chemical vapor deposition on the silicon nitride layer; Forming a second silicon oxide layer.
【請求項2】前記プレパージ工程は、前記第1の化学気
相成長を行う温度と同程度に加熱された状態で行う請求
項1記載のシリコン系誘電体膜の形成方法。
2. The method for forming a silicon-based dielectric film according to claim 1, wherein said pre-purge step is performed while being heated to a temperature substantially equal to a temperature at which said first chemical vapor deposition is performed.
【請求項3】前記第1の酸化シリコン層を形成後、前記
第1の化学気相成長を行う温度よりも高温で熱処理を行
い、前記第1の酸化シリコン層の膜質を均質化する工程
を有する請求項1記載のシリコン系誘電体膜の形成方
法。
3. A step of performing a heat treatment at a temperature higher than a temperature at which the first chemical vapor deposition is performed after forming the first silicon oxide layer to homogenize the film quality of the first silicon oxide layer. The method for forming a silicon-based dielectric film according to claim 1.
【請求項4】前記プレパージ工程を行う時間は、前記第
1の酸化シリコン層の経時絶縁破壊特性が、前記プレパ
ージ工程を行わない場合に比較して向上する範囲で設定
される請求項1記載のシリコン系誘電体膜の形成方法。
4. The time for performing the pre-purge step is set within a range in which the time-dependent dielectric breakdown characteristics of the first silicon oxide layer are improved as compared with a case where the pre-purge step is not performed. A method for forming a silicon-based dielectric film.
【請求項5】前記プレパージ工程を行う時間は10分程
度である請求項4記載のシリコン系誘電体膜の形成方
法。
5. The method according to claim 4, wherein the time for performing the pre-purge step is about 10 minutes.
【請求項6】前記窒素系ガスはN2 Oガスである請求項
1記載のシリコン系誘電体膜の形成方法。
6. The method according to claim 1, wherein said nitrogen-based gas is N 2 O gas.
【請求項7】前記第1の酸化シリコン層表面に、減圧下
において窒素系ガスを所定時間送風するポストパージ工
程を有する請求項1記載のシリコン系誘電体膜の形成方
法。
7. The method for forming a silicon-based dielectric film according to claim 1, further comprising a post-purge step of blowing a nitrogen-based gas under reduced pressure for a predetermined time on the surface of the first silicon oxide layer.
【請求項8】前記ポストパージ工程を行う時間は、前記
第1の酸化シリコン層の経時絶縁破壊特性が、前記プレ
パージ工程を行わない場合に比較して向上する範囲で設
定される請求項7記載のシリコン系誘電体膜の形成方
法。
8. The time for performing the post-purge step is set within a range in which the time-dependent dielectric breakdown characteristics of the first silicon oxide layer are improved as compared with the case where the pre-purge step is not performed. Of forming a silicon-based dielectric film.
【請求項9】前記窒素系ガスはN2 Oガスである請求項
7記載のシリコン系誘電体膜の形成方法。
9. The method according to claim 7, wherein said nitrogen-based gas is N 2 O gas.
【請求項10】前記第2の酸化シリコン層表面に、減圧
下において窒素系ガスを所定時間送風するポストパージ
工程を有する請求項1記載のシリコン系誘電体膜の形成
方法。
10. The method for forming a silicon-based dielectric film according to claim 1, further comprising a post-purge step of blowing a nitrogen-based gas under reduced pressure for a predetermined time on said second silicon oxide layer surface.
【請求項11】前記ポストパージ工程を行う時間は、前
記第2の酸化シリコン層の経時絶縁破壊特性が、前記プ
レパージ工程を行わない場合に比較して向上する範囲で
設定される請求項10記載のシリコン系誘電体膜の形成
方法。
11. The time for performing the post-purge step is set within a range in which the time-dependent dielectric breakdown characteristics of the second silicon oxide layer are improved as compared with the case where the pre-purge step is not performed. Of forming a silicon-based dielectric film.
【請求項12】前記窒素系ガスはN2 Oガスである請求
項10記載のシリコン系誘電体膜の形成方法。
12. The method according to claim 10, wherein said nitrogen-based gas is N 2 O gas.
【請求項13】半導体層表面に第1の化学気相成長(C
VD)を行い、第1の酸化シリコン層を形成する工程
と、 前記第1の酸化シリコン層表面に、減圧下において窒素
系ガスを所定時間送風するポストパージ工程と、 前記第1の酸化シリコン層上に第2の化学気相成長を行
い、窒化シリコン層を形成する工程と、 前記窒化シリコン層上に第3の化学気相成長を行い、第
2の酸化シリコン層を形成する工程とを有するシリコン
系誘電体膜の形成方法。
13. A first chemical vapor deposition (C) method comprising the steps of:
VD) to form a first silicon oxide layer; a post-purge step of blowing a nitrogen-based gas under reduced pressure for a predetermined time on the surface of the first silicon oxide layer; Performing a second chemical vapor deposition on the silicon nitride layer to form a silicon nitride layer; and performing a third chemical vapor deposition on the silicon nitride layer to form a second silicon oxide layer. A method for forming a silicon-based dielectric film.
【請求項14】前記ポストパージ工程は、前記第1の化
学気相成長を行う温度と同程度に加熱された状態で行う
請求項13記載のシリコン系誘電体膜の形成方法。
14. The method according to claim 13, wherein the post-purge step is performed while being heated to a temperature substantially equal to a temperature at which the first chemical vapor deposition is performed.
【請求項15】前記第1の酸化シリコン層を形成後、前
記第1の化学気相成長を行う温度よりも高温で熱処理を
行い、前記第1の酸化シリコン層の膜質を均質化する工
程を有する請求項13記載のシリコン系誘電体膜の形成
方法。
15. A step of performing a heat treatment at a temperature higher than a temperature at which the first chemical vapor deposition is performed after forming the first silicon oxide layer to homogenize the film quality of the first silicon oxide layer. 14. The method for forming a silicon-based dielectric film according to claim 13, comprising:
【請求項16】前記ポストパージ工程を行う時間は、前
記第1の酸化シリコン層の経時絶縁破壊特性が、前記ポ
ストパージ工程を行わない場合に比較して向上する範囲
で設定される請求項13記載のシリコン系誘電体膜の形
成方法。
16. The time for performing the post-purge step is set within a range in which the time-dependent dielectric breakdown characteristics of the first silicon oxide layer are improved as compared with the case where the post-purge step is not performed. The method for forming a silicon-based dielectric film according to the above.
【請求項17】前記ポストパージ工程を行う時間は10
分程度である請求項16記載のシリコン系誘電体膜の形
成方法。
17. The time for performing the post-purge step is 10 minutes.
17. The method according to claim 16, which is performed on the order of minutes.
【請求項18】前記窒素系ガスはN2 Oガスである請求
項13記載のシリコン系誘電体膜の形成方法。
18. The method according to claim 13, wherein said nitrogen-based gas is N 2 O gas.
【請求項19】前記第2の酸化シリコン層表面に、減圧
下において窒素系ガスを所定時間送風するポストパージ
工程を有する請求項18記載のシリコン系誘電体膜の形
成方法。
19. The method for forming a silicon-based dielectric film according to claim 18, further comprising a post-purge step of blowing nitrogen-based gas under reduced pressure for a predetermined time on the surface of said second silicon oxide layer.
【請求項20】前記ポストパージ工程を行う時間は、前
記第2の酸化シリコン層の経時絶縁破壊特性が、前記プ
レパージ工程を行わない場合に比較して向上する範囲で
設定される請求項19記載のシリコン系誘電体膜の形成
方法。
20. The time for performing the post-purge step is set within a range in which the time-dependent dielectric breakdown characteristic of the second silicon oxide layer is improved as compared with the case where the pre-purge step is not performed. Of forming a silicon-based dielectric film.
【請求項21】前記窒素系ガスはN2 Oガスである請求
項19記載のシリコン系誘電体膜の形成方法。
21. The method according to claim 19, wherein said nitrogen-based gas is N 2 O gas.
【請求項22】半導体基板上に、ゲート絶縁膜を形成す
る工程と、 前記ゲート絶縁膜上に、フローティングゲートとなる第
1の導電体層を成膜する工程と、 前記第1の導電体層表面に、減圧下において窒素系ガス
を所定時間送風するプレパージ工程と、 前記半導体層表面に第1の化学気相成長(CVD)を行
い、第1の酸化シリコン層を成膜する工程と、 前記第1の酸化シリコン層上に第2の化学気相成長を行
い、窒化シリコン層を成膜する工程と、 前記窒化シリコン層上に第3の化学気相成長を行い、第
2の酸化シリコン層を成膜する工程と、 前記第2の酸化シリコン層上に、コントロールゲートと
なる第2の導電体層を成膜する工程と、 前記第2の導電体層、前記第1および第2の酸化シリコ
ン層と前記窒化シリコン層からなるゲート間絶縁膜、前
記第1の導電体層および前記ゲート絶縁膜を、 所定のゲート電極パターンに加工する工程と、 前記半導体基板表面にソース領域およびドレイン領域を
形成する工程とを有する不揮発性半導体記憶装置の製造
方法。
22. A step of forming a gate insulating film on a semiconductor substrate; a step of forming a first conductive layer serving as a floating gate on the gate insulating film; A pre-purge step of blowing a nitrogen-based gas on the surface under reduced pressure for a predetermined time; a step of performing a first chemical vapor deposition (CVD) on the surface of the semiconductor layer to form a first silicon oxide layer; Performing a second chemical vapor deposition on the first silicon oxide layer to form a silicon nitride layer; and performing a third chemical vapor deposition on the silicon nitride layer to form a second silicon oxide layer. Forming a second conductive layer serving as a control gate on the second silicon oxide layer; and forming the second conductive layer, the first and second oxidation layers. A game comprising a silicon layer and the silicon nitride layer A non-volatile semiconductor comprising: a step of processing the inter-layer insulating film, the first conductor layer, and the gate insulating film into a predetermined gate electrode pattern; and a step of forming a source region and a drain region on the surface of the semiconductor substrate A method for manufacturing a storage device.
【請求項23】前記プレパージ工程は、前記第1の化学
気相成長を行う温度と同程度に加熱された状態で行う請
求項22記載の不揮発性半導体記憶装置の製造方法。
23. The method according to claim 22, wherein said pre-purge step is performed while being heated to a temperature substantially equal to a temperature at which said first chemical vapor deposition is performed.
【請求項24】前記プレパージ工程を行う時間は、前記
第1の酸化シリコン層の経時絶縁破壊特性が、前記プレ
パージ工程を行わない場合に比較して向上する範囲で設
定される請求項22記載の不揮発性半導体記憶装置の製
造方法。
24. The method according to claim 22, wherein the time for performing the pre-purge step is set within a range in which the time-dependent dielectric breakdown characteristics of the first silicon oxide layer are improved as compared with the case where the pre-purge step is not performed. A method for manufacturing a nonvolatile semiconductor memory device.
【請求項25】前記プレパージ工程を行う時間は10分
程度である請求項24記載の不揮発性半導体記憶装置の
製造方法。
25. The method according to claim 24, wherein the time for performing the pre-purge step is about 10 minutes.
【請求項26】前記窒素系ガスはN2 Oガスである請求
項22記載の不揮発性半導体記憶装置の製造方法。
26. The method according to claim 22, wherein said nitrogen-based gas is N 2 O gas.
JP11003037A 1999-01-08 1999-01-08 Forming method for silicon group dielectric film and manufacture of nonvolatile semiconductor storage device Pending JP2000208645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11003037A JP2000208645A (en) 1999-01-08 1999-01-08 Forming method for silicon group dielectric film and manufacture of nonvolatile semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11003037A JP2000208645A (en) 1999-01-08 1999-01-08 Forming method for silicon group dielectric film and manufacture of nonvolatile semiconductor storage device

Publications (1)

Publication Number Publication Date
JP2000208645A true JP2000208645A (en) 2000-07-28

Family

ID=11546124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11003037A Pending JP2000208645A (en) 1999-01-08 1999-01-08 Forming method for silicon group dielectric film and manufacture of nonvolatile semiconductor storage device

Country Status (1)

Country Link
JP (1) JP2000208645A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012788A (en) * 2005-06-29 2007-01-18 Elpida Memory Inc Method of manufacturing semiconductor device
JP2008211162A (en) * 2007-02-01 2008-09-11 Renesas Technology Corp Semiconductor memory and manufacturing method thereof
JP2009141591A (en) * 2007-12-05 2009-06-25 Rohm Co Ltd Mems sensor
JP2009164624A (en) * 2009-03-09 2009-07-23 Toshiba Corp Method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012788A (en) * 2005-06-29 2007-01-18 Elpida Memory Inc Method of manufacturing semiconductor device
JP2008211162A (en) * 2007-02-01 2008-09-11 Renesas Technology Corp Semiconductor memory and manufacturing method thereof
JP2009141591A (en) * 2007-12-05 2009-06-25 Rohm Co Ltd Mems sensor
JP2009164624A (en) * 2009-03-09 2009-07-23 Toshiba Corp Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100880309B1 (en) Method for manufacturing a semiconductor device
US6461949B1 (en) Method for fabricating a nitride read-only-memory (NROM)
US6228779B1 (en) Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology
KR20130118963A (en) Plasma treatment of silicon nitride and silicon oxynitride
JPH08306687A (en) Semiconductor device and its manufacture
KR20060100092A (en) Method for manufacturing a semiconductor device
JP2002217317A (en) Non-volatile semiconductor storage device and its manufacturing method
US20030017670A1 (en) Method of manufacturing a semiconductor memory device with a gate dielectric stack
US7064052B2 (en) Method of processing a transistor gate dielectric film with stem
KR100596484B1 (en) Method of Forming Insulator Layer and Method of Manufacturing Non-Volatile Memory Device Using the same
US6368984B1 (en) Insulating film and method of forming the same
KR100806130B1 (en) Method of Manufacturing a Non-Volatile Memory Device
US6207542B1 (en) Method for establishing ultra-thin gate insulator using oxidized nitride film
US20020168869A1 (en) Method for fabricating an ONO layer
JP2000208645A (en) Forming method for silicon group dielectric film and manufacture of nonvolatile semiconductor storage device
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
KR100543209B1 (en) Method for fabrication of transistor having sonos structure
JP4088913B2 (en) Capacitor manufacturing method for semiconductor device
JP2003060198A (en) Semiconductor device and manufacturing method therefor
US8187973B2 (en) Method for manufacturing semiconductor device and the semiconductor device
JPH11261065A (en) Manufacture of silicon gate fet
JP2004146665A (en) Manufacturing method of semiconductor device
JP4190175B2 (en) Method for manufacturing semiconductor device having high dielectric constant metal oxide film
KR100274353B1 (en) Method of manufacturing a capacitor in a semiconductor device
JP3316210B2 (en) Method for manufacturing semiconductor device