JP4190175B2 - Method for manufacturing semiconductor device having high dielectric constant metal oxide film - Google Patents

Method for manufacturing semiconductor device having high dielectric constant metal oxide film Download PDF

Info

Publication number
JP4190175B2
JP4190175B2 JP2001295367A JP2001295367A JP4190175B2 JP 4190175 B2 JP4190175 B2 JP 4190175B2 JP 2001295367 A JP2001295367 A JP 2001295367A JP 2001295367 A JP2001295367 A JP 2001295367A JP 4190175 B2 JP4190175 B2 JP 4190175B2
Authority
JP
Japan
Prior art keywords
metal oxide
dielectric constant
heat treatment
film
high dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001295367A
Other languages
Japanese (ja)
Other versions
JP2003101014A (en
Inventor
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001295367A priority Critical patent/JP4190175B2/en
Priority to US10/241,456 priority patent/US6800519B2/en
Publication of JP2003101014A publication Critical patent/JP2003101014A/en
Priority to US10/846,644 priority patent/US7422953B2/en
Priority to US12/122,424 priority patent/US7737511B2/en
Application granted granted Critical
Publication of JP4190175B2 publication Critical patent/JP4190175B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関わり、とくにMIS(MetalInsulator Semiconductor)構造を有する半導体装置のゲート絶縁膜として用いるに適した高誘電率金属酸化物を有する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
シリコン半導体集積回路の微細化にともなって、MIS型(Metal−Insulator−semiconductor)半導体素子の寸法が微細化している。ITRS(International Technology Roadmap for Semiconductors)の2000年update版によると、60nmのテクノロジー・ノードで、シリコン酸化膜換算膜厚(Equivalent Physical Oxide Thickness; 以下、EOTと呼ぶ)が0.8−1.2nmのゲート絶縁膜が必要とされている。この膜厚でリーク電流の抑制されたゲート絶縁膜を実現するためには、シリコン酸化膜若しくはシリコン酸窒化膜では不十分であり、誘電率の高い絶縁膜、すなわち高誘電率金属酸化物絶縁膜が必要とされている。
【0003】
近年研究が活発に進められている次世代高誘電率金属酸化物絶縁膜として、Ta25、TiO2、Al23、ZrO2、HfO2、Zrシリケート(ZrSiOx)及びHfシリケート(HfSiOx)が挙げられる。特にその中でもSi基板上での熱力学的安定性が良く、誘電率及びバンドギャップが大きいZrO2、HfO2及びそれらのシリケートがsub−1nm世代のゲート絶縁膜として有望視されている。
【0004】
しかしこれらの高誘電率金属酸化物絶縁膜とSi基板界面の熱的安定性において、以下の問題が指摘されている。一つは、通常、絶縁膜形成後の熱処理は、例えば、窒素中532Paの圧力で950℃〜1000℃の温度範囲で行われている。しかしながらこれらの条件では酸化種(O2、H2O)を含み、金属酸化物絶縁膜中は酸化種(O2、H2O)の拡散が比較的早く、半導体装置の製造工程中における各種熱処理工程において雰囲気中に微量に含まれる酸化種が絶縁膜中を容易に通り抜け、絶縁膜/Si基板界面に厚いSiO2膜が形成されてしまう点である。これにより膜全体の誘電率が低下し、EOT増加を招いている。
【0005】
また逆に熱処理雰囲気中の酸化種分圧を下げた超高真空中(Ultra High Vacuum; 以下UHVと呼ぶ)での熱処理の場合、900℃以上の加熱処理により高誘電体絶縁膜とSi基板界面においてシリサイド(MSix)反応が生じ、絶縁性の劣化や界面の平坦性の劣化が起きることが確認されている(2001 MRS Spring Meeting, Symposium K, Gate Stack and Silicide Issues inSi Processing IIなど)。この現象は金属酸化物絶縁膜/Si基板界面のみならず、poly−Siもしくはpoly−SiGeゲート電極との界面においても同様の反応が起きる。これらの現象について、例えばZrO2に関しては以下の反応が考えられている。
ZrOx+(x+2)Si→ZrSi2+xSiO↑
(D. Wicaksana et al., MRS K1.7) ・・・(1)
Si+SiO2+ZrO2→ZrSi2+ZrSi+SiO↑
(M. A. Gribelyuk et al., MRS K2.8) ・・・(2)
ZrO2+6SiO↑→ZrSi2+4SiO2
(T. S. Jeon et al., Appl. Phys. Lett. 78, 368 (2001).) ・・・(3)
これらの反応はZrO2に限ったことではなく、HfO2及びそれらを含むシリケートにおいても同様に起きる。またこれらの反応式から、ゲート電極/金属酸化物絶縁膜界面や金属酸化物絶縁膜/Si基板界面でのSiOガスの発生がシリサイド形成のトリガーになること分かる。
【0006】
以上のことから、金属酸化物絶縁膜/Si基板界面のSiO2膜を増やさないためには雰囲気中の酸化種の分圧を下げなければならないが、逆に下げ過ぎるとシリサイドの形成が起きてしまうという相反関係が存在する。酸化とシリサイド化を抑制する最適な酸化種分圧の範囲は非常に狭く、活性化熱処理等の高温熱工程を多く有する現状の半導体プロセスにこれら高誘電体金属酸化物絶縁膜を適用する上で、ゲート電極/金属酸化物絶縁膜界面や金属酸化物絶縁膜/Si基板界面金属酸化物絶縁膜/Si基板界面にSiO2膜やシリサイド膜の形成を抑制することは困難であった。
【0007】
【発明が解決しようとする課題】
上記のように、高誘電率金属酸化物絶縁膜形成後の熱処理工程において、雰囲気中の僅かな酸素及び水により、容易に金属酸化物絶縁膜/Si基板界面に厚いSiO2膜が形成されてしまい、誘電率の低下を招く。逆にUHV等の低酸素・水分圧雰囲気中での加熱を行うと、金属酸化物絶縁膜/Si基板界面にシリサイドが形成され、絶縁性の劣化や界面の平坦性の劣化を引き起こす。
【0008】
本発明はこれらの問題点を解決するためになされたものであり、金属酸化物絶縁膜/Si基板界面におけるSiO2膜の増加や、ゲート電極/金属酸化物絶縁膜界面や金属酸化物絶縁膜/Si基板界面のシリサイドの形成が抑制され、ゲート電極/金属酸化物絶縁膜及び金属酸化物絶縁膜/Si基板界面のラフネスの低減と、高誘電率金属酸化物絶縁膜の誘電率低下抑制の両立が可能となり、また、リーク電流の少ない高信頼性の絶縁膜を有する半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記の目的を達成するための本発明に係わる第1の半導体装置の製造方法は、
シリコン基板上に高誘電率金属酸化物膜を形成する工程と、
前記高誘電率金属酸化物膜形成工程後に、前記高誘電率金属酸化物膜が露出した状態で、酸素及び水の分圧の和が、133*1011.703-18114/TPa(Tは前記熱処理温度(K))以下であり、かつHe若しくはNeの少なくとも一種であるガスが存在する雰囲気下で650℃以上の熱処理を行う工程と、
前記高誘電率金属酸化物膜を用いたMIS型トランジスタを形成する工程を備えること
を特徴とする高誘電率金属酸化物膜を有する半導体装置の製造方法である。
【0010】
第1の製造方法において、前記熱処理工程の雰囲気中に含まれる酸素及び水の分圧の和は、133*108.903-18114/TPa(Tは前記熱処理温度(K))以下であることが望ましい。
【0011】
また、本発明に係わる第2の半導体装置の製造方法は、
シリコン基板上に高誘電率金属酸化物膜を形成する工程と、
前記高誘電率金属酸化物膜上に薄膜を形成する工程と、
前記薄膜をパターニングする工程と、
前記薄膜をパターニングする工程後に、前記高誘電率金属酸化物膜が露出した状態で、酸素及び水の分圧の和は、133*10 11.703-18114/T Pa(Tは前記熱処理温度(K))以下であり、かつHe若しくはNeの少なくとも一種であるガスが存在する雰囲気下で650℃以上の熱処理を行う工程と、
前記高誘電率金属酸化物膜を用いたMIS型トランジスタを形成する工程を備えることを特徴とする高誘電率金属酸化物膜を有する半導体装置の製造方法である。
【0012】
第2の製造方法において、さらに前記熱処理工程の雰囲気中に含まれる酸素及び水の分圧の和は、133*108.903-18114/TPa(Tは前記熱処理温度(K))以下であることが望ましい。
【0016】
本発明の第1及び第2の半導体装置の製造方法によれば、金属酸化物絶縁膜/Si基板界面に不可避的に形成されるSiO2膜の増加や、ゲート電極/金属酸化物絶縁膜界面や金属酸化物絶縁膜/Si基板界面のシリサイドの形成が抑制され、ゲート電極/金属酸化物絶縁膜及び金属酸化物絶縁膜/Si基板界面のラフネスの低減と、高誘電率金属酸化物絶縁膜の誘電率低下抑制の両立が可能となり、また、リーク電流の少ない高信頼性の絶縁膜を有する半導体装置を提供される。
【0018】
なお、本明細書において高誘電率金属酸化物とは、シリコン酸化物よりも比誘電率の高い金属酸化物を意味し、さらに金属酸窒化物、金属とシリコンと酸素を構成元素として含むシリケートもその範疇にあるものとする。たとえば、ZrO2,HfO2、BeO、MgO、CaO、SrO、BaO、Y23、CeO2、PrxOy、Nd23、ThO2、RuO2、IrO2、Al23、In23、ZrON、HfON、ZrSiO4、HfSiO4膜などの形成にも本発明は適用可能である。特に望ましくはSiとの熱力学的安定性、低欠陥及び低潮解性の観点からジルコニウム及びハフニウムの酸化物、酸窒化物もしくはシリケートである。また、高誘電率金属酸化物膜は、高誘電率金属酸化物、酸窒化物もしくはシリケート単独からなる膜以外にも高誘電率金属酸化物を含む混合膜及び高誘電率金属酸化物膜を含む積層膜などであってもよい。
【0019】
【発明の実施の形態】
以下では、図面を参照しながら本発明の実施の形態(以下、実施例という)を説明する。
(第1の実施例)
本発明の第1の製造方法を、MISトランジスタ形成を例にして説明する。
まず、図1に示すように、単結晶のp型シリコン基板11の表面に、素子分離の役割を果たす深い溝を形成し、CVD法によりシリコン酸化膜13で埋め込み、素子分離領域12を形成する。(第1工程)
次に、図2に示すように、高誘電率金属酸化物膜であるZrO2膜14を形成する(ZrO2膜の形成方法は、後で詳細に述べる)。(第2工程)
次に、図3に示すように、ZrO2膜14の上部にゲート電極としてポリシリコン膜15をCVD法によって形成する。(第3工程)
次に、図4に示すように、ポリシリコン15上にフォトレジストパターン16を形成する。(第4工程)
次に、図5に示すように、フォトレジストパターン16をマスクとして、ポリシリコン膜15を反応性イオンエッチングし、第1のゲート電極15を形成する。
(第5工程)
次に、砒素のイオン注入を、例えば加速電圧40keV、ドーズ量2x1015cm-2の条件で行い活性化熱処理することで、高不純物濃度のn+型ゲート電極15、n+型ソース領域17、n+型ドレイン領域18を同時に形成する。(第6工程)
次に、図6に示すように、全面に300nmのシリコン酸化膜をCVD法により堆積し、層間絶縁膜19を形成する。この後、層間絶縁膜19上にコンタクトホール形成用のフォトレジストパターン(不図示)を形成し、これをマスクとして反応性イオンエッチング法により層間絶縁膜19をエッチングして、コンタクトホールを開口する。最後に、全面にAl膜をスパッタ法により形成した後、これをパターニングして、ソース電極110、ドレイン電極111、および第2のゲート電極112を形成してn型MISトランジスタが完成する。(第7工程)なお、本実施例では、n型MISトランジスタの製造工程を示したが、p型MISトランジスタでは導電型がn型とp型で入れ替わる点が異なるだけであり、基本的な製造工程はまったく同じである。
【0020】
ここで高誘電率金属酸化物絶縁膜であるZrO2膜14の形成工程の詳細を説明する。
【0021】
まず、前処理としてシリコン・ウェハに対して表面汚染を効果的に除去するために、塩酸/オゾン水処理を用いた。これによりSi表面に約1nmのChemical Oxideが形成される(EOT低減のため、この後に希フッ酸処理を追加してもよい)。
【0022】
次に、前処理が終了したウェハをスパッタ装置中へ搬送する。ウェハの温度を室温に保ち、ZrO2ターゲットを用いてAr/O2ガスRFプラズマ(400W)によるスパッタを行い、Chemical Oxide上に約2nmのZrO2膜を形成した。
【0023】
次にZrO2膜の緻密化及び欠陥低減のための熱処理を行った。この時の熱処理条件は以下の通り。
<He雰囲気中>
バックグランド真空度:133*5.4E-10Pa
He圧力:133Pa
雰囲気中の酸素及び水分圧の和:133*1E-9Pa
基板温度:920℃
加熱時間:10分
比較のため熱処理条件のみを変えて上記実施例と同様にしてサンプルを作成した。
【0024】
熱処理条件は以下のとおり。
<UHV中>
真空度:133*1E-9Pa
基板温度:920℃
加熱時間:10分
<N2雰囲気中>
バックグラウンド真空度:133*5.4E-10Pa、
2圧力:133Pa、
酸素及び水分圧はHeの場合と同じ、
基板温度:920℃
以上の3種のサンプルについての熱処理前後でのZrO2/SiO2積層膜の結合状態変化を、その場観察X線光電子分光法(In−situ X−ray Photoelectron Spectroscopy; 以下In−situ
XPSと呼ぶ)により導出した。
【0025】
図7に各種熱処理条件でのZr3d及びSi2pスペクトル変化を示す。X線源はMgKα光電子脱出角度は45度で測定を行った。比較のため、UHV中、N2雰囲気中の結果も示す。
【0026】
Zr3dスペクトルより、900℃を超える高温熱処理にも係らずHe熱処理ではZrSixが全く形成されない。ここでZrO2ピーク形状がシャープになり若干高エネルギー側にシフトするのは、ZrO2層の結晶化が進むと共に絶縁性が向上し、X線照射によるチャージアップが起きているためである。それに対しUHV中及びN2中ではZrO2層は完全に消失し、ZrSixが形成されていることが確認できる。これは従来の報告例と同じであり、前記(1)〜(3)式の反応が生じたためである。Si2pスペクトルにおいても、He雰囲気中の熱処理により界面SiOx膜の還元が起きていないことが確認できる。ここでもブロードなSiOxピークが、熱処理により形状がシャープになると共に高エネルギー側にシフトし、より熱的に安定なSiO2膜に変化したことが分かる。しかしながら、SiO2膜の量は増大していない。他の雰囲気中ではSiOx膜が還元されると共にZrSixが形成され、特にN2中では更に窒化が進みSiNx膜がZrSix表面に形成されていることが分かる。またSi2pのZrSix強度が増大し、Zr3dのZrSix強度がZrO2強度と比べて減少していることから、ZrO2膜の大半は下層からのSiOガス脱離に伴い蒸発してしまい、僅かに残ったZr原子が清浄Si基板表面と反応してZrSix層を形成していることが分かる。
【0027】
次に、このHe雰囲気中での熱処理効果が残留酸化種分圧及び加熱温度に対してどの範囲まで有効か確認を行った。
【0028】
図8に各種熱処理温度に対する酸化種分圧(酸素及び水分圧の和)の酸化還元境界を示す。黒丸はSiO2/Si界面を調べたときの酸化還元境界(Si+SiO2←→2SiO↑)の実験値であり、黒丸をつないだ実線より上側が酸化領域(SiO2形成領域)下側が還元領域(SiOガス形成領域)である。下側の領域は酸化種分圧が133*1011.703-18114/TPa(Tは前記熱処理温度(K))以下の範囲と記述できる。また、この還元領域はSiO2表面に形成される金属酸化物絶縁膜によって若干変化する。一例としてZrO2/SiO2/Si構造における還元境界の実験値を黒四角で示す。黒四角をつないだ点線より下側の領域は還元領域(シリサイド化領域)である。これは酸化種分圧が133*108.903-18114/TPa以下(Tは前記熱処理温度(K))と記述できる。SiO2/Siと比べて約3桁境界線が下がることが分かる。境界線が下がる理由は、ZrO2膜中を酸化種が拡散する際に触媒作用が働き、これら酸化種が活性化されるため、より低酸化種分圧でも還元反応が起きにくくなるためである。
【0029】
なお、実線と点線の間の領域ではZrO2/SiO2/Siの場合、遷移領域であり、還元反応は生じず、SiO2量は変化しない領域である。ただし、この範囲はきわめて狭く、この領域への雰囲気制御は困難である。
【0030】
高誘電率金属酸化物絶縁膜の場合、本発明の雰囲気中への希ガス添加により、実線の領域より下の領域はもちろん、点線の領域よりも下の領域であっても酸化反応抑制はもちろん還元反応(シリサイド化)抑制効果を発揮する。He 1133Pa熱処理中の酸化種分圧を振った範囲を黒三角で示すが、この範囲はZrO2/SiO2/Siの還元反応領域であるにも係らず、全て図7に示したようにシリサイド化が無く、界面酸化膜厚の増加も確認されなかった。他の雰囲気(UHV、N2)では全てZrSixが形成されているため、前記酸化種分圧範囲内においてHe添加が有効であることが示された。
【0031】
但し、本発明の第1の製造方法においては、高誘電体金属酸化物絶縁膜上にキャップ層となる薄膜を形成しない限り、前記高誘電率金属酸化物絶縁膜形成後の熱処理時に酸化種(酸素及びH2O)の分圧を実線より下の領域に制御することが必要となる。
【0032】
次にHe添加の適用可能な温度範囲についても確認を行った。電子スピン共鳴法(Electron Spin Resonance; 以下ESRと呼ぶ)によるSiO2/Si界面評価によると、SiO2/Si界面でダングリングボンドが形成される温度が650℃以上であったため、結合切断に伴うSiO脱離の抑制という観点では650℃以上の範囲で希ガス添加することで最大限の効果を発揮することが明らかになった。一方、熱処理温度の上限は特に限定されないが、ZrO2膜が劣化しない1200℃以下であることが望ましい。より好ましくは1050℃以下である。
【0033】
以上のことから、本発明の第1の製造方法において、He添加が最も効果を発揮する条件は、基板温度650℃以上(図8中の縦の破線から左側の領域)且つ酸化種分圧が133*1011.703-18114/TPa(Tは前記熱処理温度(K))以下の範囲(図8中の黒丸を結ぶ実線より下側の領域)、より好ましくは133*108.903-18114/TPa以下の範囲(図8中の黒四角を結ぶ点線より下側の領域)となる。
【0034】
上記結果は主にZrO2膜に関して記載しているが、HfO2膜でも同様の改善効果を確認している。
【0035】
希ガス(たとえばHe)添加によるシリサイド化抑制のメカニズムについて図9を用いて説明する。従来方法では、前記(2)式の反応により界面でシリサイド及びSiOガスを形成し、ZrO2膜中を拡散するSiOガスが前記(3)式の反応を引き起こすことで更にシリサイド化が進んでしまう。それに対し熱処理雰囲気中にHeを添加する本発明は、Heが窒素原子に比べて原子半径及び質量が小さいため絶縁膜中の拡散速度が大きく、界面から外方拡散しようとするSiOにHeが衝突し、物理的に脱離を押さえ込む効果がある。同時にHeが熱的に振動する界面のSi−O結合を冷却するため(クエンチ効果)、SiOの発生そのものを抑制している。また原子半径が小さいことがSiO2中のHeの固溶限を大きくし、SiOのSiO2中拡散を更に抑制できる。加えてHeは不活性ガスであるため、添加ガスそのものによる酸化・還元反応が起きないため、ゲート絶縁膜の膜質を劣化させることがない。
【0036】
以上のことから、界面酸化膜厚増加抑制とシリサイド化抑制を両立させるため
には、650℃を超える高温熱処理工程雰囲気中にHe若しくはNeの少なくとも一種であるガスを添加すると共に雰囲気中の酸化種分圧を熱処理温度に応じて制御するのが効果的である。
【0037】
本実施例では、熱処理に100%Heガスを用いた場合の結果を主に示したが、窒素原子よりも原子半径の小さいNe、Ar及びそれらの混合ガスでも同様の改善効果を確認している。
【0038】
本発明の第1の製造方法、及び後述する第2の製造方法において用いられる希ガスとしては、発明の効果を得るにあたり、最も望ましくはHeガスであり、次に望ましくはNeである。またこれらの希ガスを窒素ガス若しくは窒素原子よりも原子半径の大きい希ガス(Kr、Xeなど)で希釈しても、その効果は維持される。加えて熱処理時の希ガス分圧は、減圧、常圧であっても良く、更には加圧にすることで更に効果が現れる。具体的には1.33Pa以上1010800Pa以下であることが望ましい。特に望ましい希ガス分圧は希ガスの純度確保のため133Pa以上13300Pa以下であることが望ましい。
【0039】
なお、本発明の第1の製造方法及び第2の製造方法において高誘電率金属酸化物絶縁膜の成膜手法は、スパッタ以外にALCVD(Atomic LayerCVD)、蒸着及びプラズマCVD等で形成した金属絶縁膜であっても同様の効果を得ることができる。
(第2の実施例)
本発明の第2の製造方法をMISトランジスタ形成を例にして説明する。
第2の実施例に係わるMISトランジスタの素子構造は、第1の実施例と同様なので詳細な説明は省略する。
【0040】
本実施例は、第1工程、第3工程、第4工程〜第5工程、及び第7工程については第1の実施例と同様に行ったが、第2工程の高誘電率金属酸化物膜形成工程と、第6工程である活性化熱処理工程のみ第1の実施例と異なる。そこで、この第2工程は図2、第6工程である活性化熱処理工程は図5を用いて説明する。
【0041】
第2工程は、製膜後のZrO2膜14の緻密化及び欠陥低減のための熱処理を行わない以外は第1の実施例の第2工程と同様に行った。
【0042】
活性化熱処理工程は、第1のゲート電極15に砒素のイオン注入を、例えば加速電圧40keV、ドーズ量2x1015cm-2の条件で行い活性化熱処理することで、高不純物濃度のn+型ゲート電極15、n+型ソース領域17、n+型ドレイン領域18を同時に形成した。
【0043】
この時の活性化熱処理条件を以下に示す。
<Ne雰囲気中>
バックグランド真空度:133*1E-7Pa
Ne圧力:1atm
雰囲気中の酸素及び水分圧の和:133*1E-6Pa
基板温度:1000℃
加熱時間:10秒
本熱処理条件は実施例1に係る図8中の還元領域に相当し、更にpoly−Siゲートがキャップ層、即ち酸化種の拡散ブロックとして働くため、通常のUHV若しくはN2熱処理では前記(1)式の反応によりpoly−Si/ZrO2界面にシリサイドが形成されてしまう。しかし例えば本実施例のNe熱処理の如く希ガス存在下で熱処理を行うことにより、実施例1で述べた本発明の第1の製造方法による作用と同様の作用により界面のシリサイド化が抑制され、ラフネス増加を抑制できる。さらに本発明の第1の製造方法においては、界面のSiO2の酸化膜の増加を防ぐために、熱処理雰囲気中の酸化種の分圧を133*1011.703-18114/TPaは前記熱処理温度(K))以下にする必要があるが、第2の製造方法においては、キャップ層となる薄膜の存在によりSiO2の増加が抑制されるため、上記範囲に制御する必要は無い。しかしながら、望ましくは、酸化種の分圧を133*1011.703-18114/TPa(Tは前記熱処理温度(K))以下、さらに望ましくは酸化種の分圧を133*10 8.903-18114/T Pa(Tは前記熱処理温度(K))以下とすることが、本発明の効果を得る上で望ましい。
【0044】
キャップ層となる金属酸化物絶縁膜上に設ける薄膜は、本実施例のようにゲート電極を兼ねていても良いし、ゲート電極とは別に設けても良い。前記薄膜は、poly−Siに限ることなく、poly−SiGe等のSi原子を含む全てのゲート電極に用いられる材料においても有効である。また、前記薄膜の厚さは5nm〜500nmの範囲であることが望ましい。
【0045】
本実施例では、熱処理に100%Neガスを用いた場合の結果を主に示したが、窒素原子よりも原子半径の小さいHe、Ar及びそれらの混合ガスでも同様の改善効果を確認している。
【0046】
また、本実施例では主にZrO2膜に関して記載しているが、HfO2膜でも同様の改善効果を確認している。
【0047】
なお、本発明の第2の製造方法においても第1の製造方法と同様の理由で,熱処理温度は650℃以上とすることで最大限の効果を発揮することが明らかになった。一方、熱処理温度の上限は特に限定されないが、ZrO2膜が劣化しない1200℃以下であることが望ましい。さらに好ましくは1050℃以下である。
【0049】
図10は、第2の実施例における、活性化熱処理前後におけるZrO2/SiO2積層膜中のNe原子の深さ方向分布変化を2次イオン質量分析法(Secondary Ion Mass Spectroscopy; 以下SIMSと呼ぶ)を用いて調べたものである。熱処理前と比較して、膜中にNeが存在することが確認され、バルク中におおよそ均一に分布していることが分かる。
【0050】
又,第1の実施例の製造方法においても同様に膜中にHeが存在していることを別途確認した。
【0051】
このように高誘電率金属酸化物絶縁膜中にHe原子が含有されることにより、膜中や、基板界面、ゲート電極との界面でのストレスが緩和されるとともに、結合の熱的振動を0族元素が冷却する効果により、膜中電荷や界面準位密度が低減され、高い誘電率を有するとともにリーク電流が少ないゲート絶縁膜とすることができる。実際、Heアニールを行ったMISキャパシタのリーク電流を測定したところ、N2アニールの場合と比べて約一桁以上リーク電流が低減され、本発明のトランジスタが優れた特性を有することがわかる。
【0052】
の半導体装置においてゲート絶縁膜として用いられる高誘電率金属酸化物絶縁膜中に含有される0族元素としてはHe、Ne、Arが挙げられ、冷却効率(熱伝導率)の観点からHeが最も好ましく、次に望ましくはNeである。
【0053】
高誘電率金属酸化物絶縁膜中に含有される0族元素の濃度としては1E17atoms/cm3以上1E21atoms/cm3以下の範囲が膜構造変化を伴わないため望ましい。
【0054】
【発明の効果】
以上述べたごとく、本発明によれば、金属酸化物絶縁膜/Si基板界面におけるSiO2膜の増加や、ゲート電極/金属酸化物絶縁膜界面や金属酸化物絶縁膜/Si基板界面のシリサイドの形成が抑制され、ゲート電極/金属酸化物絶縁膜及び金属酸化物絶縁膜/Si基板界面のラフネスの低減と、高誘電率金属酸化物絶縁膜の誘電率低下抑制の両立が可能となり、また、リーク電流の少ない高信頼性の絶縁膜を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明の一実施例に係るn型MOSトランジスタの製造工程を示す断面図。
【図2】 本発明の一実施例に係るn型MOSトランジスタの製造工程を示す断面図。
【図3】 本発明の一実施例に係るn型MOSトランジスタの製造工程を示す断面図。
【図4】 本発明の一実施例に係るn型MOSトランジスタの製造工程を示す断面図。
【図5】 本発明の一実施例に係るn型MOSトランジスタの製造工程を示す断面図。
【図6】 本発明の一実施例に係るn型MOSトランジスタの製造工程を示す断面図。
【図7】 本発明の第1の実施例に係わる各種熱処理条件でのZr3d及びSi2pスペクトル変化。
【図8】 本発明の第1の実施例に係わる各種熱処理温度に対する酸化種分圧の酸化・還元境界を示す特性図。
【図9】 本発明の第1の実施例に係わる作用の説明図。
【図10】 本発明の第2の実施例に係わるZrO2/SiO2積層膜中のNe原子の深さ方向分布。
【符号の説明】
11 p型シリコン基板
12 素子分離用の溝
13 シリコン酸化膜(素子分離領域)
14 ZrO2
15 ポリシリコン膜
16 フォトレジストパターン
17 n+型ソース領域
18 n+型ドレイン領域
19 シリコン酸化膜(層間絶縁膜)
110 ソース電極(金属電極)
111 ドレイン電極(金属電極)
112 ゲート電極(金属電極)
[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a semiconductor device.SetHigh dielectric constant metal oxide that is related to a manufacturing method, and particularly suitable for use as a gate insulating film of a semiconductor device having a MIS (Metal Insulator Semiconductor) structurefilmFor manufacturing a semiconductor device havingTo the lawIt is related.
[0002]
[Prior art]
With the miniaturization of silicon semiconductor integrated circuits, the dimensions of MIS (Metal-Insulator-semiconductor) semiconductor elements are miniaturized. According to the 2000 update version of ITRS (International Technology Roadmap for Semiconductors), a 60 nm technology node is equivalent to a silicon oxide equivalent film thickness (Equivalent Physical Oxide Thickness; hereinafter referred to as EOT-1.2). A gate insulating film is needed. A silicon oxide film or silicon oxynitride film is insufficient to realize a gate insulating film in which leakage current is suppressed with this film thickness, and an insulating film having a high dielectric constant, that is, a high dielectric constant metal oxide insulating film Is needed.
[0003]
As a next generation high dielectric constant metal oxide insulating film which has been actively researched in recent years, Ta2OFiveTiO2, Al2OThree, ZrO2, HfO2Zr silicate (ZrSiOx) and Hf silicate (HfSiOx). In particular, ZrO has good thermodynamic stability on a Si substrate, and has a large dielectric constant and band gap.2, HfO2These silicates are considered promising as gate insulating films of the sub-1 nm generation.
[0004]
However, the following problems have been pointed out in the thermal stability of the interface between these high dielectric constant metal oxide insulating films and the Si substrate. One is that the heat treatment after the formation of the insulating film is usually performed in a temperature range of 950 ° C. to 1000 ° C. at a pressure of 532 Pa in nitrogen, for example. However, under these conditions, the oxidized species (O2, H2O) and the metal oxide insulating film contains oxidizing species (O2, H2O) diffusion is relatively fast, and in various heat treatment steps during the manufacturing process of the semiconductor device, a small amount of oxidized species in the atmosphere easily passes through the insulating film, and thick SiO is present at the insulating film / Si substrate interface.2The point is that a film is formed. As a result, the dielectric constant of the entire film is lowered, leading to an increase in EOT.
[0005]
Conversely, in the case of heat treatment in an ultra-high vacuum (ultra high vacuum; hereinafter referred to as UHV) in which the partial pressure of oxidizing species in the heat treatment atmosphere is reduced, the interface between the high dielectric insulating film and the Si substrate is performed by heat treatment at 900 ° C. or higher. It has been confirmed that a silicidation (MSix) reaction occurs and deterioration of insulating properties and interface flatness occurs (2001 MRS Spring Meeting, Symposium K, Gate Stack and Silicide Issues in Si Processing II, etc.). This phenomenon occurs not only at the metal oxide insulating film / Si substrate interface but also at the interface with the poly-Si or poly-SiGe gate electrode. Regarding these phenomena, for example, ZrO2The following reactions are considered.
ZrOx+ (X + 2) Si → ZrSi2+ XSiO ↑
(D. Wicksana et al., MRS K1.7) (1)
Si + SiO2+ ZrO2→ ZrSi2+ ZrSi + SiO ↑
(M. A. Griberyuk et al., MRS K2.8) (2)
ZrO2+ 6SiO ↑ → ZrSi2+ 4SiO2
(T. S. Jeon et al., Appl. Phys. Lett. 78, 368 (2001).) (3)
These reactions are ZrO2Not limited to HfO2And also in silicates containing them. From these reaction equations, it can be seen that generation of SiO gas at the gate electrode / metal oxide insulating film interface or the metal oxide insulating film / Si substrate interface triggers the formation of silicide.
[0006]
From the above, SiO at the metal oxide insulating film / Si substrate interface2In order not to increase the film, the partial pressure of the oxidizing species in the atmosphere must be lowered, but there is a reciprocal relationship that if it is lowered too much, formation of silicide occurs. The range of the optimum partial pressure of oxidizing species that suppresses oxidation and silicidation is very narrow, and in applying these high dielectric metal oxide insulating films to the current semiconductor processes that have many high-temperature thermal processes such as activation heat treatment, etc. SiO at the gate electrode / metal oxide insulating film interface or metal oxide insulating film / Si substrate interface metal oxide insulating film / Si substrate interface2It has been difficult to suppress the formation of a film or a silicide film.
[0007]
[Problems to be solved by the invention]
As described above, in the heat treatment step after the formation of the high dielectric constant metal oxide insulating film, a thick SiO is easily formed on the metal oxide insulating film / Si substrate interface by a slight amount of oxygen and water in the atmosphere.2A film is formed, resulting in a decrease in dielectric constant. On the other hand, when heating is performed in a low oxygen / moisture pressure atmosphere such as UHV, silicide is formed at the interface between the metal oxide insulating film and the Si substrate, which causes deterioration of insulation and flatness of the interface.
[0008]
The present invention has been made to solve these problems, and SiO at the metal oxide insulating film / Si substrate interface.2The increase in the film and the formation of silicide at the gate electrode / metal oxide insulating film interface and the metal oxide insulating film / Si substrate interface are suppressed, and the gate electrode / metal oxide insulating film and metal oxide insulating film / Si substrate interface are suppressed. It is an object of the present invention to provide a semiconductor device having a highly reliable insulating film with low leakage current, and capable of both reducing the roughness and suppressing the decrease in the dielectric constant of the high dielectric constant metal oxide insulating film.
[0009]
[Means for Solving the Problems]
  In order to achieve the above object, a first semiconductor device manufacturing method according to the present invention includes:
  Forming a high dielectric constant metal oxide film on a silicon substrate;
  After the high dielectric constant metal oxide film forming step,With the high dielectric constant metal oxide film exposed,The sum of the partial pressures of oxygen and water is 133 * 1011.703-18114 / TPa (T is the heat treatment temperature (K)) or less, andAt least one of He or NePerforming a heat treatment at 650 ° C. or higher in an atmosphere in which a gas exists;
  Using the high dielectric constant metal oxide filmMIS type transistorComprising the step of forming
A method for manufacturing a semiconductor device having a high dielectric constant metal oxide film.
[0010]
In the first manufacturing method, the sum of partial pressures of oxygen and water contained in the atmosphere of the heat treatment step is 133 * 10.8.903-18114 / TIt is desirable that the temperature be lower than Pa (T is the heat treatment temperature (K)).
[0011]
  In addition, a second method for manufacturing a semiconductor device according to the present invention includes:
  Forming a high dielectric constant metal oxide film on a silicon substrate;
  Forming a thin film on the high dielectric constant metal oxide film;
  Patterning the thin film;
After the step of patterning the thin film, the partial pressure of oxygen and water is 133 * 10 with the high dielectric constant metal oxide film exposed. 11.703-18114 / T Under an atmosphere where Pa (T is the heat treatment temperature (K)) or less and a gas that is at least one of He or Ne is presentAnd a step of performing a heat treatment at 650 ° C. or higher,
  Using the high dielectric constant metal oxide filmMIS type transistorA method of manufacturing a semiconductor device having a high dielectric constant metal oxide film.
[0012]
  In the second production method, the sum of partial pressures of oxygen and water contained in the atmosphere of the heat treatment step is 133 * 10.8.903-18114 / TIt is desirable that the temperature be lower than Pa (T is the heat treatment temperature (K)).
[0016]
According to the first and second semiconductor device manufacturing methods of the present invention, SiO inevitably formed at the metal oxide insulating film / Si substrate interface.2The increase in the film and the formation of silicide at the gate electrode / metal oxide insulating film interface and the metal oxide insulating film / Si substrate interface are suppressed, and the gate electrode / metal oxide insulating film and metal oxide insulating film / Si substrate interface are suppressed. It is possible to achieve both a reduction in roughness and a suppression of a decrease in dielectric constant of a high dielectric constant metal oxide insulating film, and a semiconductor device having a highly reliable insulating film with little leakage current is provided.
[0018]
In this specification, the high dielectric constant metal oxide means a metal oxide having a relative dielectric constant higher than that of silicon oxide, and also includes a metal oxynitride, a silicate containing metal, silicon, and oxygen as constituent elements. It shall be in that category. For example, ZrO2, HfO2, BeO, MgO, CaO, SrO, BaO, Y2OThree, CeO2, PrxOy, Nd2OThree, ThO2, RuO2, IrO2, Al2OThree, In2OThree, ZrON, HfON, ZrSiOFour, HfSiOFourThe present invention can also be applied to the formation of a film or the like. Particularly desirable are zirconium, hafnium oxides, oxynitrides or silicates from the viewpoint of thermodynamic stability with Si, low defects and low deliquescence. The high dielectric constant metal oxide film includes a mixed film containing a high dielectric constant metal oxide and a high dielectric constant metal oxide film in addition to a film made of a high dielectric constant metal oxide, oxynitride or silicate alone. It may be a laminated film.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention (hereinafter referred to as an example) will be described with reference to the drawings.
(First embodiment)
The first manufacturing method of the present invention will be described by taking MIS transistor formation as an example.
First, as shown in FIG. 1, a deep trench that plays a role of element isolation is formed on the surface of a single crystal p-type silicon substrate 11, and is filled with a silicon oxide film 13 by a CVD method to form an element isolation region 12. . (First step)
Next, as shown in FIG. 2, ZrO, which is a high dielectric constant metal oxide film.2A film 14 is formed (ZrO2The method for forming the film will be described later in detail). (Second step)
Next, as shown in FIG.2A polysilicon film 15 is formed as a gate electrode on the film 14 by a CVD method. (Third step)
Next, as shown in FIG. 4, a photoresist pattern 16 is formed on the polysilicon 15. (4th process)
Next, as shown in FIG. 5, the polysilicon film 15 is subjected to reactive ion etching using the photoresist pattern 16 as a mask to form a first gate electrode 15.
(5th process)
Next, arsenic ion implantation is performed, for example, with an acceleration voltage of 40 keV and a dose amount of 2 × 10.15cm-2By performing the activation heat treatment under the conditions of n, high impurity concentration n+Type gate electrode 15, n+Type source region 17, n+A type drain region 18 is formed simultaneously. (6th process)
Next, as shown in FIG. 6, a 300 nm silicon oxide film is deposited on the entire surface by the CVD method to form an interlayer insulating film 19. Thereafter, a photoresist pattern (not shown) for forming a contact hole is formed on the interlayer insulating film 19, and the interlayer insulating film 19 is etched by reactive ion etching using this as a mask to open a contact hole. Finally, after an Al film is formed on the entire surface by sputtering, this is patterned to form the source electrode 110, the drain electrode 111, and the second gate electrode 112, thereby completing the n-type MIS transistor. (Seventh step) In this embodiment, the manufacturing process of the n-type MIS transistor is shown. However, the p-type MIS transistor is different in that the conductivity type is switched between the n-type and the p-type, and the basic manufacturing process is different. The process is exactly the same.
[0020]
Here, ZrO which is a high dielectric constant metal oxide insulating film2Details of the formation process of the film 14 will be described.
[0021]
First, a hydrochloric acid / ozone water treatment was used as a pretreatment to effectively remove surface contamination on the silicon wafer. Thereby, about 1 nm of Chemical Oxide is formed on the Si surface (to reduce EOT, dilute hydrofluoric acid treatment may be added after this).
[0022]
Next, the pre-processed wafer is transferred into the sputtering apparatus. Keep the wafer temperature at room temperature, ZrO2Ar / O using the target2Sputtering with gas RF plasma (400 W) is performed, and about 2 nm of ZrO on Chemical Oxide.2A film was formed.
[0023]
Next, ZrO2Heat treatment for densification of the film and reduction of defects was performed. The heat treatment conditions at this time are as follows.
<In He atmosphere>
Background vacuum: 133 * 5.4E-TenPa
He pressure: 133 Pa
Sum of oxygen and moisture pressure in the atmosphere: 133 * 1E-9Pa
Substrate temperature: 920 ° C
Heating time: 10 minutes
For comparison, only a heat treatment condition was changed, and a sample was prepared in the same manner as in the above example.
[0024]
The heat treatment conditions are as follows.
<During UHV>
Degree of vacuum: 133 * 1E-9Pa
Substrate temperature: 920 ° C
Heating time: 10 minutes
<N2Atmosphere>
Background vacuum: 133 * 5.4E-TenPa,
N2Pressure: 133 Pa,
Oxygen and moisture pressure are the same as in He,
Substrate temperature: 920 ° C
ZrO before and after heat treatment for the above three types of samples2/ SiO2In-situ X-ray Photoelectron Spectroscopy (hereinafter referred to as In-situ X-ray Photoelectron Spectroscopy)
(Referred to as XPS).
[0025]
FIG. 7 shows changes in Zr3d and Si2p spectra under various heat treatment conditions. The X-ray source was measured at a MgKα photoelectron escape angle of 45 degrees. For comparison, the results in UHV and N2 atmosphere are also shown.
[0026]
According to the Zr3d spectrum, no ZrSix is formed in the He heat treatment despite the high temperature heat treatment exceeding 900 ° C. Where ZrO2It is ZrO that the peak shape becomes sharp and slightly shifts to the higher energy side.2This is because as the crystallization of the layer progresses, the insulating property is improved, and charge-up due to X-ray irradiation occurs. On the other hand, in UHV and N2Inside is ZrO2It can be confirmed that the layer disappeared completely and ZrSix was formed. This is the same as the conventional report example, because the reactions of the formulas (1) to (3) occurred. Also in the Si2p spectrum, it can be confirmed that the reduction of the interface SiOx film does not occur by the heat treatment in the He atmosphere. Again, the broad SiOx peak is sharpened by heat treatment and shifted to the higher energy side, making it more thermally stable.2It turns out that it changed into the film. However, SiO2The amount of membrane has not increased. In other atmospheres, the SiOx film is reduced and ZrSix is formed.2It can be seen that nitriding further progresses and a SiNx film is formed on the ZrSix surface. In addition, the ZrSix intensity of Si2p increases and the ZrSix intensity of Zr3d increases to ZrO.2Since it is reduced compared to the strength, ZrO2It can be seen that most of the film evaporates as the SiO gas is desorbed from the lower layer, and a small amount of Zr atoms remaining react with the surface of the clean Si substrate to form a ZrSix layer.
[0027]
Next, it was confirmed to what extent the heat treatment effect in this He atmosphere was effective with respect to the residual oxidizing species partial pressure and heating temperature.
[0028]
FIG. 8 shows the oxidation-reduction boundary of the oxidizing species partial pressure (sum of oxygen and moisture pressure) with respect to various heat treatment temperatures. Black circle is SiO2/ Reduction boundary (Si + SiO when examining the Si / Si interface)2← → 2SiO ↑), the upper side of the solid line connecting the black circles is the oxidation region (SiO 2 formation region) and the lower side is the reduction region (SiO gas formation region). The lower region has an oxidizing species partial pressure of 133 * 1011.703-18114 / TIt can be described as a range below Pa (T is the heat treatment temperature (K)). In addition, this reduction region is SiO2It varies slightly depending on the metal oxide insulating film formed on the surface. As an example, ZrO2/ SiO2The experimental value of the reduction boundary in the / Si structure is indicated by a black square. The region below the dotted line connecting the black squares is a reduction region (silicided region). This is because the partial pressure of oxidizing species is 133 * 108.903-18114 / TIt can be described as Pa or less (T is the heat treatment temperature (K)). SiO2It can be seen that the boundary line is lowered by about 3 digits compared to / Si. The reason why the boundary line goes down is that ZrO2This is because the catalytic action acts when the oxidized species diffuse in the film and the oxidized species are activated, so that the reduction reaction is less likely to occur even at a lower partial pressure of the oxidized species.
[0029]
In the region between the solid line and the dotted line, ZrO2/ SiO2In the case of / Si, it is a transition region, no reduction reaction occurs, and SiO2The amount is an area that does not change. However, this range is extremely narrow, and it is difficult to control the atmosphere in this region.
[0030]
In the case of a high dielectric constant metal oxide insulating film, by adding a rare gas to the atmosphere of the present invention, not only the region below the solid line region but also the region below the dotted line region can suppress the oxidation reaction. Demonstrates reduction reaction (silicidation) suppression effect. The range in which the partial pressure of oxidizing species during He 1133Pa heat treatment is varied is indicated by a black triangle. This range is indicated by ZrO.2/ SiO2In spite of the / Si reduction reaction region, there was no silicidation as shown in FIG. 7, and no increase in interfacial oxide film thickness was confirmed. Other atmosphere (UHV, N2) Showed that ZrSix was formed, so that the addition of He was effective within the oxidizing species partial pressure range.
[0031]
However, in the first manufacturing method of the present invention, unless a thin film serving as a cap layer is formed on the high dielectric metal oxide insulating film, the oxidizing species ( Oxygen and H2It is necessary to control the partial pressure of O) to a region below the solid line.
[0032]
Next, the temperature range where He addition can be applied was also confirmed. SiO by Electron Spin Resonance (hereinafter referred to as ESR)2According to / Si interface evaluation, SiO2Since the temperature at which the dangling bond is formed at the / Si interface is 650 ° C. or higher, the maximum effect is exhibited by adding a rare gas in the range of 650 ° C. or higher in terms of suppressing SiO desorption due to bond breaking. It became clear to do. On the other hand, the upper limit of the heat treatment temperature is not particularly limited, but ZrO2It is desirable that the temperature is 1200 ° C. or lower at which the film does not deteriorate. More preferably, it is 1050 degrees C or less.
[0033]
From the above, in the first production method of the present invention, the conditions under which He is most effective are that the substrate temperature is 650 ° C. or higher (the region on the left side from the vertical broken line in FIG. 8) and the oxidizing species partial pressure is 133 * 1011.703-18114 / TA range below Pa (T is the heat treatment temperature (K)) (region below the solid line connecting the black circles in FIG. 8), more preferably 133 * 10.8.903-18114 / TThe range is less than Pa (region below the dotted line connecting the black squares in FIG. 8).
[0034]
The above results are mainly from ZrO2Although described with respect to the membrane, HfO2The same improvement effect has been confirmed for the film.
[0035]
The mechanism of silicidation suppression by adding a rare gas (for example, He) will be described with reference to FIG. In the conventional method, silicide and SiO gas are formed at the interface by the reaction of the formula (2), and ZrO2The silicidation further proceeds because the SiO gas diffusing in the film causes the reaction of the formula (3). On the other hand, in the present invention in which He is added to the heat treatment atmosphere, since He has a smaller atomic radius and mass than nitrogen atoms, the diffusion rate in the insulating film is high, and He collides with SiO which is going to diffuse outward from the interface. In addition, there is an effect of physically suppressing detachment. At the same time, the generation of SiO itself is suppressed in order to cool the Si—O bond at the interface where He thermally vibrates (quenching effect). Also, the small atomic radius means that SiO2Increase the solid solubility limit of He in the SiO2Medium diffusion can be further suppressed. In addition, since He is an inert gas, an oxidation / reduction reaction by the additive gas itself does not occur, so that the quality of the gate insulating film is not deteriorated.
[0036]
  From the above, in order to achieve both suppression of interfacial oxide film thickness increase and suppression of silicidation
In a high temperature heat treatment process atmosphere exceeding 650 ° C.At least one of He or NeIt is effective to add the gas and control the partial pressure of the oxidizing species in the atmosphere according to the heat treatment temperature.
[0037]
In this example, the results when 100% He gas was used for the heat treatment were mainly shown, but the same improvement effect was confirmed with Ne, Ar having a smaller atomic radius than nitrogen atoms, and mixed gases thereof. .
[0038]
The rare gas used in the first production method of the present invention and the second production method described later is most preferably He gas, and then Ne is most desirable for obtaining the effects of the invention. Even if these rare gases are diluted with nitrogen gas or a rare gas having a larger atomic radius than nitrogen atoms (Kr, Xe, etc.), the effect is maintained. In addition, the rare gas partial pressure during the heat treatment may be reduced pressure or normal pressure, and further effects can be obtained by increasing the pressure. Specifically, the pressure is desirably 1.33 Pa or more and 1010800 Pa or less. A particularly desirable rare gas partial pressure is desirably 133 Pa or more and 13300 Pa or less in order to ensure the purity of the rare gas.
[0039]
In the first manufacturing method and the second manufacturing method of the present invention, the high dielectric constant metal oxide insulating film is formed by a metal insulating film formed by ALCVD (Atomic Layer CVD), vapor deposition, plasma CVD or the like in addition to sputtering. Even if it is a film | membrane, the same effect can be acquired.
(Second embodiment)
The second manufacturing method of the present invention will be described by taking MIS transistor formation as an example.
Since the element structure of the MIS transistor according to the second embodiment is the same as that of the first embodiment, detailed description thereof is omitted.
[0040]
In this example, the first step, the third step, the fourth step to the fifth step, and the seventh step were performed in the same manner as in the first example, but the high dielectric constant metal oxide film in the second step was used. Only the formation step and the activation heat treatment step, which is the sixth step, differ from the first embodiment. Therefore, the second process will be described with reference to FIG. 2, and the activation heat treatment process, which is the sixth process, will be described with reference to FIG.
[0041]
The second step is ZrO after film formation2This was performed in the same manner as in the second step of the first embodiment, except that heat treatment for densification of the film 14 and defect reduction was not performed.
[0042]
In the activation heat treatment step, arsenic ions are implanted into the first gate electrode 15 by, for example, an acceleration voltage of 40 keV and a dose amount of 2 × 10.15cm-2By performing the activation heat treatment under the conditions of n, high impurity concentration n+Type gate electrode 15, n+Type source region 17, n+A type drain region 18 was formed at the same time.
[0043]
  The activation heat treatment conditions at this time are shown below.
  <Ne atmosphere>
  Background vacuum: 133 * 1E-7Pa
  Ne pressure: 1 atm
  Sum of oxygen and moisture pressure in the atmosphere: 133 * 1E-6Pa
  Substrate temperature: 1000 ° C
  Heating time: 10 seconds
  This heat treatment condition corresponds to the reduction region in FIG. 8 according to the first embodiment, and the poly-Si gate functions as a cap layer, that is, a diffusion block of oxidizing species. Therefore, in the normal UHV or N2 heat treatment, Due to this reaction, silicide is formed at the poly-Si / ZrO2 interface. However, by performing the heat treatment in the presence of a rare gas, such as the Ne heat treatment of the present embodiment, silicidation at the interface is suppressed by the same operation as that of the first manufacturing method of the present invention described in the first embodiment, Increase in roughness can be suppressed. Furthermore, in the first manufacturing method of the present invention, in order to prevent an increase in the SiO2 oxide film at the interface, the partial pressure of the oxidizing species in the heat treatment atmosphere is 133 * 1011.703-18114 / TPa is the heat treatment temperature (K). However, in the second manufacturing method, since the increase in SiO2 is suppressed by the presence of the thin film serving as the cap layer, it is not necessary to control within the above range. However, desirably, the partial pressure of the oxidizing species is 133 * 10.11.703-18114 / TPa (T is the heat treatment temperature (K)) or less, more preferably the partial pressure of the oxidizing species133 * 10 8.903-18114 / T PaIn order to obtain the effects of the present invention, (T is the heat treatment temperature (K)) or less is desirable.
[0044]
The thin film provided on the metal oxide insulating film to be the cap layer may also serve as the gate electrode as in this embodiment, or may be provided separately from the gate electrode. The thin film is effective not only for poly-Si but also for materials used for all gate electrodes containing Si atoms such as poly-SiGe. The thickness of the thin film is preferably in the range of 5 nm to 500 nm.
[0045]
In this example, the results obtained when 100% Ne gas was used for the heat treatment were mainly shown, but the same improvement effect was confirmed with He, Ar having a smaller atomic radius than nitrogen atoms, and mixed gases thereof. .
[0046]
In this embodiment, ZrO is mainly used.2Although described with respect to the membrane, HfO2The same improvement effect has been confirmed for the film.
[0047]
In the second manufacturing method of the present invention, it has been clarified that the maximum effect is exhibited by setting the heat treatment temperature to 650 ° C. or higher for the same reason as in the first manufacturing method. On the other hand, the upper limit of the heat treatment temperature is not particularly limited, but ZrO2It is desirable that the temperature is 1200 ° C. or lower at which the film does not deteriorate. More preferably, it is 1050 degrees C or less.
[0049]
FIG. 10 shows ZrO before and after the activation heat treatment in the second embodiment.2/ SiO2The change in the distribution of Ne atoms in the depth direction in the laminated film was examined using secondary ion mass spectrometry (hereinafter referred to as SIMS). Compared with before heat treatment, it is confirmed that Ne is present in the film, and it is found that the film is distributed almost uniformly in the bulk.
[0050]
Similarly, in the manufacturing method of the first embodiment, it was confirmed separately that He was present in the film.
[0051]
By containing He atoms in the high dielectric constant metal oxide insulating film in this manner, stress in the film, the substrate interface, and the interface with the gate electrode is relieved and thermal vibration of the bond is reduced to 0. Due to the cooling effect of the group element, the charge in the film and the interface state density are reduced, and a gate insulating film having a high dielectric constant and a small leakage current can be obtained. Actually, when the leakage current of the MIS capacitor subjected to He annealing was measured, it was found that the leakage current was reduced by about an order of magnitude or more compared to the case of N 2 annealing, and the transistor of the present invention has excellent characteristics.
[0052]
BookExampleExamples of the group 0 element contained in the high dielectric constant metal oxide insulating film used as the gate insulating film in the semiconductor device are He, Ne, and Ar. He is the most effective from the viewpoint of cooling efficiency (thermal conductivity). Preferred is Ne next.
[0053]
The concentration of the group 0 element contained in the high dielectric constant metal oxide insulating film is 1E.17atoms / cmThree1Etwenty oneatoms / cmThreeThe following ranges are desirable because they do not involve film structure changes.
[0054]
【The invention's effect】
As described above, according to the present invention, SiO at the metal oxide insulating film / Si substrate interface is used.2The increase in the film and the formation of silicide at the gate electrode / metal oxide insulating film interface and the metal oxide insulating film / Si substrate interface are suppressed, and the gate electrode / metal oxide insulating film and metal oxide insulating film / Si substrate interface are suppressed. It is possible to achieve both a reduction in roughness and suppression of a decrease in dielectric constant of a high dielectric constant metal oxide insulating film, and a semiconductor device having a highly reliable insulating film with little leakage current can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a manufacturing process of an n-type MOS transistor according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a manufacturing process of an n-type MOS transistor according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a manufacturing process of an n-type MOS transistor according to an embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a manufacturing process of an n-type MOS transistor according to an embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a manufacturing process of an n-type MOS transistor according to an embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a manufacturing process of an n-type MOS transistor according to an embodiment of the present invention.
FIG. 7 shows changes in Zr3d and Si2p spectra under various heat treatment conditions according to the first embodiment of the present invention.
FIG. 8 is a characteristic diagram showing oxidation / reduction boundaries of partial pressure of oxidizing species with respect to various heat treatment temperatures according to the first embodiment of the present invention.
FIG. 9 is an explanatory view of the operation according to the first embodiment of the present invention.
FIG. 10 shows ZrO according to a second embodiment of the present invention.2/ SiO2Depth distribution of Ne atoms in the laminated film.
[Explanation of symbols]
11 p-type silicon substrate
12 Element isolation groove
13 Silicon oxide film (element isolation region)
14 ZrO2film
15 Polysilicon film
16 photoresist pattern
17 n+Type source area
18 n+Type drain region
19 Silicon oxide film (interlayer insulation film)
110 Source electrode (metal electrode)
111 Drain electrode (metal electrode)
112 Gate electrode (metal electrode)

Claims (4)

シリコン基板上に高誘電率金属酸化物膜を形成する工程と、
前記高誘電率金属酸化物膜形成工程後に、前記高誘電率金属酸化物膜が露出した状態で、酸素及び水の分圧の和が、133*1011.703-18114/TPa(Tは前記熱処理温度(K))以下であり、かつHe若しくはNeの少なくとも一種であるガスが存在する雰囲気下で650℃以上の熱処理を行う工程と、
前記高誘電率金属酸化物膜を用いたMIS型トランジスタを形成する工程を備えることを特徴とする高誘電率金属酸化物膜を有する半導体装置の製造方法。
Forming a high dielectric constant metal oxide film on a silicon substrate;
After the high dielectric constant metal oxide film formation step, the sum of partial pressures of oxygen and water is 133 * 10 11.703-18114 / T Pa (T is the heat treatment) with the high dielectric constant metal oxide film exposed. A step of performing a heat treatment at 650 ° C. or higher in an atmosphere in which a gas that is at least one of He or Ne is present,
A method of manufacturing a semiconductor device having a high dielectric constant metal oxide film, comprising a step of forming an MIS transistor using the high dielectric constant metal oxide film.
前記熱処理工程の雰囲気中に含まれる酸素及び水の分圧の和は、133*108.903-18114/TPa(Tは前記熱処理温度(K))以下であることを特徴とする請求項1記載の半導体装置の製造方法。The sum of the partial pressures of oxygen and water contained in the atmosphere of the heat treatment step is 133 * 10 8.903-18114 / T Pa (T is the heat treatment temperature (K)) or less. Semiconductor device manufacturing method. シリコン基板上に高誘電率金属酸化物膜を形成する工程と、
前記高誘電率金属酸化物膜上に薄膜を形成する工程と、
前記薄膜をパターニングする工程と、
前記薄膜をパターニングする工程後に、前記高誘電率金属酸化物膜が露出した状態で、酸素及び水の分圧の和は、133*1011.703-18114/TPa(Tは前記熱処理温度(K))以下であり、かつHe若しくはNeの少なくとも一種であるガスが存在する雰囲気下で650℃以上の熱処理を行う工程と、
前記高誘電率金属酸化物膜を用いたMIS型トランジスタを形成する工程を備えることを特徴とする高誘電率金属酸化物膜を有する半導体装置の製造方法。
Forming a high dielectric constant metal oxide film on a silicon substrate;
Forming a thin film on the high dielectric constant metal oxide film;
Patterning the thin film;
After the step of patterning the thin film, the partial pressure of oxygen and water is 133 * 10 11.703-18114 / T Pa where T is the heat treatment temperature (K) with the high dielectric constant metal oxide film exposed. A step of performing a heat treatment at 650 ° C. or higher in an atmosphere in which a gas that is at least one of He or Ne is present;
A method of manufacturing a semiconductor device having a high dielectric constant metal oxide film, comprising a step of forming an MIS transistor using the high dielectric constant metal oxide film.
前記熱処理工程の雰囲気中に含まれる酸素及び水の分圧の和は、133*108.903-18114/TPa(Tは前記熱処理温度(K))以下であることを特徴とする請求項3記載の半導体装置の製造方法。4. The sum of partial pressures of oxygen and water contained in the atmosphere of the heat treatment step is 133 * 10 8.903-18114 / T Pa (T is the heat treatment temperature (K)) or less. Semiconductor device manufacturing method.
JP2001295367A 2001-09-27 2001-09-27 Method for manufacturing semiconductor device having high dielectric constant metal oxide film Expired - Fee Related JP4190175B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001295367A JP4190175B2 (en) 2001-09-27 2001-09-27 Method for manufacturing semiconductor device having high dielectric constant metal oxide film
US10/241,456 US6800519B2 (en) 2001-09-27 2002-09-12 Semiconductor device and method of manufacturing the same
US10/846,644 US7422953B2 (en) 2001-09-27 2004-05-17 Semiconductor device and method of manufacturing the same
US12/122,424 US7737511B2 (en) 2001-09-27 2008-05-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001295367A JP4190175B2 (en) 2001-09-27 2001-09-27 Method for manufacturing semiconductor device having high dielectric constant metal oxide film

Publications (2)

Publication Number Publication Date
JP2003101014A JP2003101014A (en) 2003-04-04
JP4190175B2 true JP4190175B2 (en) 2008-12-03

Family

ID=19116813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001295367A Expired - Fee Related JP4190175B2 (en) 2001-09-27 2001-09-27 Method for manufacturing semiconductor device having high dielectric constant metal oxide film

Country Status (1)

Country Link
JP (1) JP4190175B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5235260B2 (en) * 2004-04-12 2013-07-10 三星電子株式会社 Method for manufacturing metal-insulator-metal capacitor with seed layer containing nitrogen
JP6986958B2 (en) * 2017-12-27 2021-12-22 AvanStrate株式会社 Glass substrate manufacturing equipment and glass substrate manufacturing method

Also Published As

Publication number Publication date
JP2003101014A (en) 2003-04-04

Similar Documents

Publication Publication Date Title
US6664160B2 (en) Gate structure with high K dielectric
JP3773448B2 (en) Semiconductor device
JP5931312B2 (en) CMOS semiconductor device and manufacturing method thereof
TWI482218B (en) Method of forming a semiconductor device
KR101286309B1 (en) Replacement metal gate transistors with reduced gate oxide leakage
US6171911B1 (en) Method for forming dual gate oxides on integrated circuits with advanced logic devices
US20040070036A1 (en) ULSI MOS with high dielectric constant gate insulator
WO2006028690A1 (en) A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP2003179049A (en) Insulating film-forming method, and semiconductor device and manufacturing method thereof
JP2004253767A (en) Dual gate structure and method for manufacturing integrated circuit having same
JP2006086511A (en) Semiconductor device
JP4095326B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2002299607A (en) Misfet and method of manufacturing the same
JP4742867B2 (en) Semiconductor device provided with MIS field effect transistor
JP2003142483A (en) Method of forming extremely thin oxynitride gate dielectric highly doped with nitrogen
JPWO2005074037A1 (en) Manufacturing method of semiconductor device
CN104681440A (en) Semiconductor device and preparation method thereof
JP3647785B2 (en) Manufacturing method of semiconductor device
JP4190175B2 (en) Method for manufacturing semiconductor device having high dielectric constant metal oxide film
JP4261276B2 (en) Manufacturing method of semiconductor device
JP2008072001A (en) Semiconductor device and manufacturing method therefor
JP2004207560A (en) Semiconductor device and its manufacturing method
JP3833956B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2004119899A (en) Manufacturing method for semiconductor device, and semiconductor device
JP2006019615A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080912

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees