KR19990055204A - Capacitor Formation Method of Semiconductor Device - Google Patents
Capacitor Formation Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19990055204A KR19990055204A KR1019970075116A KR19970075116A KR19990055204A KR 19990055204 A KR19990055204 A KR 19990055204A KR 1019970075116 A KR1019970075116 A KR 1019970075116A KR 19970075116 A KR19970075116 A KR 19970075116A KR 19990055204 A KR19990055204 A KR 19990055204A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- capacitor
- semiconductor device
- lower electrode
- Prior art date
Links
Abstract
본 발명은 저온에서 캐패시터의 하부전극 산화방지막을 형성할 수 있고, 유전막 형성 장비와 동일한 장비에서 캐패시터의 하부전극 산화방지막을 형성할 수 있는 캐패시터 형성 방법에 관한 것으로, 본 발명은 하부전극을 형성한 후, 유전막을 형성하기 위한 장비 내에서 유전막을 형성하기 전에 하부전극 상에 탄탈륨산화막(Ta2O5)을 증착한 다음 NH3가스를 플라즈마 여기시켜 Ta2O5막을 TaOxNy막으로 전이시킴으로써 캐패시터의 하부전극 산화방지막을 형성하는 것으로 이루어진다. 이에 의해, 저온에서 하부전극 상에 산화방지막을 형성하는 것이 가능하여 소자의 열화를 방지할 수 있고, 산화방지막 형성 공정과 유전막 형성 공정을 동일한 장비에서 실시할 수 있으므로 오염을 줄일 수 있어 소자의 신뢰도를 향상시킬 수 있다.The present invention relates to a method for forming a capacitor capable of forming the lower electrode anti-oxidation film of the capacitor at a low temperature and to form the lower electrode anti-oxidation film of the capacitor in the same equipment as the dielectric film forming equipment. After the deposition of a tantalum oxide film (Ta 2 O 5 ) on the lower electrode and then plasma-excited NH 3 gas before the dielectric film is formed in the equipment for forming the dielectric film, the Ta 2 O 5 film is transferred to the TaO x N y film. This forms a lower electrode antioxidant film of the capacitor. As a result, an anti-oxidation film can be formed on the lower electrode at a low temperature, thereby preventing deterioration of the device, and since the anti-oxidation film formation process and the dielectric film formation process can be performed in the same equipment, contamination can be reduced. Can improve.
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 반도체 장치의 캐패시터 형성 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a capacitor of a semiconductor device.
캐패시터의 충분한 정전용량을 확보하여 소자를 안정적으로 구동시키기 위하여 Ta2O5, TiO2, SrTiO3, (Ba, Sr)TiO3등과 같이 비교적 유전율이 큰 물질에 대한 연구가 활발히 진행되고 있다. 이러한, 고유전율 물질은 산소분위기에서 증착되고 또한, 후속 공정으로 고온열처리 과정이 수반되므로 캐패시터 하부전극의 산화저항성 향상 및 누설 전류 감소를 위한 방법이 필요하다.In order to secure a sufficient capacitance of the capacitor and to drive the device stably, research on relatively high dielectric constant materials such as Ta 2 O 5 , TiO 2 , SrTiO 3 , and (Ba, Sr) TiO 3 has been actively conducted. Since the high dielectric constant material is deposited in an oxygen atmosphere and a high temperature heat treatment is performed in a subsequent process, there is a need for a method for improving oxidation resistance of the capacitor lower electrode and reducing leakage current.
종래의 하부전극 산화방지를 위한 방법은, 폴리실리콘으로 하부전극 형성한 후, 하부전극 표면에 존재하는 자연산화막을 제거하기 위하여 불산(HF) 용액으로 적당한 시간동안 처리한 다음, 암모니아(NH3) 분위기에서 850 ℃ 내지 950 ℃ 온도로 30초 내지 1분간 급속열처리하여 하부전극을 이루는 폴리실리콘막 계면에 수십 Å 두께의 실리콘질화막(SixNy)을 형성함으로써, 산소분위기에서 Ta2O5등과 같은 유전막을 형성하는 과정에서 하부전극 표면에 실리콘산화막(SiO2)이 형성하는 것을 방지한다.The conventional method for preventing the lower electrode oxidation, after forming the lower electrode of polysilicon, and then treated with a hydrofluoric acid (HF) solution for a suitable time to remove the natural oxide film present on the surface of the lower electrode, ammonia (NH 3 ) as by forming the tens Å silicon nitride (Si x N y) having a thickness of the polysilicon film surface forming the lower electrode by at ambient temperature 850 ℃ to 950 ℃ to heat treatment for 30 seconds to 1 minutes rapid, Ta 2 O 5 in an oxygen atmosphere In the process of forming the same dielectric film, the silicon oxide film (SiO 2 ) is prevented from being formed on the lower electrode surface.
그러나, 암모니아(NH3) 분위기에서 급속열처리하는 과정은 고온에서 이루어지므로 반도체 기판 상에 이미 형성되어 있는 트랜지스터 등과 같은 소자의 특성을 열화시켜 반도체 소자의 신뢰성을 저하시키는 단점이 있으며, 또한 암모니아(NH3) 분위기에서 급속열처리하는 과정과 유전막 형성 과정을 동일한 장비에서 수행하는 것이 어려워 공정이 복잡하고, 암모니아(NH3) 분위기에서 급속열처리하는 과정과 유전막 형성 공정 사이에 기판이 공기 중에 노출되는 것을 피할 수 없으므로 탄소 화합물이나 수증기 등으로 인하여 기판이 오염될 우려가 있다.However, since the rapid thermal treatment in an ammonia (NH 3 ) atmosphere is performed at a high temperature, there is a disadvantage in that the characteristics of the device, such as a transistor already formed on the semiconductor substrate, are degraded, thereby lowering the reliability of the semiconductor device. 3 ) It is difficult to perform rapid heat treatment and dielectric film formation in the same equipment in the atmosphere, and the process is complicated, and the substrate is not exposed to the air between the rapid heat treatment in the ammonia (NH 3 ) atmosphere and the dielectric film formation process. There is a fear that the substrate may be contaminated due to carbon compounds or water vapor.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 저온에서 캐패시터의 하부전극 산화방지막을 형성할 수 있는 캐패시터 형성 방법을 제공하는데 그 목적이 있다. 또한, 유전막 형성 장비와 동일한 장비에서 캐패시터의 하부전극 산화방지막을 형성할 수 있는 캐패시터 형성 방법을 제공하는데 다른 목적이 있다.The present invention devised to solve the above problems, an object of the present invention is to provide a method for forming a capacitor capable of forming a lower electrode antioxidant film of the capacitor at a low temperature. In addition, another object of the present invention is to provide a method for forming a capacitor capable of forming the lower electrode antioxidant film of the capacitor in the same equipment as the dielectric film forming equipment.
도1 내지 도4는 본 발명의 일실시예에 따른 캐패시터 형성 공정 단면도1 to 4 are cross-sectional views of a capacitor forming process according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing
10: 반도체 기판 11, 12: 절연막10: semiconductor substrate 11, 12: insulating film
13, 15, 19: 폴리실리콘막 14: 산화막13, 15, and 19: polysilicon film 14: oxide film
15': 폴리실리콘 스페이서 16: TaOxNy막15 ': polysilicon spacer 16: TaO x N y film
17: 유전막 18: TiN막17: dielectric film 18: TiN film
상기 목적을 달성하기 위한 본 발명은, 캐패시터 형성 방법에 있어서, 기판 상에 하부전극을 형성하는 단계; 상기 하부전극 상에 산화방지막을 형성하기 위하여 Ta2O5막을 형성하는 단계; 상기 Ta2O5막을 질소를 포함한 가스로 처리하여 TaOxNy막으로 전이시키는 단계; 상기 TaOxNy막 상에 유전막을 형성하는 단계; 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하여 이루어진다.In order to achieve the above object, the present invention provides a method of forming a capacitor, comprising: forming a lower electrode on a substrate; Forming a Ta 2 O 5 film to form an anti-oxidation film on the lower electrode; Treating the Ta 2 O 5 film with a gas containing nitrogen to transition to a TaO x N y film; Forming a dielectric film on the TaO x N y film; And forming an upper electrode on the dielectric layer.
본 발명은 하부전극을 형성한 후, 유전막을 형성하기 위한 장비 내에서 유전막을 형성하기 전에 하부전극 상에 탄탈륨산화막(tantalum oxide, Ta2O5)을 증착한 다음 NH3가스를 플라즈마 여기시켜 Ta2O5막을 처리해서 TaOxNy막으로 전이시킴으로써 캐패시터의 하부전극 산화방지막을 형성하는 방법이다.After the lower electrode is formed, a tantalum oxide (Ta 2 O 5 ) is deposited on the lower electrode and then the NH 3 gas is plasma-excited before the formation of the dielectric layer in the equipment for forming the dielectric film. A method of forming a lower electrode anti-oxidation film of a capacitor by treating a 2 O 5 film and transferring it to a TaO x N y film.
이하, 본 발명의 일실시예에 따른 캐패시터 형성 공정 단면도인 도1 내지 도4를 참조하여 본 발명의 일실시예를 설명한다.Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 4 which are cross-sectional views of a capacitor forming process according to an embodiment of the present invention.
먼저, 도1에 도시한 바와 같이 반도체 기판(10) 상에 절연막(11)을 형성하고 선택적으로 식각하여 반도체 기판(10) 표면을 노출하는 콘택홀을 형성한 후, 반도체 기판(10) 전면에 절연막(12)을 형성하고 전면 식각하여 콘택홀 측벽에 스페이서 형태로 절연막(12)이 남도록 한다. 이어서, 반도체 기판(10) 전면에 제1 폴리실리콘막(13)을 형성하여 콘택홀 내부를 채우고, 제1 폴리실리콘막(13) 상에 하부전극 패턴을 형성하기 위한 산화막(14)을 형성한다.First, as shown in FIG. 1, an insulating layer 11 is formed on the semiconductor substrate 10 and selectively etched to form a contact hole exposing the surface of the semiconductor substrate 10, and then the entire surface of the semiconductor substrate 10. The insulating layer 12 is formed and etched to the front so that the insulating layer 12 remains on the sidewalls of the contact hole in the form of a spacer. Subsequently, the first polysilicon layer 13 is formed on the entire surface of the semiconductor substrate 10 to fill the inside of the contact hole, and the oxide layer 14 for forming the lower electrode pattern is formed on the first polysilicon layer 13. .
다음으로, 도2에 도시한 바와 같이 산화막(14) 및 제1 폴리실리콘막(13)을 패터닝하고, 반도체 기판(10) 전면에 제2 폴리실리콘막(15)을 형성한다. 이때 제2 폴리실리콘막(15)이 산화막(14) 및 제1 폴리실리콘(13)막 패턴의 측벽을 감싸도록 한다.Next, as shown in FIG. 2, the oxide film 14 and the first polysilicon film 13 are patterned, and a second polysilicon film 15 is formed over the entire semiconductor substrate 10. In this case, the second polysilicon layer 15 may surround sidewalls of the oxide layer 14 and the first polysilicon layer 13 pattern.
다음으로, 도3에 도시한 바와 같이 제2 폴리실리콘막(15)을 식각하여 산화막(14) 및 제1 폴리실리콘막(13) 패턴의 측벽에 폴리실리콘 스페이서(15')를 형성하고, 산화막(14)을 제거하여 제1 폴리실리콘막(13)을 노출시켜, 노출된 제1 폴리실리콘막(13)과 폴리실리콘 스페이서(15')로 이루어지는 하부전극을 형성한다.Next, as shown in FIG. 3, the second polysilicon film 15 is etched to form a polysilicon spacer 15 'on sidewalls of the oxide film 14 and the first polysilicon film 13 pattern. (14) is removed to expose the first polysilicon film 13, thereby forming a lower electrode composed of the exposed first polysilicon film 13 and the polysilicon spacer 15 '.
다음으로, 도4에 도시한 바와 같이 반도체 기판(10) 전면에 제1 폴리실리콘막(13) 및 폴리실리콘 스페이서(15')의 산화를 방지하기 위하여, 반도체 기판(10) 전면에 Ta2O5막을 저압화학기상증착법(low pressure chemical vapor deposition)으로 형성하고, NH3가스를 이용한 플라즈마로 Ta2O5막을 처리하여 TaOxNy막(16)으로 전이되도록 한다. 이어서, TaOxNy막(16) 상에 캐패시터의 유전막으로 Ta2O5막(17)을 형성하고, 누설전류를 감소시키기 위하여 100 sccm 내지 10 slm의 N2O를 Ta2O5막 형성 챔버 내에 인입하고 5분 내지 20분 동안 상기 Ta2O5막(17)을 플라즈마 처리한다. 이어서, 상기 Ta2O5막(17)을 결정화시키기 위하여 100 sccm 내지 10 slm의 산소 분위기의 관상로(furnace)에서 10분 내지 60분 동안 열처리한다. 다음으로, Ta2O5막(17) 상에 상부전극을 형성하기 위하여 TiN막(18) 제3 폴리실리콘막(19)을 형성한다.Next, as shown in FIG. 4, in order to prevent oxidation of the first polysilicon film 13 and the polysilicon spacer 15 ′ on the entire surface of the semiconductor substrate 10, Ta 2 O on the entire surface of the semiconductor substrate 10. 5 film is formed by low pressure chemical vapor deposition and the Ta 2 O 5 film is treated with plasma using NH 3 gas to be transferred to TaO x N y film 16. Then, TaO x N y film 16 to form a Ta 2 O 5 film 17 as the dielectric film of the capacitor on, the N 2 O of 100 sccm to 10 slm Ta 2 O to reduce the leakage current forming 5 film It is introduced into the chamber and the Ta 2 O 5 film 17 is plasma treated for 5-20 minutes. Subsequently, the Ta 2 O 5 film 17 is heat-treated for 10 to 60 minutes in a furnace of 100 sccm to 10 slm in an oxygen atmosphere. Next, a TiN film 18 and a third polysilicon film 19 are formed to form an upper electrode on the Ta 2 O 5 film 17.
상기 Ta2O5막 증착은, 기판 온도를 250 ℃ 내지 750 ℃로 유지하고, 탄탈륨에톡사이드(Ta(C2H5O)5) 액체소스를 0.002 cc/min 내지 2.5 cc/min의 유속으로 기화기(vaporizer)내로 공급시키면서 기화기의 온도를 120 ℃ 내지 190 ℃로 유지하고, 캐리어 가스(carrier gas)로 10 sccm 내지 1000 sccm의 질소(N2)를 기화기 내에 유입하여 기화된 액체 소스를 반응기내로 주입시키면서 산소(O2) 가스를 10 sccm 내지 1000 sccm의 유량으로 반응기로 주입하여 Ta2O5막을 5 Å 내지 50 Å 두께로 형성한다. 이때 반응기의 압력은 10 mTorr 내지 10 Torr가 되도록 한다.The Ta 2 O 5 film deposition, the substrate temperature is maintained at 250 ℃ to 750 ℃, tantalum ethoxide (Ta (C 2 H 5 O) 5 ) liquid source 0.002 cc / min to 2.5 cc / min flow rate While maintaining the temperature of the vaporizer at 120 ℃ to 190 ℃ while supplying into the vaporizer (vaporizer), a nitrogen gas (N 2 ) of 10 sccm to 1000 sccm into the vaporizer as a carrier gas (reactor gas) to react the vaporized liquid source Oxygen (O 2 ) gas is injected into the reactor at a flow rate of 10 sccm to 1000 sccm while being injected into the aircraft to form a Ta 2 O 5 film having a thickness of 5 kPa to 50 kPa. At this time, the pressure of the reactor is 10 mTorr to 10 Torr.
또한, NH3가스로 Ta2O5막을 처리하는 과정은 반도체 기판(10)과 RF 전극이 5 ㎜ 내지 15 의 간격을 두고 위치하도록 하고, 100 sccm 내지 1 slm의 NH3가스를 반응기에 주입하여 반응기의 압력을 10 mTorr 내지 10 Torr로 유지한 상태에서 50 W 내지 500 W의 RF 전력을 10 초 내지 5 분 동안 인가한다. NH3가스에 N2O 가스를 혼합하기도 하는데, 이때 N2O 가스의 혼합비율은 10 %를 넘지 않도록 하며, 50 W 내지 600 W의 RF 전력을 인가하며 반응기의 압력은 10 mTorr 내지 10 Torr가 되도록 유지한다. 또한, 상기 NH3가스를 대신하여 N2가스를 이용할 수도 있다.In addition, in the process of treating the Ta 2 O 5 film with NH 3 gas, the semiconductor substrate 10 and the RF electrode are positioned at intervals of 5 mm to 15, and 100 sccm to 1 slm of NH 3 gas is injected into the reactor. RF power of 50 W to 500 W is applied for 10 seconds to 5 minutes while maintaining the pressure in the reactor at 10 mTorr to 10 Torr. N 2 O gas may also be mixed with NH 3 gas, and the mixing ratio of N 2 O gas may not exceed 10%, and RF power of 50 W to 600 W is applied and the pressure of the reactor is 10 mTorr to 10 Torr. Keep it as possible. In addition, N 2 gas may be used instead of the NH 3 gas.
전술한 본 발명의 일실시예에서, 상기 TiN막(17) 대신 WxNy막을 증착할 수도 있으며, TiN막 및 WxNy막은 화학기상증착법 또는 물리 증착법으로 형성한다. 또한, RF 플라즈마 대신 ECR 플라즈마 또는 ICP 플라즈마를 이용할 수도 있다. 그리고, 상기 유전막을 TiO2, NbO2, ZrO2,(Ba, Sr)TiO3등으로 형성할 수도 있으며, 상기 Ta2O5막은 LPCVD(low pressure chemical vapor deposition), PECVD(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)법으로 형성한다.In an embodiment of the present invention described above, a W x N y film may be deposited instead of the TiN film 17, and the TiN film and the W x N y film are formed by chemical vapor deposition or physical vapor deposition. In addition, an ECR plasma or an ICP plasma may be used instead of the RF plasma. In addition, the dielectric layer may be formed of TiO 2 , NbO 2 , ZrO 2 , (Ba, Sr) TiO 3 , or the like, and the Ta 2 O 5 layer may include low pressure chemical vapor deposition (LPCVD) and plasma enhanced chemical vapor deposition (PECVD). Or sputtering.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the technical field of the present invention without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
상기와 같이 이루어지는 본 발명은 저온에서 강유전체 캐패시터의 하부전극 상에 산화방지막을 형성하는 것이 가능하여 소자의 열화를 방지할 수 있고, 산화방지막 형성 공정과 유전막 형성 공정을 동일한 장비에서 실시할 수 있어 오염을 줄일 수 있으므로 소자의 신뢰도를 향상시킬 수 있다.The present invention as described above can be formed on the lower electrode of the ferroelectric capacitor at a low temperature to prevent the deterioration of the device, and the anti-oxidation film forming process and the dielectric film forming process can be carried out in the same equipment is contaminated Since it can reduce the reliability of the device can be improved.
Claims (24)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075116A KR19990055204A (en) | 1997-12-27 | 1997-12-27 | Capacitor Formation Method of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970075116A KR19990055204A (en) | 1997-12-27 | 1997-12-27 | Capacitor Formation Method of Semiconductor Device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990055204A true KR19990055204A (en) | 1999-07-15 |
Family
ID=66171359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970075116A KR19990055204A (en) | 1997-12-27 | 1997-12-27 | Capacitor Formation Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990055204A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010066386A (en) * | 1999-12-31 | 2001-07-11 | 박종섭 | Method of forming gate electrode of Flash memory |
KR100355610B1 (en) * | 2000-12-29 | 2002-10-12 | 주식회사 하이닉스반도체 | Method for forming of dielectric the capacitor |
KR100363081B1 (en) * | 1999-09-16 | 2002-11-30 | 삼성전자 주식회사 | Thin film formation apparatus |
KR100386450B1 (en) * | 2000-12-29 | 2003-06-02 | 주식회사 하이닉스반도체 | Method for forming of capacitor in semiconductor |
KR100504435B1 (en) * | 1999-12-23 | 2005-07-29 | 주식회사 하이닉스반도체 | Method of forming capacitor in semiconducotr device |
KR100827521B1 (en) * | 2001-12-04 | 2008-05-06 | 주식회사 하이닉스반도체 | Capacitor of semiconductor device and method for manufacturing the same |
US8410935B2 (en) | 2008-07-10 | 2013-04-02 | Radarfind Corporation | Rotatable tags for automated location and monitoring of moveable objects and related systems |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5911663A (en) * | 1982-07-12 | 1984-01-21 | Nec Corp | Manufacture of capacitor for semiconductor device |
JPH0236559A (en) * | 1988-07-26 | 1990-02-06 | Nec Corp | Semiconductor device and its manufacture |
JPH04279053A (en) * | 1990-09-13 | 1992-10-05 | Natl Semiconductor Corp <Ns> | High-valued tantalum oxide capacitor |
JPH0563157A (en) * | 1991-09-05 | 1993-03-12 | Mitsubishi Electric Corp | Semiconductor device |
JPH08139288A (en) * | 1994-11-09 | 1996-05-31 | Nec Corp | Semiconductor device and manufacture thereof |
KR970018537A (en) * | 1995-09-21 | 1997-04-30 | 김광호 | Capacitor Formation Method for Semiconductor Device |
KR980012524A (en) * | 1996-07-29 | 1998-04-30 | 김광호 | Capacitor manufacturing method |
KR19980060743A (en) * | 1996-12-31 | 1998-10-07 | 김광호 | Capacitor of Semiconductor Device and Manufacturing Method Thereof |
-
1997
- 1997-12-27 KR KR1019970075116A patent/KR19990055204A/en not_active Application Discontinuation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5911663A (en) * | 1982-07-12 | 1984-01-21 | Nec Corp | Manufacture of capacitor for semiconductor device |
JPH0236559A (en) * | 1988-07-26 | 1990-02-06 | Nec Corp | Semiconductor device and its manufacture |
JPH04279053A (en) * | 1990-09-13 | 1992-10-05 | Natl Semiconductor Corp <Ns> | High-valued tantalum oxide capacitor |
JPH0563157A (en) * | 1991-09-05 | 1993-03-12 | Mitsubishi Electric Corp | Semiconductor device |
JPH08139288A (en) * | 1994-11-09 | 1996-05-31 | Nec Corp | Semiconductor device and manufacture thereof |
KR970018537A (en) * | 1995-09-21 | 1997-04-30 | 김광호 | Capacitor Formation Method for Semiconductor Device |
KR980012524A (en) * | 1996-07-29 | 1998-04-30 | 김광호 | Capacitor manufacturing method |
KR19980060743A (en) * | 1996-12-31 | 1998-10-07 | 김광호 | Capacitor of Semiconductor Device and Manufacturing Method Thereof |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100363081B1 (en) * | 1999-09-16 | 2002-11-30 | 삼성전자 주식회사 | Thin film formation apparatus |
US6806183B2 (en) | 1999-09-16 | 2004-10-19 | Samsung Electronics Co., Ltd. | Methods for forming capacitors on semiconductor substrates |
KR100504435B1 (en) * | 1999-12-23 | 2005-07-29 | 주식회사 하이닉스반도체 | Method of forming capacitor in semiconducotr device |
KR20010066386A (en) * | 1999-12-31 | 2001-07-11 | 박종섭 | Method of forming gate electrode of Flash memory |
KR100355610B1 (en) * | 2000-12-29 | 2002-10-12 | 주식회사 하이닉스반도체 | Method for forming of dielectric the capacitor |
KR100386450B1 (en) * | 2000-12-29 | 2003-06-02 | 주식회사 하이닉스반도체 | Method for forming of capacitor in semiconductor |
KR100827521B1 (en) * | 2001-12-04 | 2008-05-06 | 주식회사 하이닉스반도체 | Capacitor of semiconductor device and method for manufacturing the same |
US8410935B2 (en) | 2008-07-10 | 2013-04-02 | Radarfind Corporation | Rotatable tags for automated location and monitoring of moveable objects and related systems |
US8742897B2 (en) | 2008-07-10 | 2014-06-03 | Tele Tracking Technologies, Inc. | Rotatable tags for automated location and monitoring of moveable objects and related systems |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100993124B1 (en) | Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric | |
US6303481B2 (en) | Method for forming a gate insulating film for semiconductor devices | |
KR100414156B1 (en) | Method for manufacturing capacitor in integrated circuits device | |
US20060292872A1 (en) | Atomic layer deposition of thin films on germanium | |
KR20000011703A (en) | A method for gate-stack formation including a high-k dielectric | |
US20050255711A1 (en) | Method for forming underlying insulation film | |
KR19990055204A (en) | Capacitor Formation Method of Semiconductor Device | |
KR100387264B1 (en) | Method for manufacturing a capacitor in a semiconductor device | |
KR100618008B1 (en) | A controllable oxidation technique for high quality ultra-thin gate oxide | |
KR100467475B1 (en) | Capacitor Formation Method of Semiconductor Device | |
JP2001036046A (en) | Capacitor of semiconductor memory device and its manufacture | |
US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
JP2003100995A (en) | Semiconductor device and its manufacturing method | |
KR100326237B1 (en) | Method for forming tantalum oxide layer using ozone gas and method for capacitor of semiconductor device by the same | |
KR20020002754A (en) | Method of forming a capacitor in a semiconductor device | |
KR100318456B1 (en) | A method for forming tantalum oxide capacitor in semiconductor device | |
KR100321702B1 (en) | Method for forming tantalum oxide and method for fabricating capacitor by the same | |
KR100600292B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR100618682B1 (en) | Method for manufacturing capacitor in semiconductor memory divice | |
KR100379533B1 (en) | method for fabricating gate insulating film of semiconductor device | |
KR20000041429A (en) | Method for fabricating capacitor which can prevent oxidation of bottom electrode | |
KR20000003970A (en) | Method for forming a capacitor having a polysilicon lower electrode. | |
KR100297100B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR100356477B1 (en) | Method of forming a capacitor in a semiconductor device | |
KR20020048617A (en) | Method for forming ta2o5 dielectric layer by plasma enhanced atomic layer deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |