KR19990054923A

KR19990054923A - Barrier layer formation method preventing cracking

Info

Publication number: KR19990054923A
Application number: KR1019970074800A
Authority: KR
Inventors: 진규안
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-26
Filing date: 1997-12-26
Publication date: 1999-07-15

Abstract

본 발명은 모스형전계효과 트랜지스터의 장벽층에 관한 것으로서, 특히, 반도체기판상에 절연막을 증착하고, 마스킹 식각으로 콘택홀을 형성하는 단계와; 상기 단계 후에 콘택홀내에 아르곤이온을 RF 챔버를 이용한 스퍼터링을 하여서 콘택홀에 존재하는 자연산화막을 제거하는 단계와; 상기 단계 후에 콘택홀에 티타늄막을 증착하고, 이 티타늄막 상에 고압력과 저파워에서 티타늄나이트라이드막을 증착하여 장벽층을 형성하는 단계와; 상기 단계 후에 장벽층에 질소가스로 어닐링을 실시하여 스트레스를 제거하는 단계로 이루어진 크랙킹을 방지한 장벽층형성방법인 바, 고압과 낮은 파워로 티타늄나이트라이드막을 증착하여 티타늄막/티타늄나이트라이드막으로 이루어진 장벽층의 스트레스를 낮추어 이 장벽층에 크랙킹이 발생되는 것을 방지하므로 반도체소자의 수율을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.The present invention relates to a barrier layer of a MOS-type field effect transistor, in particular, depositing an insulating film on a semiconductor substrate, and forming a contact hole by masking etching; Removing the native oxide film present in the contact hole by sputtering argon ions in the contact hole using the RF chamber after the step; Depositing a titanium film in the contact hole after the step, and depositing a titanium nitride film on the titanium film at high pressure and low power to form a barrier layer; After the above step, an annealing with a nitrogen gas to the barrier layer to remove the stress is a barrier layer formation method comprising the step of removing the stress, by depositing a titanium nitride film at a high pressure and low power to the titanium film / titanium nitride film It is a very useful and effective invention to improve the yield of the semiconductor device by lowering the stress of the barrier layer made to prevent cracking in the barrier layer.

Description

Barrier layer formation method preventing cracking

본 발명은 모스형 전계효과트랜지스터의 장벽층을 형성하는 것에 관한 것으로, 특히, 티타늄막/티타늄나이트라이드막으로 이루어진 장벽층의 스트레스를 낮추어 이 장벽층에 크랙킹이 발생되는 것을 방지하므로 반도체소자의 수율을 향상시키도록 하는 크랙킹을 방지한 장벽층 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to forming a barrier layer of a MOS type field effect transistor, and in particular, lowers the stress of the barrier layer made of titanium film / titanium nitride film and prevents cracking from occurring in the barrier layer. It relates to a method of forming a barrier layer preventing cracking to improve the.

일반적으로, 반도체장치의 종류에는 여러 가지가 있으며, 이 반도체장치 내에 형성되는 트랜지스터 및 커패시터등을 구성시키는 방법에는 다양한 제조기술이 사용되고 있으며, 최근에는 반도체기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과 트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)를 점차적으로 많이 사용하고 있는 실정에 있다.In general, there are many kinds of semiconductor devices, and various manufacturing techniques are used to configure transistors, capacitors, etc. formed in the semiconductor device, and in recent years, MOS is formed to apply an oxide film on a semiconductor substrate to produce an electric field effect. Background Art [0002] Metal oxide semiconductor field effect transistors (MOSFETs) are increasingly used.

상기한 모스형 전계효과 트랜지스터는 반도체 기판상에 형성된 게이트가 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로서 접합형 트랜지스터와 같이 임피던스가 저하되는 일이 없으며, 확산 공정이 1회로 간단하고, 소자간의 분리가 필요 없는 장점을 지니고 있어서, 고밀도 집적화에 적합한 특성을 지니고 있는 반도체 장치이다.The MOS type field effect transistor is a field effect transistor in which a gate formed on a semiconductor substrate is isolated by a thin silicon oxide film in a semiconductor layer, and the impedance is not lowered like a junction transistor, and the diffusion process is simple in one circuit. In addition, the semiconductor device has an advantage of not requiring separation between devices, and is suitable for high density integration.

종래의 모스형 전계효과 트랜지스터에는 배선으로 사용되는 금속배선층을 형성하기 위하여 반도체기판 상의 절연막을 일정한 간격과 깊이로 식각하여 콘택홀(Contact hole)을 형성하고, 이 콘택홀내에 금속배선층의 장벽 역할을 하는 장벽층(Barrier metal)을 형성한 후에 그 장벽층 상에 소오스/드레인으로 전기적으로 연결되는 금속배선층을 증착하여 배선을 형성하게 되는 것이다.In the conventional MOS type field effect transistor, in order to form a metal wiring layer used for wiring, an insulating film on a semiconductor substrate is etched at regular intervals and depths to form a contact hole, and act as a barrier for the metal wiring layer in the contact hole. After forming a barrier metal, a wiring is formed by depositing a metal wiring layer electrically connected to a source / drain on the barrier layer.

이와 같이, 종래에는 반도체기판 상의 절연막을 일정폭과 깊이로 식각하여 형성한 콘택홀을 형성한 후에 이 콘택홀내에 미세한 두께로 형성된 자연산화막(Native oxide)을 제거하기 위하여 B.O.E(Buffered Oxide Etch)식각을 통하여 자연산화막을 제거하게 되지만 이 식각으로는 완전하게 자연산화막을 제거하기가 어렵고, 콘택홀내의 음이온 메탈 즉, 알카리이온들로 인하여 콘택 저항 상승의 문제를 야기하였다.As described above, in the related art, after forming a contact hole formed by etching an insulating film on a semiconductor substrate with a predetermined width and depth, BOE (Buffered Oxide Etch) etching is performed to remove a native oxide formed with a small thickness in the contact hole. Although it is possible to remove the native oxide film through the etching, it is difficult to completely remove the native oxide film by this etching, and caused an increase in contact resistance due to the anion metal, ie, alkali ions, in the contact hole.

또한, 상기한 바와 같이, 콘택홀내에 자연산화막을 제거하는 클리닝 공정 후에 티타늄막/티타늄실리사이드막으로 이루어진 장벽층을 증착한 후에 이 장벽층을 에서 정션 누출(Junction leakage)이 발생되는 것을 방지하기 위하여 어닐링공정을 거쳐 장벽층의 스트레스(Stress)를 완화시키는 상태로 만들게 된다.In addition, as described above, in order to prevent junction leakage from occurring after depositing a barrier layer made of a titanium film / titanium silicide film after a cleaning process of removing a natural oxide film in the contact hole. Through the annealing process, the stress of the barrier layer is reduced.

그런데, 상기 장벽층의 티타늄나이트라이드막은 대개 저압력(약 1∼2mTorr)과 고압력(7∼8Kw)의 조건에서 증착되어 티타늄막과 티타늄나이트라이드막인 장벽층을 어닐링공정으로 스트레스를 완화하려고 하여도 높은 텐실 스트레스(Tensile stress)가 유지되어 장벽층에 크랙킹이 발생되고 그로인하여 정션 누출이 발생되어 반도체소자의 수율을 저하시키는 심각한 문제점을 지니고 있었다.By the way, the titanium nitride film of the barrier layer is usually deposited under the conditions of low pressure (about 1 to 2 mTorr) and high pressure (7 to 8 Kw) to try to relieve stress by annealing the barrier layer of titanium film and titanium nitride film. The high tensile stress is maintained to cause cracking in the barrier layer, thereby causing junction leakage, which has a serious problem of lowering the yield of semiconductor devices.

본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판상의 절연막을 아르곤이온을 이용하여 스퍼터링 식각을 하고, 그 콘택홀내에 티타늄막을 증착하고, 그 위에 고압과 낮은 파워로 티타늄나이트라이드막을 증착하여 티타늄막/티타늄나이트라이드막으로 이루어진 장벽층의 스트레스를 낮추어 이 장벽층에 크랙킹이 발생되는 것을 방지하므로 반도체소자의 수율을 향상시키도록 하는 것이 목적이다.SUMMARY OF THE INVENTION The present invention has been made in view of this point, and sputtering etching an insulating film on a semiconductor substrate using argon ions, depositing a titanium film in the contact hole, and depositing a titanium nitride film at high pressure and low power thereon The purpose of the present invention is to improve the yield of semiconductor devices by reducing the stress of the barrier layer formed of the film / titanium nitride film to prevent cracking of the barrier layer.

도 1 내지 도 5는 본 발명에 따른 모스형 전계효과 트랜지스터에서 크랙킹을 방지하기 위한 장벽층을 형성하는 과정을 개략적으로 보인 도면이다.1 to 5 schematically show a process of forming a barrier layer for preventing cracking in a MOS type field effect transistor according to the present invention.

-도면의 주요부분에 대한 부호의 설명-Explanation of symbols on the main parts of the drawing

10 : 반도체기판 20 : 절연막10 semiconductor substrate 20 insulating film

30 : 콘택홀 40 : 티타늄실리사이드막30: contact hole 40: titanium silicide film

50 : 티타늄나이트라이드막 60 : 금속막50: titanium nitride film 60: metal film

이러한 목적은 반도체기판상에 절연막을 증착하고, 마스킹 식각으로 콘택홀을 형성하는 단계와; 상기 단계 후에 콘택홀내에 아르곤이온을 RF 챔버를 이용한 스퍼터링 식각(Sputtering Etch)으로 콘택홀에 존재하는 자연산화막을 제거하는 단계와; 상기 단계 후에 콘택홀에 티타늄막을 증착하고, 이 티타늄막 상에 고압력과 저파워에서 티타늄나이트라이드막을 증착하여 장벽층을 형성하는 단계와; 상기 단계 후에 장벽층에 질소가스로 어닐링을 실시하여 스트레스를 제거하는 단계로 이루어진 크랙킹을 방지한 장벽층형성방법을 제공함으로써 달성된다.This object is achieved by depositing an insulating film on a semiconductor substrate and forming a contact hole by masking etching; Removing the native oxide film present in the contact hole by sputtering etching using argon ions in the contact hole after the step; Depositing a titanium film in the contact hole after the step, and depositing a titanium nitride film on the titanium film at high pressure and low power to form a barrier layer; It is achieved by providing a cracking-proof barrier layer forming method comprising the step of annealing the barrier layer with nitrogen gas after the above step to remove stress.

그리고, 상기 절연막은 7000Å의 두께로 APCVD(대기압화학기상증착법)방식으로 400℃에서 증착하도록 하고, 상기 콘택홀에서 자연산화막을 제거하는 단계는 아르곤이온을 5sccm, -40 DC 볼트에서 약 3초동안 스퍼터링하여 실시하도록 한다.The insulating film is deposited at 400 ° C. by APCVD (APCVD) at a thickness of 7000 μs, and the removal of the native oxide film from the contact hole is performed by argon ion at 5 sccm and −40 DC volts for about 3 seconds. Sputtering is performed.

그리고, 상기 티타늄막은 300Å의 두께로 형성하고, 상기 티타늄나이트라이드막은 1000Å의 두께로 4mTorr의 고압력과 약 2kW의 저파워에서 증착하도록 한다.The titanium film is formed to a thickness of 300 kW, and the titanium nitride film is deposited at a high pressure of 4 mTorr and a low power of about 2 kW to a thickness of 1000 kW.

또한, 상기 장벽층의 어닐링은 400∼500℃에서 1시간정도 수행하는 것이 바람직하다.In addition, the annealing of the barrier layer is preferably performed for about 1 hour at 400 ~ 500 ℃.

이하, 첨부한 도면에 의거하여 본 발명에 따른 크랙킹을 방지한 장벽층형성방법에 대하여 상세히 설명한다.Hereinafter, a method for forming a barrier layer preventing cracking according to the present invention will be described in detail with reference to the accompanying drawings.

도 1 및 도2에 도시된 바와 같이, 반도체기판(10)상에 절연막(20)을 7000Å의 두께로 APCVD방식으로 400℃에서 증착하고, 마스킹 식각, 특히, 건식 혹은 습식식각으로 콘택홀(30)을 형성하고, 이 콘택홀(30)내에 아르곤이온을 RF 챔버를 이용한 스퍼터링을 하여서 콘택홀(30)에 존재하는 자연산화막을 제거하도록 한다.1 and 2, the insulating film 20 is deposited on the semiconductor substrate 10 at a thickness of 7000 으로 at 400 ° C. by the APCVD method, and the contact hole 30 may be formed by masking etching, in particular, dry or wet etching. ) And sputtering argon ions using the RF chamber in the contact hole 30 to remove the native oxide film present in the contact hole 30.

이때, 상기 콘택홀(30)에서 자연산화막을 제거하는 단계는 아르곤이온을 5sccm, -40 DC 볼트에서 약 3초 동안 스퍼터링 식각(Sputtering etch)으로 하여 실시하는 것이 바람직하다.In this case, the removing of the native oxide film from the contact hole 30 is preferably performed by sputtering etch (Sputtering etch) for about 3 seconds at 5 sccm, -40 DC volts argon ions.

그리고, 도3은 상기 단계 후에 콘택홀(30)에 약 300Å의 두께로 티타늄막(40)을 증착하는 상태를 도시하고 있다.3 shows a state in which the titanium film 40 is deposited in the contact hole 30 to a thickness of about 300 kPa after the above step.

또한, 도 4는 상기 티타늄막(40) 상에 고압력(High pressure)과 저파워(Low power)에서, 특히, 1000Å의 두께로 4mTorr의 고압력과 약 2kW의 저파워에서 티타늄나이트라이드막(50)을 증착하여 장벽층(70)을 형성하고, 이 장벽층(70)에 질소(N₂)가스로 어닐링을 실시하여 장벽층(70)의 스트레스(Stress)를 제거하도록 한다.4 shows the titanium nitride film 50 at a high pressure and a low power on the titanium film 40, particularly at a high pressure of 4 mTorr and a low power of about 2 kW at a thickness of 1000 mW. To form a barrier layer 70, and annealing the barrier layer 70 with nitrogen (N ₂ ) gas to remove the stress of the barrier layer 70.

이때, 상기 티타늄나이트라이드막(50)의 스트레스는 약 3∼4 E9 dyne/㎠로 낮추어서 차후에 진행될 어닐링에 의하여 텐실 스트레스(Tensil stress)가 변화하더라도 약 1.5 E10 dyne/㎠ 정도의 낮은 텐실 스트레스를 갖게 되어 전반적인 티타늄나이트라이드막(50)에 대한 스트레스를 방지하여 크랙킹이 발생하는 것을 방지하여 정션 리키지(Junction leakage)로 인한 반도체소자의 수율저하를 예방하는 것이 가능하게 된다.At this time, the stress of the titanium nitride film 50 is lowered to about 3 to 4 E9 dyne / ㎠ to have a low tensil stress of about 1.5 E10 dyne / ㎠ even if the tensil stress (Tensil stress) is changed by the annealing to be performed later By preventing the stress on the overall titanium nitride film 50 it is possible to prevent the occurrence of cracking to prevent the yield reduction of the semiconductor device due to junction leakage (Junction leakage).

그리고, 도 5는 상기 장벽층(70) 상에 소오스/드레인과 상부층간에 배선역할을 하는 금속막(60)을 증착하는 상태를 도시하고 있다.FIG. 5 shows a state in which a metal film 60 serving as a wiring between a source / drain and an upper layer is deposited on the barrier layer 70.

따라서, 상기한 바와 같이 본 발명에 따른 크랙킹을 방지한 장벽층형성방법을 이용하게 되면, 반도체기판상의 절연막을 아르곤이온을 이용하여 스퍼터링 식각을 하고, 그 콘택홀내에 티타늄막을 증착하고, 그 위에 고압과 낮은 파워로 티타늄나이트라이드막을 증착하여 티타늄막/티타늄나이트라이드막으로 이루어진 장벽층의 텐실 스트레스를 대폭적으로 낮추어 이 장벽층을 어닐링을 수행한 후에 전체적인 스트레스가 낮아져서 장벽층에 크랙킹이 발생되는 것을 예방하므로 정션리키지를 방지하여 반도체소자의 수율을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.Therefore, when the barrier layer forming method of preventing cracking according to the present invention is used as described above, the insulating film on the semiconductor substrate is sputtered etched using argon ions, the titanium film is deposited in the contact hole, and the high pressure thereon. Titanium nitride film is deposited at low power and significantly lowers the Tensile stress of the barrier layer made of titanium film / titanium nitride film to prevent cracking on the barrier layer by lowering the overall stress after annealing the barrier layer. Therefore, the invention is a very useful and effective invention to improve the yield of the semiconductor device by preventing the junction.

Claims

Depositing an insulating film on the semiconductor substrate and forming a contact hole by masking etching;

Removing the native oxide film present in the contact hole by sputtering argon ions in the contact hole using the RF chamber after the step;

Depositing a titanium film in the contact hole after the step, and depositing a titanium nitride film on the titanium film at high pressure and low power to form a barrier layer;

After the step of annealing the barrier layer with nitrogen gas to remove the stress by removing the stress while titanium silicide the titanium film of the barrier layer barrier layer formation method comprising the step of depositing a metal film on the barrier layer.

The method of claim 1, wherein the insulating layer is deposited at 400 ° C. by APCVD with a thickness of 7000 μs.

The method of claim 1, wherein the removing of the native oxide layer from the contact hole is performed by sputtering argon ions at 5 sccm and −40 DC volts for about 3 seconds.

The method of claim 1, wherein the titanium film is formed to a thickness of 300 GPa.

The method of claim 1, wherein the titanium nitride film is deposited at a high pressure of 4 mTorr and a low power of about 2 kW at a thickness of 1000 kW.

The method of claim 1, wherein the annealing of the barrier layer is performed at 400 to 500 ° C. for about 1 hour.