KR19990054920A - Barrier layer formation method of highly integrated semiconductor device - Google Patents
Barrier layer formation method of highly integrated semiconductor device Download PDFInfo
- Publication number
- KR19990054920A KR19990054920A KR1019970074797A KR19970074797A KR19990054920A KR 19990054920 A KR19990054920 A KR 19990054920A KR 1019970074797 A KR1019970074797 A KR 1019970074797A KR 19970074797 A KR19970074797 A KR 19970074797A KR 19990054920 A KR19990054920 A KR 19990054920A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- barrier layer
- film
- titanium silicide
- contact hole
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 모스형전계효과 트랜지스터의 장벽층에 관한 것으로서, 특히, 반도체기판상에 IMO1/SOG/IMO2공정으로 절연막을 증착하고, 이 절연막을 마스킹식각공정으로 식각하여 콘택홀을 형성하는 단계와; 상기 단계 후에 콘택홀내에 프라즈마화학기상증착법을 이용하여 다수의 반응가스로 반응챔버내에서 믹싱한 후 유동시킨 티타늄실리사이드막을 증착하는 단계와; 상기 단계 후에 티타늄실리사이드막상에 TICl4가스, N2가스 및 Ar가스를 반응 챔버내에 공급하여 티타늄나이트라이드막을 증착하는 단계와; 상기 단계 후에 티타늄실리사이드막/티타늄나이트라이드막으로 된 장벽층상에 주입되는 금속막의 접착력을 향상하기 위하여 N2가스, H2가스 분위기에서 장벽층을 플라즈마 어닐링을 실시하고, 이 장벽층 상의 콘택홀내에 금속막을 증착하는 단계로 이루어진 고집적 반도체소자의 장벽층 형성방법인 바, 장벽층의 도포 상태를 균일하게 하고, 콘택저항을 저하시켜 반도체소자의 전기적 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.The present invention relates to a barrier layer of a MOS-type field effect transistor, in particular, depositing an insulating film on a semiconductor substrate by an IMO1 / SOG / IMO2 process, and etching the insulating film by a masking etching process to form a contact hole; After the step of depositing a titanium silicide film which is mixed and mixed in a reaction chamber with a plurality of reaction gases using a plasma chemical vapor deposition method in a contact hole; After the step of supplying TICl 4 gas, N 2 gas and Ar gas into the reaction chamber on the titanium silicide film to deposit a titanium nitride film; In order to improve the adhesion of the metal film injected onto the barrier layer of titanium silicide film / titanium nitride film after the above step, the barrier layer is subjected to plasma annealing in an N 2 gas or H 2 gas atmosphere, and into the contact hole on the barrier layer. A method for forming a barrier layer of a highly integrated semiconductor device comprising the step of depositing a metal film is a very useful and effective invention to improve the electrical properties of the semiconductor device by uniformizing the coating state of the barrier layer and reducing the contact resistance.
Description
본 발명은 콘택홀내에 장벽층을 형성하는 것에 관한 것으로, 특히, 티타늄실리사이드막/티타늄나이트라이드막으로 이루어진 장벽층을 두 단계의 어닐링을 실시하여 장벽층의 도포 상태를 균일하게 하고, 콘택저항을 저하시켜 반도체소자의 전기적 특성을 향상시키도록 하는 고집적 반도체소자의 장벽층형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to forming a barrier layer in a contact hole, and in particular, a barrier layer made of a titanium silicide film / titanium nitride film is subjected to two stages of annealing to uniformly apply the barrier layer and to improve contact resistance. The present invention relates to a method for forming a barrier layer of a highly integrated semiconductor device by lowering the electrical properties of the semiconductor device.
일반적으로, 반도체장치의 종류에는 여러 가지가 있고, 이 반도체장치 내에 형성되는 트랜지스터 및 커패시터등을 구성시키는 방법에는 다양한 제조기술이 사용되고 있으며, 최근에는 반도체기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)와, 실리콘기판에 비하여 전자의 이동속도가 6배나 큰 갈륨아세나이드(GaAs)를 기판으로 사용하여 전계효과를 내는 메스형 전계효과트랜지스터(MESFET; metal semiconductor field effect transistor)와, 그 이외에 절연 게이트형 전계효과 트랜지스터(IGEFT; insulator gate field effect transistor) 등의 다양한 방식의 반도체장치가 사용되고 있다.In general, there are many kinds of semiconductor devices, and various manufacturing techniques are used to configure transistors, capacitors, and the like formed in the semiconductor device. In recent years, MOS is formed by applying an oxide film on a semiconductor substrate to produce an electric field effect. MESH-type field effect transistors (MESFETs) and gallium arsenide (GaAs), which have six times the electrons' movement speed compared to silicon substrates, as a substrate. semiconductor devices of various types such as metal semiconductor field effect transistors and insulator gate field effect transistors (IGEFTs).
이와 같이, 반도체장치에는 배선라인과 배선라인을 서로 연결하기 위하여 텅스텐층을 증착한 후에 식각하여서 상부배선라인과 하부배선라인을 서로 연결시키는 텅스텐 플러그(Plug)를 형성시켜서 사용하게 되는 것으로, 이 플러그를 형성하기 위하여서는 식각공정을 통하여 절연막 상에 일정깊이 함몰된 콘택홀(Contact Hole)("비어홀(Via Hole)"이라 칭하기도 함)을 형성하고서 하부배선라인과 텅스텐 플러그가 직접적으로 접촉되지는 않고 전류의 흐름을 매개하고 상,하를 간접적으로 접착하는 접착층(Glue Layer)으로 이용되는 티타늄막(Ti)과 티타늄나이트라이드막(TiN)의 장벽층(Barrier Metal Layer)이 콘택홀상에 박막의 형상으로 도포 되어지게 된다.In this way, in the semiconductor device, a tungsten layer is deposited and then etched to form a tungsten plug which connects the upper wiring line and the lower wiring line to each other in order to connect the wiring line and the wiring line. In order to form a contact hole (sometimes referred to as a "Via hole") is formed in the insulating film through the etching process to form a deep contact line and the tungsten plug is not directly contacted The barrier layer of titanium film (Ti) and titanium nitride film (TiN), which is used as a glue layer that mediates the flow of current and indirectly bonds up and down, is formed on the contact hole. It will be applied in shape.
그런데, 상기한 바와 같이, 최근의 반도체소자가 고집적화가 진행됨에 따라 절연막을 마스킹 식각공정을 통하여 소오스/드레인 영역까지 일정깊이로 식각하여서 콘택홀을 형성할 때, 자연적으로 콘택홀의 깊이가 깊어지는 현상이 발생되어짐에 따라, 이 콘택홀의 상측 모서리 부분이 각이 진 상태로 형성되고 약간 라운딩 형상으로 굴곡져 형성되므로 인하여 콘택홀 상에 증착에 의하여 도포되는 장벽층이 매끄럽고 균일하게 도포되지 못하고 모서리 부분에서 얇아지게 되거나 심한 경우에 끊어지는 등의 문제를 야기하여서 그 모서리 부분에서 전계효과가 집중하게 되고, 이 끊어진 부분에서는 접착층으로서의 역할을 할 수 없고 전류가 누출되어 전기적인 특성을 저하시키는 등의 문제점이 있었다.However, as described above, when a semiconductor device is recently integrated with high integration, a phenomenon in which a contact hole is naturally deepened when an insulating layer is etched to a source / drain region through a masking etching process to form a contact hole is formed. As it is generated, the upper edge portion of the contact hole is formed at an angle and is bent in a slightly rounded shape, so that the barrier layer applied by deposition on the contact hole is not smooth and uniformly applied but thin at the edge portion. It causes problems such as loss or breakage in severe cases, so that the electric field effect is concentrated at the corners, and in this broken part, there is a problem such that it cannot act as an adhesive layer and current leaks and degrades electrical characteristics. .
또한, 콘택홀이 소오스/드레인영역과 접촉되는 바닥부분에서는 장벽층이 두껍고 불균일하게 도포되는 현상이 발생되므로 인하여 하부배선라인과 텅스텐 플러그 사이를 효과적으로 차단하고 접착시키는 장벽층으로서의 역할과 접착층으로서의 역할을 제대로 수행할 수 없게 되어 전기적인 특성이 저하되는 것으로서 반도체의 고집적화에 따라 콘택홀의 폭이 좁아지고 깊어지는 경우에 이러한 문제는 더욱 더 커지게 되었으며, 이러한 문제를 해결하기 위하여 콘택홀의 크기를 크게 한다하여도 반도체소자의 고집적화에 방해가 될 뿐만아니라 접합 누설(Junction Leakage)이 증가하는 단점을 지니게 된다In addition, in the bottom portion where the contact hole is in contact with the source / drain region, the barrier layer is thickly and unevenly applied, thereby acting as a barrier layer and an adhesive layer to effectively block and bond the lower wiring line and the tungsten plug. When the contact hole becomes narrower and deeper due to the high integration of the semiconductor, the electrical characteristics are deteriorated due to the poor electrical performance. This problem becomes even larger, and the size of the contact hole is increased to solve this problem. Not only does it interfere with the high integration of semiconductor devices, but it also has the disadvantage of increasing junction leakage.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 콘택홀내에 장벽층을 형성하면서 티타늄실리사이드막을 플라즈마화학기상증착법을 통하여 다수의 반응가스를 반응 챔버내로 믹싱한 후에 유동시켜 콘택저항을 가장 양호하게 선택하고, 이 티타늄시리리사이드막의 상에 타타늄나이트라이드막을 증착시킨 장벽층을 두 단계의 어닐링을 실시하여 장벽층의 도포 상태를 균일하게 하고, 콘택저항을 저하시켜 반도체소자의 전기적 특성을 향상시키도록 하는 것이 목적이다.The present invention has been made in view of this point, and the titanium silicide film is mixed with a plurality of reaction gases through the plasma chemical vapor deposition into the reaction chamber while forming a barrier layer in the contact hole to select the best contact resistance. In order to improve the electrical characteristics of the semiconductor device by performing annealing in two steps, the barrier layer on which the titanium nitride film is deposited is deposited on the titanium silicide film to uniformly apply the barrier layer. The purpose is to.
도 1 내지 도 4는 본 발명에 따른 절연막에 고집적 반도체소자의 좁은 콘택홀내에 장벽층을 형성하는 과정을 개략적으로 보인 도면이다.1 to 4 schematically illustrate a process of forming a barrier layer in a narrow contact hole of a highly integrated semiconductor device in an insulating film according to the present invention.
-도면의 주요부분에 대한 부호의 설명-Explanation of symbols on the main parts of the drawing
10 : 반도체기판 20 : 필드산화막10: semiconductor substrate 20: field oxide film
30 : 절연막 40 : 콘택홀30 insulating film 40 contact hole
50 : 티타늄실리사이드막 60 : 티타늄나이트라이드막50: titanium silicide film 60: titanium nitride film
이러한 목적은 반도체기판상에 IMO1/SOG/IMO2공정으로 절연막을 증착하고, 이 절연막을 마스킹식각공정으로 식각하여 콘택홀을 형성하는 단계와; 상기 단계 후에 콘택홀내에 프라즈마화학기상증착(PECVD)법을 이용하여 다수의 반응가스로 반응챔버(Reaction Chamber)내에서 믹싱한 후 유동시킨 티타늄실리사이드막을 증착하는 단계와; 상기 단계 후에 티타늄실리사이드막상에 TICl4가스, N2가스 및 Ar가스를 반응 챔버내에 공급하여 티타늄나이트라이드막을 증착하는 단계와; 상기 단계 후에 티타늄실리사이드막/티타늄나이트라이드막으로 된 장벽층상에 주입되는 금속막의 접착력을 향상하기 위하여 N2가스, H2가스 분위기에서 장벽층을 플라즈마 어닐링을 실시하고, 이 장벽층 상의 콘택홀내에 금속막을 증착하는 단계로 이루어진 고집적반도체소자의 장벽층형성방법을 제공함으로써 달성된다.The object is to deposit an insulating film on a semiconductor substrate by an IMO1 / SOG / IMO2 process, and to form a contact hole by etching the insulating film by a masking etching process; After the step of depositing a titanium silicide film which is mixed with a plurality of reaction gases in a reaction chamber using a plasma chemical vapor deposition (PECVD) method in a contact hole and then flowed; After the step of supplying TICl 4 gas, N 2 gas and Ar gas into the reaction chamber on the titanium silicide film to deposit a titanium nitride film; In order to improve the adhesion of the metal film injected onto the barrier layer of titanium silicide film / titanium nitride film after the above step, the barrier layer is subjected to plasma annealing in an N 2 gas or H 2 gas atmosphere, and into the contact hole on the barrier layer. It is achieved by providing a method for forming a barrier layer of a highly integrated semiconductor device comprising the step of depositing a metal film.
그리고, 상기 티타늄실리사이드막을 형성할 때 사용되는 다수의 반응가스는 TiCl4가스, SiH4가스, H2가스 및 Ar가스이고, 이때, 반응 챔버내의 조건에서 온도는 550∼580℃이고, 압력은 1.0Torr이며, RF 파워는 400W정도로 하고, 이 티타늄실리사이드막은 콘택저항을 160Ω/sq를 유지하기 위하여 TiSi0.7상태인 필림(Film)을 증착하도록 하고, 두께는 200Å정도가 적절하다.In addition, a plurality of reaction gases used to form the titanium silicide film are TiCl 4 gas, SiH 4 gas, H 2 gas, and Ar gas, in which the temperature is 550 to 580 ° C. and the pressure is 1.0 in the reaction chamber. Torr, the RF power is about 400W, and the titanium silicide film is formed to deposit a film having a TiSi 0.7 state in order to maintain a contact resistance of 160 mA / sq, and a thickness of about 200 mA is appropriate.
이때, 상기 반응가스인 TiCl4가스, SiH4가스, H2가스 및 Ar가스는 각각 10sccm, 2000sccm, 2000sccm 및 1000 sccm의 비율로 공급하여 이루어지는 것이 바람직하다.At this time, the reaction gas TiCl 4 gas, SiH 4 gas, H 2 gas and Ar gas is preferably made by supplying at a ratio of 10sccm, 2000sccm, 2000sccm and 1000sccm, respectively.
그리고, 상기 티타늄나이트라이드막을 형성하기 위한 반응 챔버내의 온도는 550℃이고, 압력은 2.0Torr이며, 반응가스인 TICl4가스, N2가스 및 Ar가스는 각각 5sccm, 3400sccm 및 1000sccm을 공급하며, RF 파워(Ratio Frequence)는 800W인 것이 적절하다.The temperature in the reaction chamber for forming the titanium nitride film is 550 ° C., the pressure is 2.0 Torr, and the reaction gases TICl 4 gas, N 2 gas and Ar gas supply 5sccm, 3400sccm and 1000sccm, respectively, and RF. The ratio (Ratio Frequence) is 800W is appropriate.
그리고, 상기 장벽층을 어닐링하는 단계는 320℃에서 30분간 이루어지는 제1어닐링 단계와; 제1어닐링 단계 후에 380℃에서 30분간 이루어지는 제2어닐링 단계를 포함하고 있으며, 어닐링시 공급되는 N2가스, H2가스는 각각 3400sccm, 2500sccm으로 공급되도록 한다.The annealing of the barrier layer may include a first annealing step performed at 320 ° C. for 30 minutes; After the first annealing step includes a second annealing step of 30 minutes at 380 ℃, the N 2 gas, H 2 gas supplied during the annealing is to be supplied to 3400sccm, 2500sccm, respectively.
이하, 첨부한 도면에 의거하여 본 발명에 따른 크랙킹을 방지한 장벽층형성방법에 대하여 상세히 설명한다.Hereinafter, a method for forming a barrier layer preventing cracking according to the present invention will be described in detail with reference to the accompanying drawings.
도 1에 도시된 바와 같이, 반도체기판(10)상에 필드산화막(20)을 다수 형성하고, 이 필드산화막(20) 상에 IMO1/SOG/IMO2공정으로 절연막(30)을 증착하고, 이 절연막(30)을 마스킹식각공정으로 식각하여 일정한 폭과 일정한 깊이를 갖는 콘택홀(40)을 형성하도록 한다.As shown in FIG. 1, a plurality of field oxide films 20 are formed on the semiconductor substrate 10, and an insulating film 30 is deposited on the field oxide film 20 by an IMO1 / SOG / IMO2 process. 30 is etched by a masking etching process to form a contact hole 40 having a predetermined width and a predetermined depth.
그리고, 도 2는 상기 단계 후에 콘택홀(40)내에 프라즈마화학기상증착법을 이용하여 다수의 반응가스로 반응챔버내에서 믹싱(Mixing)한 후 유동(Flow)시킨 200 Å두께의 티타늄실리사이드막(50)을 증착하는 상태를 도시한 도면이다.FIG. 2 is a 200 Å thick titanium silicide film 50 mixed with a plurality of reaction gases in a reaction chamber using a plasma chemical vapor deposition method in the contact hole 40 after the above-mentioned step. ) Is a view showing a state of depositing.
이때, 상기 티타늄실리사이드막(50)을 형성할 때 사용되는 다수의 반응가스는 TiCl4가스, SiH4가스, H2가스 및 Ar가스를 각각 10sccm, 2000sccm, 2000sccm 및 1000 sccm정도로 사용하도록 하고, 반응 챔버내의 조건에서 온도는 550∼580℃이고, 압력은 1.0Torr이며, RF 파워는 400W정도로 유지하는 것이 바람직하다.In this case, the plurality of reaction gases used to form the titanium silicide layer 50 may use TiCl 4 gas, SiH 4 gas, H 2 gas, and Ar gas at about 10 sccm, 2000 sccm, 2000 sccm, and 1000 sccm, respectively. Under conditions in the chamber, the temperature is 550 to 580 ° C, the pressure is 1.0 Torr, and the RF power is preferably maintained at about 400W.
그리고, 상기 티타늄실리사이드막(50)은 TiSiX상태로 있는 티타늄실리사이드 필림을 증착하게 되는 데, 이때, 콘택저항(Contact Resitance)을 160Ω/sq를 유지하기 위하여 X의 최적값을 0.7로 하여 TiSi0.7인 상태의 티타늄실리사이드막을 증착하도록 한다.In addition, the titanium silicide film 50 is to be deposited titanium silicide film with a TiSi X state, at this time, the contact resistance (Contact Resitance) a TiSi 0.7 and the optimum value of X to 0.7 to maintain a 160Ω / sq The titanium silicide film in the phosphorus state is deposited.
또한, 도 3은 상기 단계 후에 티타늄실리사이드막(50)상에 TICl4가스, N2가스 및 Ar가스를 반응 챔버내에 공급하여 티타늄나이트라이드막(60)을 증착하고, 이 티타늄나이트라이드막(60)를 형성하기 위한 반응 챔버내의 온도는 550℃이고, 압력은 2.0Torr이며, 반응가스인 TICl4가스, N2가스 및 Ar가스는 각각 5sccm, 3400sccm 및 1000sccm을 공급하며 RF 파워는 800W정도로 유지하는 것이 바람직하다.3 shows that the titanium nitride film 60 is deposited by supplying TICl 4 gas, N 2 gas and Ar gas into the reaction chamber on the titanium silicide film 50 after the above step. The temperature in the reaction chamber to form) is 550 ° C, the pressure is 2.0 Torr, and the reaction gases TICl 4 gas, N 2 gas and Ar gas supply 5sccm, 3400sccm and 1000sccm, respectively, and maintain RF power at about 800W. It is preferable.
그리고, 4는 상기 단계 후에 티타늄실리사이드막(50)/티타늄나이트라이드막(60)으로 된 장벽층(80)상에 주입되는 금속막(70)의 접착력을 향상하기 위하여 N2가스, H2가스 분위기에서 장벽층(80)을 플라즈마 어닐링을 실시하고, 이 장벽층(80)상의 콘택홀(40)내에 금속막(70)을 증착하는 단계를 도시하고 있다.In addition, 4 is N 2 gas, H 2 gas to improve the adhesion of the metal film 70 injected on the barrier layer 80 of the titanium silicide film 50 / titanium nitride film 60 after the above step. Plasma annealing is performed on the barrier layer 80 in the atmosphere, and the step of depositing the metal film 70 in the contact hole 40 on the barrier layer 80 is shown.
이 때, 상기 장벽층(80)을 어닐링하는 단계는 320℃에서 30분간 이루어지는 제1어닐링 단계와; 이 제1어닐링 단계 후에 380℃에서 30분간 이루어지는 제2어닐링 단계를 포함하고 있으며, 이 어닐링시 공급되는 N2가스, H2가스는 C와 TiO3가 형성되는 것을 방지하기 위하여 각각 3400sccm, 2500sccm으로 공급하도록 한다.In this case, the annealing of the barrier layer 80 may include a first annealing step performed at 320 ° C. for 30 minutes; After the first annealing step includes a second annealing step of 30 minutes at 380 ℃, the N 2 gas, H 2 gas supplied during the annealing to 3400sccm, 2500sccm respectively to prevent the formation of C and TiO 3 Supply it.
그리고, 상기 콘택홀(40)내에 증착되는 금속막(70)은 저압화학기상증착법(LPCVD)을 이용하여 텅스텐(W)을 증착시키도록 한다.In addition, the metal film 70 deposited in the contact hole 40 may deposit tungsten (W) using low pressure chemical vapor deposition (LPCVD).
따라서, 상기한 바와 같이 본 발명에 따른 고집적 반도체소자의 장벽층형성방법을 이용하게 되면, 콘택홀내에 장벽층을 형성하면서 티타늄실리사이드막을 플라즈마화학기상증착법을 통하여 다수의 반응가스를 반응 챔버내로 믹싱한 후에 유동시켜 균일하게 도포하여 콘택저항을 가장 양호하게 선택하고, 이 티타늄실리사이드막 상에 티타늄나이트라이드막을 증착시킨 장벽층을 두 단계의 어닐링을 실시하여 장벽층의 도포 상태를 균일하게 하고, 콘택저항을 저하시켜 반도체소자의 전기적 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.Therefore, as described above, when the barrier layer formation method of the highly integrated semiconductor device according to the present invention is used, a plurality of reaction gases are mixed into the reaction chamber by forming a barrier layer in the contact hole by plasma chemical vapor deposition. Later, the film was flowed and applied uniformly to select the best contact resistance. The barrier layer in which the titanium nitride film was deposited on the titanium silicide film was subjected to two steps of annealing to make the coating of the barrier layer uniform. It is a very useful and effective invention to improve the electrical properties of the semiconductor device by lowering the.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074797A KR19990054920A (en) | 1997-12-26 | 1997-12-26 | Barrier layer formation method of highly integrated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074797A KR19990054920A (en) | 1997-12-26 | 1997-12-26 | Barrier layer formation method of highly integrated semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990054920A true KR19990054920A (en) | 1999-07-15 |
Family
ID=66091555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970074797A KR19990054920A (en) | 1997-12-26 | 1997-12-26 | Barrier layer formation method of highly integrated semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990054920A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100469127B1 (en) * | 2002-06-21 | 2005-01-29 | 삼성전자주식회사 | Method of forming barrier layer of semiconductor device |
| KR100574483B1 (en) * | 1999-12-23 | 2006-04-27 | 주식회사 하이닉스반도체 | METHOD FOR MANUFACTURING OF TiSiN LAYER USED CVD METHOD |
-
1997
- 1997-12-26 KR KR1019970074797A patent/KR19990054920A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574483B1 (en) * | 1999-12-23 | 2006-04-27 | 주식회사 하이닉스반도체 | METHOD FOR MANUFACTURING OF TiSiN LAYER USED CVD METHOD |
| KR100469127B1 (en) * | 2002-06-21 | 2005-01-29 | 삼성전자주식회사 | Method of forming barrier layer of semiconductor device |
| US7169704B2 (en) | 2002-06-21 | 2007-01-30 | Samsung Electronics Co., Ltd. | Method of cleaning a surface of a water in connection with forming a barrier layer of a semiconductor device |
| US7452810B2 (en) | 2002-06-21 | 2008-11-18 | Samsung Electronics Co., Ltd. | Method of forming a barrier layer of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927163B2 (en) | Method and apparatus for manufacturing a barrier layer of semiconductor device | |
| US6515363B2 (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| US7402512B2 (en) | High aspect ratio contact structure with reduced silicon consumption | |
| KR20040059842A (en) | Method for forming a contact hole in a semiconductor device | |
| US6316353B1 (en) | Method of forming conductive connections | |
| US6124178A (en) | Method of manufacturing MOSFET devices | |
| KR19990054920A (en) | Barrier layer formation method of highly integrated semiconductor device | |
| KR100652317B1 (en) | Method for manufacturing metal pad of the semiconductor device | |
| KR100458474B1 (en) | Bitline of semiconductor device and fabricating method thereof to increase signal transfer speed and minimize contact resistance | |
| KR100485165B1 (en) | Manufacturing method of semiconductor device | |
| KR100313417B1 (en) | Method of forming a wiring in a seminconductor device | |
| KR100406562B1 (en) | Method for forming metal line | |
| KR100321738B1 (en) | A method for forming metal wire in semicondutor device | |
| KR100335129B1 (en) | Method for forming contact of semiconductor device | |
| KR100529382B1 (en) | A method for forming metal wire in semicondutor device | |
| KR100214071B1 (en) | Semiconductor device wall metal manufacturing method | |
| KR19990005826A (en) | Method for forming via hole rounding in semiconductor device | |
| KR100241505B1 (en) | Method for manufacturing film thwarting diffusion of semiconductor device | |
| KR20000003941A (en) | Barrier metal of semiconductor devices | |
| KR20030003333A (en) | Method for fabricating element in memory device | |
| KR20010008612A (en) | Formation method of gate electrode of transistor | |
| KR19990057276A (en) | Method for manufacturing gate electrode of semiconductor device | |
| KR19990059072A (en) | Method of forming barrier metal layer of semiconductor device | |
| KR20050059713A (en) | Method for forming metal interconnection line of semiconductor device | |
| KR19980014972A (en) | Method for forming a metal layer of a semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |