KR19990052189A - 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 - Google Patents

신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 Download PDF

Info

Publication number
KR19990052189A
KR19990052189A KR1019970071638A KR19970071638A KR19990052189A KR 19990052189 A KR19990052189 A KR 19990052189A KR 1019970071638 A KR1019970071638 A KR 1019970071638A KR 19970071638 A KR19970071638 A KR 19970071638A KR 19990052189 A KR19990052189 A KR 19990052189A
Authority
KR
South Korea
Prior art keywords
signal
transition
local clock
phase
data
Prior art date
Application number
KR1019970071638A
Other languages
English (en)
Other versions
KR100261287B1 (ko
Inventor
김귀동
송원철
김경수
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970071638A priority Critical patent/KR100261287B1/ko
Publication of KR19990052189A publication Critical patent/KR19990052189A/ko
Application granted granted Critical
Publication of KR100261287B1 publication Critical patent/KR100261287B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 디지털 데이터를 동기 전송하는 시스템의 수신 장치에서 수신된 데이터 신호와 국지 클럭간의 위상차를 검출하기 위한 위상 비교 검출기 및 검출방법에 관한 것으로서, 입력되는 데이터 신호의 천이를 검출하고 천이 신호를 출력하는 천이 검출부와, 리셋 신호의 신호 폭과 지연된 국지 클럭을 제공하는 제 2, 제 3 시간 지연장치와, 데이터 천이 신호와 지연된 국지 클럭 신호를 클럭으로 하고 논리값 "1"을 데이터로 하여 2개의 위상 정보 신호를 출력하는 위상 정보 검출부와, 상기 위상 정보 검출부로부터 출력되는 2개의 위상 정보 신호로부터 데이터 신호와 국지 클럭 신호간의 위상차를 나타내는 펌프업 신호와 기준 신호인 펌프다운 신호를 출력하는 결정부로 구성되어, 펌프업 신호와 펌프다운 신호를 출력하는 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법을 제공함으로써, 수신된 데이터 신호와 국지 클럭 신호의 위상을 D 플립플롭을 이용하여 간접적으로 위상 비교하여 소자 공정의 변화에 무감하게 신호들간의 위상차에 상응하는 위상 정보를 검출하므로서 위상 동기 에러를 최소화하고, 복구된 데이터 신호와 국지 클럭간의 타이밍 이득을 극대화할 수 있으며, 고속 디지털 데이터 전송 시스템에 있어서 데이터 신호를 효과적으로 처리할 수 있다.

Description

신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
본 발명은 디지털 데이터를 동기 전송하는 시스템의 수신 장치에서 수신된 데이터 신호와 국지 클럭간의 위상차를 검출하기 위한 위상 비교 검출기 및 검출방법에 관한 것으로서, 특히, 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법에 관한 것이다.
디지털 데이터의 동기 전송 시스템에서, 송신 장치는 전송 장치에 국한된 클럭에 의하여 결정되는 일정한 전송비로 클럭 신호가 없는 데이터를 전송하고, 수신 장치는 전송 장치의 전송비와 동일한 비율로 데이터 신호를 수신한다. 일반적으로 전송 장치는 클럭 신호가 내포된 RZ(Return-to-Zero) 데이터에 비하여 데이터 전송에 필요한 신호 대역폭을 반으로 감소시킬 수 있는 클럭 신호가 없는 NRZ(Non Return-to-Zero) 데이터로 전송한다. 전송된 데이터 신호를 에러를 최소화하면서 효과적으로 수신하기 위하여 수신 장치는 수신된 데이터 신호로부터 클럭을 복구하여야 한다. 클럭 신호를 복구하기 위하여, 수신 장치는 일반적으로 위상 동기 루프 클럭 복구 시스템을 사용하는데, 이것은 위상 검출기와 수신 장치에 국한된 클럭의 주파수를 제어하는 전압 제어 링 발진기로 구성된다. 위상 검출기는 수신된 데이터 신호와 국지 클럭 간의 위상차 즉, 위상 에러(ψE)를 검출하여 수신된 데이터 신호의 위상과 주파수에 일치하도록 국지 클럭을 변조시킨다.
국지 클럭의 주파수를 변조하기 위하여 위상 검출기는 펌프업(pump-up) 신호(UP)와 펌프다운(pump-down) 신호(DP)를 발생하여 출력한다. 국지 클럭의 주파수는 UP에 의하여 증가하고 UP에 의하여 감소한다. UD의 폭은 국지 클럭 주기(T)의 반이 되는 T/2로서 고정된다. UP의 폭은 데이터 신호의 천이 점과 국지 클럭 신호의 천이 점간의 차에 따라 가변하며, 실제 두 신호간의 위상차를 나타낸다. UP에서 UD가 차감된 양에 대응하는 전류가 적분기에 의하여 적분되어 그 결과로 발생되는 적분 신호가 국지 클럭의 주파수를 제어하기 위한 전압 제어 링 발진기의 제어 신호로 사용된다. 따라서, 국지 클럭의 주파수가 증가하려면 위상 검출기는 UD에 비하여 상대적으로 폭이 큰 UP신호를 발생한다. 반대로 국지 클럭의 주파수가 감소하려면 위상 검출기는 UD에 비하여 상대적으로 폭이 작은 UP신호를 발생한다. 이러한 방법으로 수신 장치는 송신된 데이터를 수신할 때의 에러를 최소화하기 위하여 국지 클럭을 수신된 데이터 신호에 동기시킨다. 국지 클럭이 전송된 데이터 신호와 동기될 때 위상 검출기의 출력 신호인 UP와 UD의 폭이 동일하게 되어 두 신호간의 차가 "0"이 된다. 일반적으로 수신된 데이터는 τFF의 전달 지연 시간을 갖는 천이 논리 게이트를 이용하여 국지 클럭에 의하여 리타임(retime)되며, 리타임된 데이터 신호의 천이는 국지 클럭의 천이로부터 τFF만큼 지연되어 발생한다. 따라서, 리타임된 데이터 신호와 수신된 데이터 신호의 천이를 비교하여 발생한 두 신호간의 위상차는 τFF를 포함한다. 결과적으로 수신된 데이터 신호의 천이와 국지 클럭 신호의 천이가 τFF에 상응하는 위상 동기차 즉 위상 동기 에러(φS)를 가지고 정렬된다. φS의 크기는 위상 검출기의 구조에 따라 다르며, 데이터 전송 속도가 증가함에 따라 위상 동기 루프 클럭 복구 시스템에서 무시할 수 없는 요소가 된다. 따라서, 위상 검출기의 ψS값은 가능한 "0"이 되어야 한다. 일반적으로 위상 검출기는 ψS를 제거하기 위하여 수신된 데이터 신호선에 시간 지연장치를 적용하며, 이 장치의 출력은 공정 환경에 따라 변할 수 있어 결과적으로 위상 검출기의 신뢰도가 저하된다.
종래의 클럭 복구를 위한 위상 검출기는 일반적으로 1983년 Summer, 1985년 Hogge 등이 제안한 동기식 논리 회로를 이용하여 구현된 위상 천이 방식이 기본이다. 이 들 방식에 의한 위상 검출기는 수신된 데이터 신호와 수신 장치의 국지 클럭간의 위상차를 검출하여 수신된 데이터 신호의 주파수 및 위상이 국지 클럭과 일치하도록 국지 클럭의 주파수를 변조시킨다. 국지 클럭의 주파수를 변조시키기 위하여 위상 검출기는 펌프업 신호와 펌프다운 신호를 발생하여 출력한다. 국지 클럭의 주파수는 펌프업 신호에 의하여 증가하고 펌프다운 신호에 의하여 감소한다. 펌프업 신호로부터 펌프다운 신호가 차감된 양의 차등 신호가 적분기에 의하여 적분된다. 적분된 신호는 전압 제어 링 발진기의 주파수를 제어하기 위한 제어 신호로서 사용된다. 이와 같은 방법으로 수신 장치의 국지 클럭은 수신된 데이터의 위상 및 주파수에 동기된다. Summer가 제안한 방법에 의하면, 펌프다운 신호 폭은 클럭 주기의 50%이고 펌프업 신호 폭은 수신된 데이터 신호와 클럭 신호간의 위상차에 천이 논리 게이트의 신호 전달 지연 시간이 합산되는 값을 가진다. 따라서, 두 신호가 위상 동기 되었을 때, 천이 논리 게이트의 신호 전달 지연 시간에 대응하는 크기의 위상차 즉, 위상 동기 에러가 발생한다. 이러한 위상 동기 에러는 데이터 전송 속도가 증가하게 되면 무시할 수 없는 변수가 된다. 위상 동기 에러를 해결하기 위하여 1985년 Hogge는 시간 지연장치를 사용하여 천이 논리 게이트의 신호 전달 지연 시간을 보정하는 방법을 제안하였다. 그러나, 이 방법은 시간 지연장치의 값이 공정 환경에 따라 변하는 단점이 있다.
도 1은 종래의 위상 검출기 회로도로서, 송신 장치로부터 출력되어 노드(1)에 입력된 데이터 신호와 노드(2)에 입력된 국지클럭을 입력하고, 입력된 국지클럭의 상승 또는 하강 에지에서 데이터 신호를 출력하는 제 1 D 플립플롭(10)과, 상기 제 1 D 플립플롭(10)으로부터 출력된 데이터 신호와 송신 장치로부터 출력된 국지클럭을 입력하고, 제 1 D 플립플롭(10)의 국지클럭과 상반되는 하강 또는 상승 에지에서 데이터 신호를 출력하는 제 2 D 플립플롭(20)과, 노드(1)에 입력된 데이터 신호를 τD만큼 시간 지연시킨 후, 출력하는 지연회로(30)와, 상기 지연회로(30)로부터 지연되어 출력된 데이터 신호와 상기 제 1 D 플립플롭(10)으로부터 샘플 되어 출력된 데이터 신호를 배타적 논리합 하여 그 결과로써 국지 클럭과 데이터 신호의 상승 또는 하강 에지의 간격에 따라 가변하는 펌프업 신호를 노드(6)로 출력하는 제 1 XOR 게이트(40)와, 상기 제 1 D 플립플롭(10)으로부터 샘플 되어 출력된 데이터 신호와 상기 제 2 D 플립플롭(20)으로부터 샘플 되어 출력된 데이터 신호를 배타적 논리합 하여 그 결과로써 신호 폭이 국지 클럭의 반주기에 해당하는 펌프다운 신호를 노드(7)로 출력하는 제 2 XOR 게이트(50)로 구성된다.
상기와 같이 구성된 위상 검출기의 동작을 살펴보면 다음과 같다.
먼저, 노드(1)과 노드(2)로 데이터 신호와 국지 클럭이 입력되면, 제 1 D 플립플롭(10)이 데이터 신호를 데이터 입력단자(D)로 입력하고, 국지 클럭을 클럭 입력단자(CK)로 입력하여, 국지클럭의 상승 또는 하강 에지에서 상기 데이터 신호를 노드(3)로 출력한다. 제 2 D 플립플롭(20)은 상기 제 1 D 플립플롭(10)으로부터 출력된 데이터 신호와 노드(2)로 입력된 국지클럭을 입력하고, 상기 제 1 D 플립플롭(10)의 국지클럭과 상반되는 하강 또는 상승 에지에서 데이터 신호를 출력하며, 지연회로(30)는 노드(1)에 입력된 데이터 신호를 τD만큼 시간 지연시켜 출력한다. 여기서, 지연회로(30)의 전달 지연 시간(τD)은 제 1 D 플립플롭(10)의 전달 지연 시간과 거의 같다. 그리고, 제 1 XOR 게이트(40)는 상기 지연회로(30)로부터 지연되어 출력된 데이터 신호와 상기 제 1 D 플립플롭(10)으로부터 샘플되어 출력된 데이터 신호를 배타적 논리합 하여 그 결과로써 국지 클럭과 데이터 신호의 상승 또는 하강 에지의 간격에 따라 가변하는 펌프업 신호를 노드(6)로 출력하며, 제 2 XOR 게이트(50)는 상기 제 1 D 플립플롭(10)으로부터 샘플되어 출력된 데이터 신호와 상기 제 2 D 플립플롭(20)으로부터 샘플되어 출력된 데이터 신호를 배타적 논리합 하여 그 결과로써 신호 폭이 국지 클럭의 반주기 에 해당하는 펌프다운 신호를 노드(7)로 출력한다. 상기 펌프업 신호와 펌프다운 신호의 폭이 동일하게 국지 클럭의 반주기가 될 때, 노드(1)의 데이터 신호와 노드(2)의 국지 클럭의 위상이 동기 된다. 펌프업 신호와 펌프다운 신호는 적분기를 상대적으로 각각 충전 또는 방전시키는 제어 신호로 작용한다. 따라서, 적분기에는 두 신호의 차등 전류양이 적분되며, 적분된 신호는 국지 클럭의 주파수와 위상을 변조시키는 전압 제어 링 발진기의 제어 신호로 사용된다.
도 2는 도 1의 출력 파형도이다.
(a)는 노드(2)의 국지 클럭을 나타내고, (b)는 지연회로(30)로부터 출력된 데이터 신호(4)를 나타내며, (c)는 제 1 D 플립플롭(10)으로부터 출려된 데이터 신호(3)를 나타낸다. 그리고, (d)는 제 2 D 플립플롭(20)으로부터 출려된 데이터 신호(5)를 나타내며, (e)와 (f)는 노드(6)와 노드(7)의 펌프업 및 펌프다운 신호를 각각 나타낸다.
(a)의 국지 클럭의 상승 천이가 지연된 데이터 신호의 상승 천이보다 앞서는 경우에는 (e)와 같이 펌프업의 신호 폭이 펌프다운의 신호 폭보다 크고, 지연된 데이터 신호의 상승 천이가 국지 클럭의 상승 천이보다 앞서는 경우에는 (f)와 같이 펌프다운의 신호 폭이 펌프업의 신호 폭보다 상대적으로 크다. 그리고, 국지 클럭의 하강 에지와 지연된 데이터 신호의 상승 에지가 일치할 때, 펌프업과 펌프다운의 신호 폭이 국지 클럭의 반주기(T/2)로서 동일함을 나타낸다. 수신된 데이터 신호(3)는 국지 클럭에 의하여 복구된다.
상기와 같이 종래의 위상 검출기 및 검출방법은 수신된 데이터 신호와 국지 클럭의 위상 동기 에러를 제거하기 위해, D 플립플롭의 전달 지연 시간과 동일한 값을 갖는 시간 지연회로를 필요로 하는데, 공정 환경에 따라 그 특성이 변할 수 있다. 이것은 디지털 데이터 통신의 전송 속도가 증가함에 따라 위상 검출기의 신뢰도를 저하시키는 요인이 된다.
상기 문제점을 해결하기 위해 본 발명은, 수신된 데이터의 위상을 보정하지 않고 위상 동기 에러를 최소화하는 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법을 제공하여, 소자의 공정 변화에 무감하게 신호들간의 위상차에 일치하는 위상 정보를 제공하는데 그 목적이 있다.
도 1은 종래의 위상 검출기 회로도,
도 2는 도 1의 출력 파형도,
도 3은 본 발명에 따른 위상 검출기 회로도,
도 4는 도 3의 출력 파형도.
〈도면의 주요 부분에 대한 부호의 설명〉
10,231 : 제 1 D 플립플롭 20,233 : 제 2 D 플립플롭
30 : 지연회로 40,212 : 제 1 XOR 게이트
50,241 : 제 2 XOR 게이트 210 : 천이 검출부
211 : 제 1 지연장치 220 : 제 2 지연장치
230 : 위상 정보 검출부 232 : 제 3 지연장치
234 : 제 3 D 플립플롭 240 : 결정부
242 : 제 3 XOR 게이트
본 발명은 디지털 데이터를 동기 전송하는 시스템의 수신 장치에서 수신된 데이터 신호와 국지 클럭간의 위상차를 검출하기 위한 위상 비교 검출기 및 검출방법에 관한 것으로서, 특히, 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 3은 본 발명에 의한 위상 검출기 회로도로서, 노드(101)로 입력되는 데이터 신호의 천이를 검출하고 천이 신호를 출력하는 천이 검출부(210)와, 시간 지연값(ΔT)으로 입력되는 국지 클럭을 지연시켜 데이터 천이 및 리셋 신호의 신호 폭과 지연된 국지 클럭을 제공하는 제 2 시간 지연장치(220)와, 데이터 천이 신호와 지연된 국지 클럭 신호를 클럭으로 하고 논리값 "1"을 데이터로 하여 2개의 위상 정보 신호를 출력하는 위상 정보 검출부(230)와, 상기 위상 정보 검출부(230)로부터 출력되는 2개의 위상 정보 신호로부터 데이터 신호와 국지 클럭 신호간의 위상차를 나타내는 펌프업 신호와 기준 신호인 펌프다운 신호를 출력하는 결정부(240)로 구성된다.
그리고, 상기 천이 검출부(210)는 노드(101)로 입력되는 데이터 신호를 ΔT만큼 시간 지연시켜 출력하는 제 1 시간 지연장치(211)와, 상기 제 1 시간 지연장치(211)로부터 출력된 데이터 신호와 노드(101)로 입력된 데이터 신호를 배타적 논리합 하여 출력하는 제 1 XOR 게이트(212)로 구성되고, 상기 위상 정보 검출부(230)는 클럭 단자(CK)가 상기 천이 검출부(210)의 제 1 XOR 게이트(212)의 출력단에 연결되고, 노드(106)의 고정된 "1"신호를 입력단자(D)로 입력하여, 상기 제 1 XOR 게이트(212)의 출력 신호가 천이를 발생할 때, 논리값 "0"을 출력하는 제 1 D 플립플롭(231)과, 상기 제 1 D 플립플롭(231)의 출력 신호를 입력하여 ΔT만큼 시간을 지연시킨 후, 위상 정보 검출부(230)를 구성하는 각 D 플립플롭의 리셋 단자로 출력하는 제 3 지연장치(232)와, 상기 제 2 시간 지연장치(220)로부터 지연된 클럭 신호를 클럭 단자(CK)로 입력하고, 노드(106)의 고정된 "1"신호를 입력단자(D)로 입력하여, 상기 지연된 클럭의 천이가 발생할 때, 논리값 "1"을 출력하고, 리셋 단자(R)에 논리값 "0"이 입력될 때, 논리값 "1"을 출력하는 제 2 D 플립플롭(233)과, 상기 제 2 시간 지연장치(220)로부터 지연된 클럭 신호를 클럭 단자(CK)로 입력하고, 노드(106)의 고정된 "1"신호를 입력단자(D)로 입력하여, 상기 지연된 클럭의 천이가 발생할 때, 논리값 "1"을 출력하고, 리셋 단자(R)에 논리값 "0"이 입력될 때, 논리값 "1"을 출력하는 제 3 D 플립플롭(234)으로 구성되며, 상기 결정부(240)는 상기 위상 정보 검출부(230)의 제 2 D 플립플롭(233)의 출력 신호와 노드(111)의 고정된 "1"신호를 입력하고, 배타적 논리합 하여 데이터 신호와 국지 클럭의 위상 차에 따라 가변하는 위상 검출기의 펌프업 신호를 출력하는 제 1 XOR 게이트(241)와, 상기 위상 정보 검출부(230)의 제 2 D 플립플롭(233)과 제 3 D 플립플롭(234)의 출력 신호를 입력하고, 배타적 논리합 하여 위상 검출기의 기준 신호가 되는 펌프다운 신호를 출력하는 제 2 XOR 게이트(242)로 구성된다.
상기와 같이 구성된 위상 검출기의 동작을 살펴보면 다음과 같다.
전송 장치로부터 전송된 데이터 신호는 노드(101)로 입력되고, 국지 클럭은 노드(102)로 입력된다. 천이 검출부(210)는 노드(101)에 수신된 데이터 신호를 제 1 지연장치(211)와 제 1 XOR 게이트(212)를 사용하여 신호 폭이 일정하게 ΔT 가 되는 데이터 천이 신호를 노드(105)에 발생시키고, 상기 천이 검출부(210)로부터 출력된 천이 신호를 위상 정보 검출부(230)의 제 1 D 플립플롭(231)이 클럭 신호로 입력하고 노드(107)로 출력시키며, 제 3 지연장치(232)는 상기 제 1 D 플립플롭(231)으로부터 출력된 노드(107)의 신호를 신호 폭이 일정하게 ΔT가 되는 리셋 신호를 노드(108)에 발생시켜 수신된 데이터 신호의 천이 정보를 리셋 신호에 전달한다. 따라서, 노드(101)의 수신된 데이터 신호는 국지 클럭 신호와 직접적으로 위상 비교가 되지 않고 천이 정보를 리셋 신호에 전달하는 것으로써 그 작용이 종료된다.
한편, 일정한 리셋 신호 폭을 제공하기 위하여 사용된 제 2 지연장치(220)가 노드(102)의 국지 클럭을 ΔT시간 지연시켜 노드(104)로 출력하고, 위상 정보 검출부(230)의 제 2 D 플립플롭(233)과 제 3 D 플립플롭(234)은 상기 노드(104)의 신호를 클럭 신호로 입력한다. 이렇게 하므로써, 노드(101)의 데이터 신호와 노드(102)의 국지 클럭 신호의 위상 정보가 변화되지 않고 두 신호의 천이로부터 위상차에 대한 정보를 제공하는 제 2 D 플립플롭(233)과 제 3 D 플립플롭(234)에 전달된다. 그리고, 노드(107)의 논리값이 "1"에서 "0"으로 천이 된 후, 제 3 지연장치(232)에 의하여 ΔT 시간이 경과되었을 때, 노드(104)의 ΔT 지연된 국지 클럭 신호의 천이 가장자리에서 동작하는 제 2, 제 3 D 플립플롭(233, 234)과 노드(105)의 데이터 천이 신호의 가장자리에서 동작하는 제 1 D 플립플롭(231)은 동시에 리셋된다.
제 2 D 플립플롭(233)은 노드(104)의 국지 클럭이 천이가 발생할 때, 또는 상기 제 3 지연장치(232)로부터 리셋 단자(R)에 논리값 "0"이 입력될 때, 논리값 "1"을 노드(109)로 출력하여, 결과적으로 천이 검출부(210)의 제 1 XOR 게이트(212)로부터 출력된 데이터 천이 신호와 상기 제 2 지연장치(220)로부터 출력된 지연된 클럭 신호에 상승 천이가 발생할 때, 두 신호간의 위상차에 상응하는 폭을 갖는 신호를 노드(109)로 출력하며, 제 3 D 플립플롭(234)은 노드(104)의 국지 클럭이 천이가 발생할 때, 또는 상기 제 3 지연장치(232)로부터 리셋 단자(R)에 논리값 "0"이 입력될 때, 논리값 "1"을 노드(109)로 출력하여, 결과적으로 천이 검출부(210)의 제 1 XOR 게이트(212)로부터 출력된 데이터 천이 신호에 상승 천이가 발생하고, 상기 제 2 지연장치(220)로부터 출력된 지연된 클럭 신호에 하강 천이가 발생할 때, 두 신호간의 위상차에 상응하는 폭을 갖는 신호를 노드(109)로 출력한다. 이와 같은 방법으로 수신된 데이터 신호와 국지 클럭간의 위상차에 대한 정보가 두 신호의 천이로부터 정확하게 추출된다. 그리고, 결정부(240)의 제 2 XOR 게이트(241)는 상기 제 2 D 플립플롭(233)의 출력 신호와 노드(111)에서 고정적으로 입력되는 논리값 "1"을 입력하여 배타적 논리합에 의해 두 신호에 대한 위상 정보를 가지고 있는 노드(109, 110)의 신호로부터 두 신호의 위상차에 따라 가변하는 펌프업 신호(UP)를 출력하고, 제 3 XOR 게이트(242)는 상기 제 2, 제 3 D 플립플롭(233, 234)의 출력 신호를 입력하고 배타적 논리합에 의해 신호 폭이 국지 클럭의 반주기가 되는 펌프다운 신호(DP)를 출력한다.
도 4는 도 3의 출력 파형도로서, (a)는 국지 클럭, (b)는 수신된 데이터 신호, (c)는 제 1 XOR 게이트(212)로부터 출력된 데이터 천이 신호(105), (d), (e)는 데이터 천이 신호(105)와 지연된 클럭 신호(104)에 상승 천이가 발생할 때, 제 2 D 플립플롭(232)의 출력 신호에서 두 신호간의 위상차에 상응하는 폭을 갖는 신호를 상대적으로 각각 나타낸다. 여기서, 상기 파형 (d)는 ΔT만큼 지연된 국지 클럭(104)의 상승 천이에서 논리값 "1"이 되고, 데이터 천이 신호(105)의 상승 천이에서 논리값 "0"이 된다. 그리고, 상기 파형 (e)는 ΔT만큼 지연된 국지 클럭(104)의 하강 천이에서 논리값 "1"이 되고, 데이터 천이 신호(105)의 하강 천이에서 논리값 "0"이 된다. (f)는 국지 클럭(104)과 데이터 천이 신호(105)의 위상차에 따라 신호 폭이 변하는 펌프업(UP) 신호, (g)는 신호 폭이 국지 클럭(104)의 반주기로 일정한 펌프다운(DP) 신호를 각각 나타낸다.
(a)의 국지 클럭 신호 상승 천이가 (b)의 수신된 데이터 신호의 천이보다 빠른 경우에는 펌프다운(DP)신호 보다 펌프업(UP)신호의 폭이 상대적으로 크며 따라서, 제어 전압의 크기는 증가한다. 반대로, (a)의 국지 클럭 신호의 상승 천이가 (b)의 수신된 데이터 신호의 천이보다 늦은 경우에는 펌프다운(DP)신호 보다 펌프업(UP)신호의 폭이 상대적으로 작으며 따라서, 제어 전압의 크기는 감소한다. 또한, 국지 클럭과 수신된 데이터의 신호가 동기될 때, 펌프다운(DP)과 펌프업(UP) 신호의 폭이 동일하게 T/2로서 제어 전압은 일정하게 되며, 위상 동기 에러가 최소화되면서 데이터 신호의 천이 가장자리가 국지 클럭 신호의 하강 천이 가장자리에 일치한다.
그리고, 위상 검출기의 출력인 기준 신호와 위상차에 대응하는 폭을 갖는 가변 신호를 발생하여 출력시키는 방법은 다음과 같다.
먼저, 수신된 데이터 신호로부터 천이가 검출되어 첫번째 신호가 발생된다. 검출된 첫번째 펄스의 천이 점을 기준하여 국지 클럭의 상승 천이 점에 대응하는 폭을 갖는 두번째 신호와 국지 클럭의 하강 천이 점에 대응하는 폭을 갖는 세번째 신호가 발생된다. 수신된 데이터 신호와 국지 클럭 간의 위상차를 나타내는 두번째 신호와 세번째 신호를 중첩시키므로써 네번째 신호가 출력된다. 위상 검출기의 출력이 되는 가변 신호와 기준 신호는 상대적으로 각각 두번째 신호와 네번째 신호이다. 이와 같은 방법에 의하여 수신된 데이터 신호와 국지 클럭의 위상이 동기되었을 때, 기준 신호와 가변 신호의 폭이 각각 국지 클럭의 반주기가 됨으로써 위상 동기 에러가 "0"이 된다. 또한, 가변 신호와 기준 신호를 reset 기능을 갖는 플립플롭에 의하여 발생시키고, 수신된 데이터 신호의 위상 보정을 위한 시간 지연장치의 필요성을 제거하므로써 공정 변화에 따른 위상 검출기의 불안정을 해소할 수 있다.
본 발명은 입력되는 데이터 신호의 천이를 검출하고 천이 신호를 출력하는 천이 검출부와, 시간 지연값(ΔT)으로 입력되는 국지 클럭을 지연시켜 데이터 천이 및 리셋 신호의 신호 폭과 지연된 국지 클럭을 제공하는 제 2 시간 지연장치와, 데이터 천이 신호와 지연된 국지 클럭 신호를 클럭으로 하고 논리값 "1"을 데이터로 하여 2개의 위상 정보 신호를 출력하는 위상 정보 검출부와, 상기 위상 정보 검출부로부터 출력되는 2개의 위상 정보 신호로부터 데이터 신호와 국지 클럭 신호간의 위상차를 나타내는 펌프업 신호와 기준 신호인 펌프다운 신호를 출력하는 결정부로 구성되어, 수신된 데이터 신호로부터 천이 가장자리를 검출하여 신호 폭이 ΔT 가 되는 데이터 천이 신호를 발생시키고, 데이터 천이 신호의 천이 가장자리에서 신호 폭이 ΔT 가 되는 리셋 신호를 발생시켜 수신된 데이터 신호의 천이 정보를 리셋 신호에 전달하며, 입력되는 국지 클럭으로부터 ΔT 시간 지연된 국지 클럭을 발생시킨 후, 리셋 신호의 하강 천이 가장자리에서 논리값이 "0"을 출력시키고, ΔT 시간 지연된 국지 클럭 신호의 하강 및 상승 천이 가장자리에서 논리값 "1"을 출력시켜 데이터 신호와 국지 클럭간의 위상차가 신호 폭이 되는 2개의 위상 정보 신호를 발생시키며, 첫번째 위상 정보 신호와 논리값이 "1"이 되는 신호를 배타적 논리합하므로써, 데이터 신호의 천이와 국지 클럭의 상승 천이간의 위상차에 따라 가변하는 신호 폭을 갖는 펌프업 신호를 출력하고, 첫번째 및 두번째 위상 정보 신호를 배타적 논리합하므로써, 신호 폭이 국지 클럭 주기의 반으로 고정되는 펌프다운 신호를 출력하는 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법을 제공하여, 클럭 또는 데이터 복구를 위한 전하 펌프 위상 동기 루프 시스템에서 수신된 데이터 신호와 국지 클럭 신호의 위상을 직접적으로 비교하지 않고 데이터 천이 신호와 지연된 국지 클럭으로부터 리셋 기능을 갖는 D 플립플롭을 이용하여 간접적으로 위상 비교하므로서 위상 동기 에러를 최소화한다. 또한 데이터 신호 노드에 위상 보정을 위한 시간 지연장치를 제거하므로써 공정 변화에 따른 위상 검출기의 변화를 최소화한다. 따라서, 복구된 데이터 신호와 국지 클럭간의 타이밍 이득을 극대화할 수 있으며, 고속 디지털 데이터 전송 시스템에 있어서 데이터 신호를 효과적으로 처리할 수 있다.

Claims (6)

  1. 디지털 데이터를 동기 전송하는 시스템의 수신 장치에서 수신된 데이터 신호와 국지 클럭간의 위상차를 검출하기 위한 위상 비교 검출기에 있어서,
    입력되는 데이터 신호의 천이를 검출하고 천이 신호를 출력하는 천이 검출부(210)와;
    입력되는 국지 클럭을 지연시켜 데이터 천이 및 리셋 신호의 신호 폭과 지연된 국지 클럭을 제공하는 제 2 시간 지연장치(220)와;
    데이터 천이 신호와 지연된 국지 클럭 신호를 클럭으로 하고 논리값 "1"을 데이터로 하여 2개의 위상 정보 신호를 출력하는 위상 정보 검출부(230)와;
    상기 위상 정보 검출부(230)로부터 출력되는 2개의 위상 정보 신호로부터 데이터 신호와 국지 클럭 신호간의 위상차를 나타내는 펌프업 신호와 기준 신호인 펌프다운 신호를 출력하는 결정부(240)로 구성된 것을 특징으로 하는 신호 천이 방식에 의한 위상 비교 검출기.
  2. 제 1 항에 있어서,
    상기 천이 검출부(210)는, 입력되는 데이터 신호를 ΔT만큼 시간 지연시켜 출력하는 제 1 시간 지연장치(211)와;
    상기 제 1 시간 지연장치(211)로부터 출력된 데이터 신호와 노드(101)로 입력된 데이터 신호를 배타적 논리합 하여 출력하는 제 1 XOR 게이트(212)로 구성된 것을 특징으로 하는 신호 천이 방식에 의한 위상 비교 검출기.
  3. 제 1 항에 있어서,
    상기 위상 정보 검출부(230)는, 클럭 단자(CK)가 상기 천이 검출부(210)의 제 1 XOR 게이트(212)의 출력단에 연결되고, 노드(106)의 고정된 "1"신호를 입력단자(D)로 입력하여, 상기 제 1 XOR 게이트(212)의 출력 신호가 천이를 발생할 때, 논리값 "0"을 출력하는 제 1 D 플립플롭(231)과;
    상기 제 1 D 플립플롭(231)의 출력 신호를 입력하여 ΔT만큼 시간을 지연시킨 후, 위상 정보 검출부(230)를 구성하는 각 D 플립플롭의 리셋 단자로 출력하는 제 3 지연장치(232)와;
    상기 제 2 시간 지연장치(220)로부터 지연된 클럭 신호를 클럭 단자(CK)로 입력하고, 노드(106)의 고정된 "1"신호를 입력단자(D)로 입력하여, 상기 지연된 클럭의 천이가 발생할 때, 논리값 "1"을 출력하고, 리셋 단자(R)에 논리값 "0"이 입력될 때, 논리값 "1"을 출력하는 제 2 D 플립플롭(233)과;
    상기 제 2 시간 지연장치(220)로부터 지연된 클럭 신호를 클럭 단자(CK)로 입력하고, 노드(106)의 고정된 "1"신호를 입력단자(D)로 입력하여, 상기 지연된 클럭의 천이가 발생할 때, 논리값 "1"을 출력하고, 리셋 단자(R)에 논리값 "0"이 입력될 때, 논리값 "1"을 출력하는 제 3 D 플립플롭(234)으로 구성된 것을 특징으로 하는 신호 천이 방식에 의한 위상 비교 검출기.
  4. 제 1 항에 있어서,
    상기 결정부(240)는, 상기 위상 정보 검출부(230)의 제 2 D 플립플롭(233)의 출력 신호와 노드(111)의 고정된 "1"신호를 입력하고, 배타적 논리합 하여 데이터 신호와 국지 클럭의 위상 차에 따라 가변하는 위상 검출기의 펌프업 신호를 출력하는 제 1 XOR 게이트(241)와;
    상기 위상 정보 검출부(230)의 제 2 D 플립플롭(233)과 제 3 D 플립플롭(234)의 출력 신호를 입력하고, 배타적 논리합 하여 위상 검출기의 기준 신호가 되는 펌프다운 신호를 출력하는 제 2 XOR 게이트(242)로 구성된 것을 특징으로 하는 신호 천이 방식에 의한 위상 비교 검출기.
  5. 디지털 데이터를 동기 전송하는 시스템의 수신 장치에서 수신된 데이터 신호와 국지 클럭간의 위상차를 검출하기 위한 위상 비교 검출방법에 있어서,
    수신된 데이터 신호로부터 천이 가장자리를 검출하여 신호 폭이 ΔT 가 되는 데이터 천이 신호를 발생시키는 제 1 단계와;
    데이터 천이 신호의 천이 가장자리에서 신호 폭이 ΔT 가 되는 리셋 신호를 발생시켜 수신된 데이터 신호의 천이 정보를 리셋 신호에 전달하는 제 2 단계와;
    입력되는 국지 클럭으로부터 ΔT 시간 지연된 국지 클럭을 발생시키는 제 3 단계와;
    상기 제 2 단계 리셋 신호의 하강 천이 가장자리에서 논리값이 "0"이 되고, 상기 제 3 단계의 ΔT 시간 지연된 국지 클럭 신호의 하강 및 상승 천이 가장자리에서 논리값 "1"이 되어, 데이터 신호와 국지 클럭간의 위상차가 신호 폭이 되는 2개의 위상 정보 신호를 발생시키는 제 4 단계와;
    상기 제 4 단계의 첫번째 위상 정보 신호와 논리값이 "1" 이 되는 신호를 배타적 논리합 하여, 데이터 신호의 천이와 국지 클럭의 상승 천이간의 위상차에 따라 가변하는 신호 폭을 갖는 펌프업 신호를 출력하는 제 5 단계와;
    상기 제 4 단계의 첫번째 및 두번째 위상 정보 신호를 배타적 논리합 하여, 신호 폭이 국지 클럭 주기의 반으로 고정되는 펌프다운 신호를 출력하는 제 6 단계를 포함하는 것을 특징으로 하는 신호 천이 방식에 의한 위상 비교 검출방법.
  6. 제 5 항에 있어서,
    상기 제 4 단계는, 리셋 신호의 하강 천이 가장자리에서 2 개의 위상 정보 신호의 논리값이 동시에 "0"이 되는 제 1 부단계와;
    지연된 국지 클럭의 상승 천이에서 신호의 논리값이 "1"이 되어, 데이터 신호의 천이와 국지 클럭의 상승 천이간의 위상차가 신호 폭이 되는 첫번째 위상 정보 신호가 출력되는 제 2 부단계와;
    지연된 국지 클럭의 하강 천이에서 신호의 논리값이 "1"이 되어, 데이터 신호의 천이와 국지 클럭의 하강 천이간의 위상차가 신호 폭이 되는 두번째 위상 정보 신호가 출력되는 제 3 부단계를 포함하는 것을 특징으로 하는 신호 천이 방식에 의한 위상 비교 검출방법.
KR1019970071638A 1997-12-22 1997-12-22 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 KR100261287B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071638A KR100261287B1 (ko) 1997-12-22 1997-12-22 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071638A KR100261287B1 (ko) 1997-12-22 1997-12-22 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법

Publications (2)

Publication Number Publication Date
KR19990052189A true KR19990052189A (ko) 1999-07-05
KR100261287B1 KR100261287B1 (ko) 2000-07-01

Family

ID=19528092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071638A KR100261287B1 (ko) 1997-12-22 1997-12-22 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법

Country Status (1)

Country Link
KR (1) KR100261287B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011239A (ko) * 2001-07-23 2003-02-07 미쓰비시덴키 가부시키가이샤 위상차 검출 회로
KR20030086107A (ko) * 2002-05-03 2003-11-07 학교법인 인하학원 고속 클럭 복원회로용 위상검출기
KR100521759B1 (ko) * 2003-03-27 2005-10-17 학교법인 인하학원 모서리 감지 종료 회로 및 이를 이용한 고속의 비동기파이프라인 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301698B1 (ko) 2006-08-24 2013-08-30 고려대학교 산학협력단 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011239A (ko) * 2001-07-23 2003-02-07 미쓰비시덴키 가부시키가이샤 위상차 검출 회로
KR20030086107A (ko) * 2002-05-03 2003-11-07 학교법인 인하학원 고속 클럭 복원회로용 위상검출기
KR100521759B1 (ko) * 2003-03-27 2005-10-17 학교법인 인하학원 모서리 감지 종료 회로 및 이를 이용한 고속의 비동기파이프라인 회로

Also Published As

Publication number Publication date
KR100261287B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
EP0709966B1 (en) Phase detector with ternary output
US4380815A (en) Simplified NRZ data phase detector with expanded measuring interval
US6628112B2 (en) System and method for detecting phase offset in a phase-locked loop
US5799048A (en) Phase detector for clock synchronization and recovery
US4371974A (en) NRZ Data phase detector
US5566204A (en) Fast acquisition clock recovery system
JP4064630B2 (ja) スキューの影響を受けない低電圧差動受信器
US7366271B2 (en) Clock and data recovery device coping with variable data rates
US7170964B2 (en) Transition insensitive timing recovery method and apparatus
JP5553999B2 (ja) デジタル位相ロックループを実施するためのシステム及び方法
EP0168943B1 (en) Signal timing circuits
US5640523A (en) Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery
US7916822B2 (en) Method and apparatus for reducing latency in a clock and data recovery (CDR) circuit
US6577694B1 (en) Binary self-correcting phase detector for clock and data recovery
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
JP3346445B2 (ja) 識別・タイミング抽出回路
US4964117A (en) Timing synchronizing circuit for baseband data signals
JP3109587B2 (ja) オーバーサンプリング型クロックリカバリ回路
KR100261287B1 (ko) 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
EP1006660B1 (en) Clock reproduction and identification apparatus
CN114826539B (zh) 无参考时钟的时钟数据恢复装置及其方法
KR100479309B1 (ko) 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기
JP3039526B2 (ja) Ｐｌｌ回路
US7421053B1 (en) Fast clock acquisition enable method using phase stir injection to PLL for burst mode optical receivers
JP2584352B2 (ja) インターフェイス回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030408

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee