KR19990050855A - 높은 신뢰성을 갖는 고전력 패키지 - Google Patents

Abstract

히트싱크의 이면으로부터 가장자리를 따라 단차를 형성하고, 열경화성 폴리이미드 테이프를 이용하여 인너리드를 두 군데에서 고정하며, 히트싱크의 측면에 별도의 스웨이지를 형성하지 않고 히트싱크의 표면 소정영역에 복수개의 딤플들을 형성하므로서 EMC와의 결합력을 증가시키고, 히트싱크의 크기를 최대로 할 수 있으며, 인너리드와 히트싱크 간의 접촉에 의한 쇼트를 최대한 방지할 수 있다.

Description

높은 신뢰성을 갖는 고전력 패키지

본 발명은 고전력 패키지에 관한 것으로, 보다 상세하게는 고전력 패키지의 열특성을 향상시키고 인너리드와 히트싱크간의 쇼트를 방지하며 에폭시 몰딩수지(이하 'EMC'라 함)와 히트싱크간의 결합력을 향상시켜 높은 신뢰성을 갖는 고전력 패키지에 관한 것이다.

최근에 들어 반도체칩의 소형화, 고기능화, 고속화 경향에 따라 반도체칩의 소비전력이 높아지고 있다. 이는 자연적으로 반도체칩 패키지의 내부에서 발생되는 열의 증가를 가져왔다. 이렇게 발생된 열을 효과적으로 방열하기 위해 반도체칩 패키지에 히트싱크를 설치하는 방안이 널리 이용되어 왔다. 즉, 히트싱크를 부착하지 않은 구조에서는 열저항값(θ_ja)이 35℃/W 정도이며, 히트싱크가 부착된 경우에는 열저항값(θ_ja)이 17℃/W 정도로서 열특성이 향상되기 때문이다. 그렇지만, 반도체칩의 소비전력이 더욱 증가함에 따라 반도체칩 패키지를 구성하는 각 부분, 특히 히트싱크의 재료와 구조에 따른 방열 문제가 신뢰성 확보의 측면에서 크게 대두되기 시작하였다.

또한 반도체칩과 히트싱크간의 크랙이 반도체칩 패키지의 신뢰성에 치명적인 문제로 대두되었다.

도 1은 히트싱크를 갖는 종래의 고전력 패키지의 단면도이다.

도시된 바와 같이, 반도체칩(1)은 에폭시 접착제(3)를 개재하여 히트싱크(7) 중앙 상부에 고정되고 리드(2)는 접착테이프(6)로 히트싱크(7) 가장자리 상부에 고정되며, 칩(1)상의 본딩패드(4)와 리드(2)는 와이어(5)에 의해 연결되어 있다.

또한 히트싱크(7)는 이면이 외부에 노출되어 있고 측면 상에는 스웨이징부(8)가 각각 형성되어 있다.

또한 전체적으로 EMC(9)에 의해 밀봉되어 패키지를 형성하게 된다.

이와 같은 구조에서 반도체칩(1)이 소정의 동작을 하게 되면 열이 발생하고, 이 열은 히트싱크(7)로 전달되어 외부로 방출된다. 또한 히트싱크(7)의 측면 상에 형성된 스웨이징부(8)는 넓은 접촉면에 걸쳐 EMC(9)와 결합되어 결합력이 강화시키고 있다.

그러나 종래에 있어서 히트싱크의 측면 상에 형성된 스웨이징부는 EMC와의 결합력을 강화시키는 반면, 외부와 접촉하는 히트싱크의 면적을 감소시켜 열의 방출효율을 감소시키므로서 히트싱크의 열특성이 저하된다는 문제점이 있다.

또한, EMC와 히트싱크간의 계면에서의 결합력이 약하여 크랙이 발생하고, 이것이 진행되어 반도체칩과 히트싱크간의 계면에 크랙이 형성된다는 문제점이 있다.

따라서 본 발명은 히트싱크의 크기를 최대화하여 열방출능력을 향상시키며, 이와 동시에 몰딩 컴파운드와의 결합력을 증대시킬 수 있는 고전력 패키지를 제공하는데 목적이 있다.

본 발명의 다른 목적은 인너리드와 히트싱크간의 접촉을 방지하여 전기적인 쇼트를 제거한 고전력 패키지를 제공하는데 있다.

도 1은 종래의 일 예에 따른 고전력 패키지 구조의 단면도이고,

도 2는 본 발명의 일실시예에 따른 고전력 패키지 구조의 단면도이고,

도 3은 도 2의 평면도이고,

도 2는 본 발명의 다른 실시예에 따른 고전력 패키지 구조의 단면도이다.

본 발명에 따르면, 히트싱크의 이면의 가장자리를 따라 단차가 형성되고 표면상의 소정영역에 다수개의 딤플들이 형성되고, 히트싱크 표면 중앙부에 도전성 접착제 또는 은 에폭시 접착제를 개재하여 반도체칩이 부착되며, 반도체칩 상의 본딩패드와 인너리드는 와이어에 의해 전기적으로 연결되어 히트싱크, 반도체칩 및 인너리드는 몰딩 컴파운드에 의해 밀봉된다. 또한 인너리드는 열경화성 폴리이미드 테이프에 의해 인너리드의 단부 및 인너리드와 히트싱크 간의 접촉이 시작되는 부분 두 군데에서 히트싱크 상에 고정된다.

바람직하게, 폴리이미드 테이프는 내측 폴리이미드 테이프와 외측 폴리이미드 테이프로 분리되어 각각 단부 및 접촉이 시작되는 부분에 대응하며, 내측 폴리이미드 테이프는 전체적으로 연결되어 반도체칩이 부착되는 부분에 공간이 형성되도록 8각형의 띠형상을 이루고, 외측 폴리이미드 테이프는 전체적으로 연결되어 직사각형의 띠형상을 이룬다. 일실시예로 폴리이미드 테이프의 두께는 65㎛이다.

또한 바람직하게, 딤플들은 내측 및 외측 폴리이미드 테이프 사이와 내측 폴리이미드 테이프 및 반도체칩 사이에 각각 형성되는데, 에칭 또는 스탬핑에 의해 형성되며, 딤플들의 직경은 50∼500㎛이다.

다른 실시예로 반도체칩이 부착되는 히트싱크의 표면상에 반도체칩을 수용하는 리세스가 형성된다.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

종래와 동일한 구성요소에 대해서는 가능한 동일한 부호를 사용하며 전체에 걸쳐 구성요소의 명칭에 대해서는 일관되게 사용한다.

도 2는 본 발명의 일실시예에 따른 고전력 패키지를 도시한 단면도이고, 도 3은 도 2의 평면도이다.

도시된 바와 같이, 히트싱크(7)는 직육면체 형상으로 이면으로부터 가장자리를 따라 단차(7a)가 형성된다. 바람직하게 단차의 깊이는 0.1∼2mm이다. 이때, 단차(7a)에 의해 EMC(9)가 히트싱크(7)를 로킹(locking)시켜 접착력을 향상시키는 동시에 히트싱크(7)의 상부의 크기를 그대로 유지시킨다. 이 실시예에 따르면 히트싱크(7)의 이면은 외부로 노출되도록 설계되지만, 외부로 설계되지 않도록 하여도 무방하다.

또한 히트싱크(7)는 열전도도가 높은 OFC(Oxide-free Copper), Olin 151 등의 구리재질을 사용하며, 노출면에는 니켈 등을 도금하거나 히트싱크 전면에 블랙 옥사이드 처리를 할 수 있다. 히트싱크(7)의 두께는 일례로 바람직하게 0.635mm일 수 있다.

히트싱크(7)의 표면영역은 크게 두 개의 영역으로 나누어진다. 첫 번째 영역은 칩 지지영역으로 직사각형 표면의 중앙에 위치한다. 칩 지지영역 상에는 은 에폭시(3)를 개재하여 반도체칩(1)이 부착된다. 도 4를 참조하면, 본 발명의 다른 실시예에 따라 칩 지지영역 상에 리세스(12)가 형성되고 반도체칩(1)은 리세스(12)내에 은 에폭시(3)를 개재하여 부착된다. 이에 따라 수지봉지 후, 반도체칩(1)은 패키지의 중간에 위치하게 된다.

두 번째 영역은 리드 지지영역으로 직사각형 표면의 가장자리를 따라 칩 지지영역을 에워싸듯이 형성된다. 리드 지지영역 상에는 다수의 리드들(2)이 칩 지지영역 상의 반도체칩(1)에 대해 소정 간격 이격되어 방사상으로 배열된다.

각 리드들(2)의 인너리드(2a)는 열경화성 폴리이미드 테이프(10)를 통하여 히트싱크(7) 상에 두 군데에서 고정된다. 폴리이미드 테이프(10)의 두께는 일례로 바람직하게 65㎛ 정도일 수 있다.

도 3을 참조하면, 폴리이미드 테이프(10)는 인너리드(2a)에 대해 내측 폴리이미드 테이프(10b)와 외측 폴리이미드 테이프(10a)로 분리되어 부착된다.

이 실시예에 따르면, 내측 폴리이미드 테이프(10b)는 좌우측 인너리드(2a)에 대해서는 그 단부에 대응하고, 상하측 인너리드(2a)에 대해서는 히트싱크(7) 상에 접촉하는 전체 부분에 대응하여 위치하며, 전체적으로 연결되어 칩 지지영역에 대응하는 부분이 비어 있도록 8각형상의 띠모양을 이룬다. 또한 외측 폴리이미드 테이프(10a)는 인너리드(2a)와 히트싱크(7)간의 접촉이 시작되는 부분에 위치하며, 좌우측에 대향하여 분리 배열된다.

다른 실시예로 외측 폴리이미드 테이프를 도 3의 10c와 같이 전체적으로 연결된 직사각형상의 띠모양을 이루도록 할 수도 있다. 이 경우에는 내외측 폴리이미드 테이프가 겹치지 않도록 해야 한다.

한편, 죄우측 방향으로 내외측 폴리이미드 테이프 사이와 내측 폴리이미드 테이프(10b)와 반도체칩(1) 사이에 히트싱크(7) 상에 각각 복수개의 딤플들(8a, 8b)이 형성된다. 딤플들(8)은 에칭(etching) 또는 스탬핑(stamping)에 의해 형성되며, 바람직하게 50㎛∼500㎛ 의 직경을 갖는다.

이와 같은 구조에서 반도체칩(1) 표면에 형성된 본딩패드(미도시)와 인너리드(2a)는 본딩와이어(5)에 의해 전기적으로 연결된 후, 아웃터리드(2b)와 히트싱크(7)의 이면이 노출되도록 전체를 EMC(9)로 몰딩하여 패키지를 완성한다.

이와 같은 구조의 고전력 패키지의 이점을 설명하면 다음과 같다.

먼저, 히트싱크(7)의 이면으로부터 가장자리를 따라 단차(7a)를 형성하기 때문에 표면측의 히트싱크(7)의 크기를 그대로 유지할 수 있어 열특성이 향상되고, 단차(7a)에 의해 EMC(9)와의 결합력을 향상시킬 수 있다.

또한 열경화성 폴리이미드 테이프(10)를 이용하여 인너리드(2a)를 두 군데에서 지지하기 때문에 부착이 확실하며 히트싱크와의 접촉에 의한 쇼트를 방지할 수 있다.

또한 히트싱크(7)의 측면에 별도의 스웨이지를 형성하지 않고 죄우측 방향으로 내외측 폴리이미드 사이와 내측 폴리이미드(10b)와 반도체칩(1) 사이에 히트싱크(7) 상에 각각 복수개의 딤플들(8a, 8b)을 형성하므로서 EMC(9)와의 결합력을 증가시키고, 히트싱크(7)의 크기를 최대로 할 수 있다. 특히 내측 딤플들(8b)은 반도체칩(1)에 근접하여 형성되기 때문에 반도체칩(1)과 히트싱크(7) 간에 발생되는 크랙을 원천적으로 방지할 수 있다.

상기한 바와 같이, 본 발명에 따르면 히트싱크의 이면으로부터 가장자리를 따라 단차를 형성하고, 열경화성 폴리이미드 테이프를 이용하여 인너리드를 두 군데에서 고정하며, 히트싱크의 측면에 별도의 스웨이지를 형성하지 않고 히트싱크의 표면 소정영역에 복수개의 딤플들을 형성하므로서 EMC와의 결합력을 증가시키고, 히트싱크의 크기를 최대로 할 수 있으며, 인너리드와 히트싱크 간의 접촉에 의한 쇼트를 최대한 방지할 수 있다.

Claims (9)

1. 이면의 가장자리를 따라 단차가 형성되고 표면 상의 소정영역에 다수개의 딤플들이 형성된 히트싱크와;

   상기 히트싱크 표면 중앙부에 도전성 접착제를 개재하여 부착되는 반도체칩과;

   상기 반도체칩 상의 본딩패드와 와이어에 의해 전기적으로 연결된 다수개의 인너리드들과;

   상기 히트싱크, 반도체칩 및 인너리드를 밀봉한 몰딩 컴파운드를 포함하며,

   상기 인너리드는 열경화성 폴리이미드 테이프에 의해 상기 인너리드의 단부와 상기 인너리드와 히트싱크 간의 접촉이 시작되는 부분 두 군데에서 상기 히트싱크 상에 고정되는 것을 특징으로 하는 높은 신뢰성을 갖는 고전력 패키지.
2. 제 1 항에 있어서, 상기 폴리이미드 테이프는 내측 폴리이미드 테이프와 외측 폴리이미드 테이프로 분리되어 각각 상기 단부 및 접촉이 시작되는 부분에 대응하며, 상기 내측 폴리이미드 테이프는 전체적으로 연결되어 상기 반도체칩이 부착되는 부분에 공간이 형성되도록 8각형의 띠형상을 이루는 것을 특징으로 하는 높은 신뢰성을 갖는 고전력 패키지.
3. 제 2 항에 있어서, 상기 외측 폴리이미드 테이프는 전체적으로 연결되어 직사각형의 띠형상을 이루는 것을 특징으로 하는 높은 신뢰성을 갖는 고전력 패키지.
4. 제 2 항 또는 제 3 항에 있어서, 상기 폴리이미드 테이프는 양면 접착성이며, 두께는 65㎛인 것을 특징으로 하는 높은 신뢰성을 갖는 고전력 패키지.
5. 제 2 항에 있어서, 상기 딤플들은 상기 내측 및 외측 폴리이미드 테이프 사이와 상기 내측 폴리이미드 테이프 및 반도체칩 사이에 각각 형성되는 것을 특징으로 하는 높은 신뢰성을 갖는 고전력 패키지.
6. 제 5 항에 있어서, 상기 딤플들은 에칭 또는 스탬핑에 의해 형성되는 것을 특징으로 하는 높은 신뢰성을 갖는 고전력 패키지.
7. 제 6 항에 있어서, 상기 딤플들의 직경은 50∼500㎛인 것을 특징으로 하는 높은 신뢰성을 갖는 고전력 패키지.
8. 제 1 항에 있어서, 상기 히트싱크의 이면은 외부로 노출되는 것을 특징으로 하는 높은 신뢰성을 갖는 고전력 패키지.
9. 제 1 항에 있어서, 상기 반도체칩이 부착되는 히트싱크의 표면상에 상기 반도체칩을 수용하는 리세스가 형성되는 것을 특징으로 하는 높은 신뢰성을 갖는 고전력 패키지.