KR100475336B1 - 히트싱크를갖는고전력패키지 - Google Patents

히트싱크를갖는고전력패키지 Download PDF

Info

Publication number
KR100475336B1
KR100475336B1 KR1019970047417A KR19970047417A KR100475336B1 KR 100475336 B1 KR100475336 B1 KR 100475336B1 KR 1019970047417 A KR1019970047417 A KR 1019970047417A KR 19970047417 A KR19970047417 A KR 19970047417A KR 100475336 B1 KR100475336 B1 KR 100475336B1
Authority
KR
South Korea
Prior art keywords
heat sink
high power
power package
support
lead
Prior art date
Application number
KR1019970047417A
Other languages
English (en)
Other versions
KR19990025695A (ko
Inventor
이영민
목승곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970047417A priority Critical patent/KR100475336B1/ko
Publication of KR19990025695A publication Critical patent/KR19990025695A/ko
Application granted granted Critical
Publication of KR100475336B1 publication Critical patent/KR100475336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

고전력 패키지에서 반도체칩을 지지하기 위한 칩 지지부와 인너리드 지지하기 위한 리드 지지부를 히트싱크 상부면에 소정간격으로 일체로 돌출 형성함으로써 인너리드가 히트싱크와 접촉될 가능성이 제거되어 전기적인 쇼트를 방지할 수 있다. 또한 리드 지지부들 사이 및 칩 지지부와 리드 지지부간의 공간부를 이용하여 몰딩 컴파운드와의 결합력을 증가시킴으로써 히트싱크의 크기를 최대로 할 수 있다. 더욱이 공간부의 저면에 딤플을 형성함으로써 몰딩 컴파운드와의 결합력을 더욱 증대시킬 수 있다.

Description

히트싱크를 갖는 고전력 패키지
본 발명은 고전력 패키지에 관한 것으로, 보다 상세하게는 고전력 패키지 내에 실장된 칩으로부터 방출되는 열을 외부로 발산하는 히트싱크에 인너리드와 반도체칩을 접착제를 개재하여 직접 실장하여 패키지의 열특성을 향상시키고 인너리드와 히트싱크간의 쇼트를 방지할 수 있는 히트싱크를 갖는 고전력 패키지에 관한 것이다.
최근에 들어 반도체칩의 소형화, 고기능화, 고속화 경향에 따라 반도체칩의 소비전력이 높아지고 있다. 이는 자연적으로 반도체칩 패키지의 내부에서 발생되는 열의 증가를 가져왔다. 이렇게 발생된 열을 효과적으로 방열하기 위해 반도체칩 패키지에 히트싱크를 설치하는 방안이 널리 이용되어 왔다. 즉, 히트싱크를 부착하지 않은 구조에서는 열저항값(θja)이 35℃/W 정도이며, 히트싱크가 부착된 경우에는 열저항값(θja)이 17℃/W 정도로서 열특성이 향상되기 때문이다. 그렇지만, 반도체칩의 소비전력이 더욱 증가함에 따라 반도체칩 패키지를 구성하는 각 부분, 특히 히트싱크의 재료와 구조에 따른 방열 문제가 신뢰성 확보의 측면에서 크게 대두되기 시작하였다.
도 1은 종래의 일예에 따른 히트싱크를 갖는 고전력 패키지를 나타낸 단면도이다.
도시된 바와 같이, 반도체칩(1)은 에폭시 접착제(3)를 개재하여 히트싱크(7) 중앙 상부에 고정되고 리드(2)는 접착테이프(6)로 히트싱크(7) 가장자리 상부에 고정되며, 반도체칩(1)상의 본딩패드(4)와 리드(2)는 와이어(5)에 의해 연결되어 있다.
또한 히트싱크(7)는 저면이 외부에 노출되어 있고 측면상에는 스웨이징부(8)가 각각 형성되어 있다.
또한 전체적으로 몰딩 컴파운드(9)에 의해 밀봉되어 패키지를 형성하게 된다.
이와 같은 구조에서 반도체칩(1)이 소정의 동작을 하게 되면 열이 발생하고, 이 열은 히트싱크(7)로 전달되어 외부로 방출된다. 또한 히트싱크(7)의 측면상에 형성된 스웨이징부(8)는 넓은 접촉면에 걸쳐 몰딩 컴파운드(9)와 결합되어 결합력을 강화시킨다.
도 2는 종래의 다른 예에 따른 히트싱크를 갖는 고전력 패키지를 나타낸 단면도이다.
이를 참조하면, 반도체칩(1)은 다이패드(11)상에 에폭시 접착제(3)를 개재하여 히트싱크(7) 중앙 상부에 고정되고, 리드(2)는 접착테이프(6)로 히트싱크(7) 가장자리 상부에 고정되며, 칩(1)상의 본딩패드(4)와 리드(2)는 와이어(5)에 의해 연결되어 있다.
히트싱크(7)는 하부면이 외부에 노출되어 있고 히트싱크(7)의 상부면의 가장자리를 따라 상부단차(12)가 형성되고 이 상부단차(12)의 경계 측면상에 스웨이징부(8)가 형성되어 있다. 상부단차(12)의 깊이는 바람직하게 히트싱크(7) 전체 두께의 1/3정도이다. 또한 하부면 가장자리를 따라 하부단차(13)가 형성되어 있으며 단차(12)의 깊이는 일례로 0.1 ∼ 2㎜이다.
상부단차(12)의 저면상에는 소정형상의 그루우브(10)가 형성되는데 그루우브(10)의 형상은 일예로 도브테일(dovetail) 형상을 갖는다.
이와 같이 스웨이징부(8)를 상부단차(12)의 경계 측면상에 형성함으로써 스웨이징부(8)에 의해 히트싱크(7) 자체의 넓이가 제한되는 것을 제거할 수 있어 외부에 노출되는 저면의 크기를 더 크게 할 수 있고 이에 따라 히트싱크로부터의 열방출을 좋게 하여 열특성이 향상된다.
또한 상부단차(12)의 저면상에는 도브테일 형상의 그루우브(10)가 형성되어 그 내부에 몰딩 컴파운드(9)가 충진되기 때문에 후에 몰딩 컴파운드(9)와의 결합력을 향상시킨다.
그러나 도 1과 같은 구조에 있어서 히트싱크의 측면상에 형성된 스웨이징부는 몰딩 컴파운드와의 결합력을 강화시키는 반면, 외부와 접촉하는 히트싱크의 면적을 감소시켜 열의 방출효율을 감소시키므로 히트싱크의 열특성이 저하된다는 문제점이 있다.
한편, 도 2와 같은 구조에 있어서는 인너리드와 히트싱크간의 접촉에 의해 전기적인 쇼트가 발생한다는 문제점이 있다.
따라서 본 발명은 히트싱크의 크기를 최대화하여 열방출능력을 향상시키며, 이와 동시에 몰딩 컴파운드와의 결합력을 증대시킬 수 있는 고전력 패키지를 제공하는데 목적이 있다.
본 발명의 다른 목적은 인너리드와 히트싱크간의 접촉을 방지하여 전기적인 쇼트를 제거한 고전력 패키지를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 히트싱크를 갖는 고전력 패키지는 본딩패드가 형성된 반도체칩과; 상기 반도체칩 상의 본딩패드와 와이어에 의해 전기적으로 연결된 인너리드와; 상기 히트싱크 상부면에 돌출 형성된 칩 지지부와 상기 칩 지지부와 소정 간격 이격되어 돌출 형성된 리드 지지부를 가지는 히트싱크와; 상기 히트싱크의 저면이 노출되도록 하여 상기 히트싱크와 상기 반도체칩 및 상기 인너리드를 밀봉하는 몰딩 컴파운드를 포함하며, 상기 칩 지지부 상에 접착제를 개재하여 반도체 칩이 부착 고정되고 상기 인너리드가 상기 리드 지지부상에 절연성 접착제를 개재하여 지지되는 것을 특징으로 한다.
바람직하게는, 리드 지지부가 반도체칩을 에워싸도록 라인 형태로 연속하여 형성되며, 더욱 바람직하게는 반도체칩을 중심으로 방사상으로 소정간격으로 이격되어 평행하게 2열로 형성된다.
또한 라인 형태의 리드 지지부들 사이 또는 칩 지지부와 리드 지지부 사이에는 각각 공간부가 형성되며, 바람직하게는 공간부의 저면에 다수의 딤플들이 형성된다. 딤플의 직경은 100∼500㎛ 정도이다.
또한 절연성 접착제로는 양면테이프가 사용될 수 있으며, 접착제로는 은(Ag) 에폭시가 사용될 수 있다.
한편, 칩 지지부 및 리드 지지부의 높이는 0.1∼2㎜ 정도이다.
또한 바람직하게 히트싱크의 측면은 외부로 노출된다.
선택적으로 반도체칩은 다이패드상에 접착제를 개재하여 부착 고정된다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
종래와 동일한 구성요소에 대해서는 가능한 동일한 부호를 사용하며 전체에 걸쳐 구성요소에 명치에 대해서는 일관되게 사용한다.
도 3은 본 발명에 따른 히트싱크를 갖는 고전력 패키지의 일 실시예를 나타낸 단면도이다.
도시된 바와 같이, 히트싱크(7)의 상부면에는 칩 지지부(7a)와 리드 지지부(7b)가 돌출 형성된다.
여기서 '지지부'는 두 가지 방법으로 형성될 수 있는 바, 히트싱크 상부면에 부가하여 일체로 돌출 형성되거나, 반대로 히트싱크 상부면에 지지부에 해당하는 부분만을 남기고 나머지 부분을 소정 깊이로 제거함으로서 형성될 수 있다. 따라서 본 발명에서는 상기 두 가지의 경우를 모두 포함하지만 설명의 편의를 위해 부가하여 일체로 지지부가 돌출 형성된 경우를 예로 들어 설명한다.
칩 지지부(7a)상에는 접착제(3)를 개재하여 반도체칩(1)이 부착 고정된다. 접착제(3)로는 바람직하게 은(Ag) 에폭시 등의 반절연 접착제 등이 사용될 수 있다. 이 실시예에서는 다이패드(11)를 사용하는 구조를 도시하고 있지만 이는 선택적인 것으로 다이패드를 갖지 않는 것도 가능하다.
리드 지지부(7b)상에는 절연성 접착제(6)를 개재하여 인너리드(2a)가 고정 지지된다. 바람직하게 리드 지지부(7b)는 연속된 라인 형태로 형성되어 반도체칩(1)을 에워싸며, 더욱 바람직하게 리드 지지부(7b)는 소정 간격으로 이격되고 평행한 2열의 연속된 라인 형태로 형성될 수 있다. 또한 절연성 접착제(6)로는 양면 테이프가 사용될 수 있으며, 절연성 접착제(6)는 리드 지지부(7b)의 폭방향 전체에 걸쳐 부착된다.
칩 지지부(7a) 및 리드 지지부(7b)의 높이는 0.1∼2㎜ 정도이다.
또한 칩 지지부(7a)와 리드 지지부(7b) 사이 또는 리드 지지부(7b)들 사이의 공간부(16a, 16b)의 저면에는 각각 다수의 딤플(15)들이 형성된다. 이 실시예에서는 칩 지지부(7a)와 리드 지지부(7b) 사이에 하나의 딤플(15b)이 형성되고 리드 지지부(7b)들 사이에 세 개의 딤플들(15a)이 형성되어 있다. 딤플(15)의 직경은 100∼500㎛ 정도가 바람직하며 에칭(etching)이나 스탬핑(stamping) 방법에 의해 제작될 수 있다.
한편, 히트싱크(7)의 저면은 몰딩 컴파운드(9)의 외부로 노출되며, 측면은 외부로 노출되거나 노출되지 않을 수 있다. 이 실시예에서는 히트싱크(7)의 측면이 몰딩 컴파운드(9)의 외부로 노출되지 않는 것을 보여준다.
또한 반도체칩(1)상의 본딩패드(4)는 와이어(5)에 의해 인너리드(2a)와 전기적으로 연결된다.
이와 같은 구조의 고전력 패키지의 이점을 설명하면 다음과 같다.
먼저, 인너리드(2a)는 히트싱크(7)상에 돌출 형성된 리드 지지부(7b)에 의해 지지됨으로써 히트싱크(7)와 접촉될 염려가 없으며, 이에 따라 전기적인 쇼트가 발생하지 않게 된다. 또한 리드 지지부(7b)를 소정간격 이격하여 평행한 2열로 형성함으로써 보다 확고히 인너리드(2a)를 지지할 수 있다.
또한 다이패드(11)가 생략된 경우에는 히트싱크(7)의 칩 지지부(7a)가 다이패드의 역할을 대신할 수 있으며, 이 경우에는 다이패드(11)에 의해 히트싱크(7)로의 열전달이 저하되는 것을 방지할 수 있다.
또한 히트싱크(7)의 측면에 별도의 스웨이지를 형성하지 않고 리드 지지부(7b)간의 공간부(16b)와 칩 지지부(7a)와 리드 지지부(7b)간의 공간부(16a)를 이용하여 몰딩 컴파운드(9)와의 결합력을 증가시킴으로써 히트싱크(7)의 크기를 최대로 할 수 있다. 더욱이 공간부(16)의 저면에 딤플(15)을 형성하므로 몰딩 컴파운드(9)와의 결합력을 더욱 증대시킬 수 있다. 이와 같은 이점은 히트싱크의 측면을 외부로 노출시켜 몰딩 컴파운드와의 결합력이 약화될 수 있는 경우에 더욱 현저하다.
상기한 바와 같이, 본 발명에 따르면 고전력 패키지에서 반도체칩을 지지하기 위한 칩 지지부와 리드의 내측 부분을 지지하기 위한 리드 지지부를 히트싱크 상부면에 소정간격으로 돌출 형성시키므로 리드의 내측 부분이 히트싱크와 접촉될 가능성이 제거됨으로써 전기적인 쇼트를 방지할 수 있다. 또한 리드 지지부들 사이 및 칩 지지부와 리드 지지부간의 공간부를 이용하여 몰딩 컴파운드와의 결합력을 증가시킴으로써 히트싱크의 크기를 최대로 할 수 있다. 더욱이 공간부의 저면에 딤플을 형성함으로써 몰딩 컴파운드와의 결합력을 더욱 증대시킬 수 있다.
도 1은 종래의 일예에 따른 히트싱크를 갖는 고전력 패키지를 나타낸 단면도이고,
도 2는 종래의 다른 예에 따른 히트싱크를 갖는 고전력 패키지를 나타낸 단면도이고,
도 3은 본 발명에 따른 히트싱크를 갖는 고전력 패키지의 일 실시예를 나타낸 단면도이다.
＜도면의 주요 부분에 대한 부호의 설명＞
5 : 와이어 6 : 접착테이프 7 : 히트싱크
8 : 스웨이징부 9 : 몰딩 컴파운드 11 : 다이패드
15 : 딤플(dimple) 16 : 공간부

Claims (12)

  1. 본딩패드가 형성된 반도체칩과; 상기 반도체칩 상의 본딩패드와 와이어에 의해 전기적으로 연결된 인너리드와; 상기 히트싱크 상부면에 돌출 형성된 칩 지지부와 상기 칩 지지부와 소정 간격 이격되어 돌출 형성된 리드 지지부를 가지는 히트싱크와; 상기 히트싱크의 저면이 노출되도록 하여 상기 히트싱크와 상기 반도체칩 및 상기 인너리드를 밀봉하는 몰딩 컴파운드를 포함하며,
    상기 칩 지지부 상에 접착제를 개재하여 반도체 칩이 부착 고정되고 상기 인너리드가 상기 리드 지지부 상에 절연성 접착제를 개재하여 지지되는 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  2. 제 1 항에 있어서, 상기 리드 지지부는 상기 반도체칩을 에워싸도록 라인 형태로 연속하여 형성되는 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  3. 제 2 항에 있어서, 상기 라인 형태의 리드 지지부는 상기 반도체칩을 중심으로 방사상으로 소정간격으로 이격되어 평행하게 2열로 형성되는 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  4. 제 3 항에 있어서, 상기 라인 형태의 리드 지지부들 사이 또는 상기 칩 지지부와 리드 지지부 사이에는 각각 공간부가 형성되는 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  5. 제 4 항에 있어서, 상기 공간부의 저면에는 다수의 딤플들이 형성되는 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  6. 제 5 항에 있어서, 상기 딤플은 에칭 또는 스탬핑에 의해 제작되는 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  7. 제 5 항에 있어서, 상기 딤플의 직경은 100∼500㎛인 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  8. 제 1 항에 있어서, 상기 절연성 접착제는 양면테이프인 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  9. 제 1 항에 있어서, 상기 접착제는 은(Ag) 에폭시인 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  10. 제 1 항에 있어서, 상기 칩 지지부 및 리드 지지부의 높이는 0.1∼2㎜인 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  11. 제 1 항에 있어서, 상기 히트싱크의 측면은 외부로 노출되는 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
  12. 제 1 항에 있어서, 상기 반도체칩은 다이패드상에 상기 접착제를 개재하여 부착고정되는 것을 특징으로 하는 히트싱크를 갖는 고전력 패키지.
KR1019970047417A 1997-09-13 1997-09-13 히트싱크를갖는고전력패키지 KR100475336B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970047417A KR100475336B1 (ko) 1997-09-13 1997-09-13 히트싱크를갖는고전력패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970047417A KR100475336B1 (ko) 1997-09-13 1997-09-13 히트싱크를갖는고전력패키지

Publications (2)

Publication Number Publication Date
KR19990025695A KR19990025695A (ko) 1999-04-06
KR100475336B1 true KR100475336B1 (ko) 2005-05-18

Family

ID=37302531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970047417A KR100475336B1 (ko) 1997-09-13 1997-09-13 히트싱크를갖는고전력패키지

Country Status (1)

Country Link
KR (1) KR100475336B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774287A (ja) * 1993-07-08 1995-03-17 Seiko Epson Corp ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
KR970048637U (ko) * 1995-12-29 1997-07-31 반도체패키지용 방열판 구조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774287A (ja) * 1993-07-08 1995-03-17 Seiko Epson Corp ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
KR970048637U (ko) * 1995-12-29 1997-07-31 반도체패키지용 방열판 구조

Also Published As

Publication number Publication date
KR19990025695A (ko) 1999-04-06

Similar Documents

Publication Publication Date Title
CA1238119A (en) Packaged semiconductor chip
US6657296B2 (en) Semicondctor package
KR100186331B1 (ko) 적층형 패키지
KR970024069A (ko) 반도체장치 및 그 제조방법(semiconductor device and method of manufacturing semiconductor device)
US20070126098A1 (en) Surface-mountable light-emitting diode structural element
EP0488783A2 (en) Lead frame for semiconductor device comprising a heat sink
EP1466357B1 (en) Surface mounted package with die bottom spaced from support board
US5796162A (en) Frames locking method for packaging semiconductor chip
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
KR100475336B1 (ko) 히트싱크를갖는고전력패키지
JP6909630B2 (ja) 半導体装置
JP6909629B2 (ja) 半導体装置
US20010040300A1 (en) Semiconductor package with heat dissipation opening
JP2518994B2 (ja) 半導体装置
KR19980078723A (ko) 히트싱크를 갖는 고전력 패키지
KR20020039010A (ko) 방열판을 갖는 이중 칩 패키지
JPH02278856A (ja) 半導体集積回路装置
KR19990050855A (ko) 높은 신뢰성을 갖는 고전력 패키지
JPS634652A (ja) 半導体装置
KR20190085587A (ko) 고열전도성 반도체 패키지
KR20000011229A (ko) 반도체장치
KR100668932B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR100265568B1 (ko) 멀티칩모듈
KR100256304B1 (ko) 적층형 패키지
JPH06188354A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee