KR19990048311A - 광대역 저잡음 증폭기 - Google Patents

광대역 저잡음 증폭기 Download PDF

Info

Publication number
KR19990048311A
KR19990048311A KR1019970066974A KR19970066974A KR19990048311A KR 19990048311 A KR19990048311 A KR 19990048311A KR 1019970066974 A KR1019970066974 A KR 1019970066974A KR 19970066974 A KR19970066974 A KR 19970066974A KR 19990048311 A KR19990048311 A KR 19990048311A
Authority
KR
South Korea
Prior art keywords
signal
input
output
matching
output signal
Prior art date
Application number
KR1019970066974A
Other languages
English (en)
Other versions
KR100246417B1 (ko
Inventor
하천수
이광춘
김진섭
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970066974A priority Critical patent/KR100246417B1/ko
Publication of KR19990048311A publication Critical patent/KR19990048311A/ko
Application granted granted Critical
Publication of KR100246417B1 publication Critical patent/KR100246417B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 광대역 저잡음 증폭기에 관한 것으로 특히, 수신 전계의 신호대 잡음비를 개선하기 위하여 저잡음 특성을 가지는 초단증폭기를 구비하고 수신전계의 강약에 따른 화질의 변화를 방지하기 위하여 이득 조절 기능을 제공하도록 창안한 것이다. 이러한 본 발명은 입력신호(Vi)를 전치 증폭하는 전치 증폭부(205)와, 이 전치 증폭부(205)의 출력 신호를 임피던스 정합하는 입력 정합부(201)와, 이 입력 정합부(201)의 출력신호를 소정 레벨로 증폭하여 출력 정합부(203)에 출력하는 신호 증폭부(202)와, 상기 신호 증폭부(202)의 출력 단자와 입력단자간에 일정 궤환 전압을 유지시키는 궤환부(204)와, 상기 출력 정합부(203)의 출력신호(Vo)를 점검하여 이득을 검출하는 이득 검출부(206)와, 이 이득 검출부(206)의 출력신호를 디지털 변환하는 아날로그/디지털 변환부(207)와, 이 아날로그/디지털 변환부(207)의 출력신호를 연산하여 정합 정도를 결정하는 마이크로 컴퓨터(208)와, 이 마이크로 컴퓨터(208)의 출력신호를 아날로그 변환하여 상기 입력 정합부(201)에 정합 정도를 결정하기 위한 제어 전압(Vctl)으로 출력하는 디지털/아날로그 변환부(209)로 구성함을 특징으로 한다.

Description

광대역 저잡음 증폭기
본 발명은 증폭기에 관한 것으로 특히, 티브이(TV)에 있어서 광대역 저잡음 증폭기에 관한 것이다.
일반적으로 티브이(TV) 수신기에 수신되는 신호는 변화가 매우 심하며 매우 열악한 환경에서 신호를 수신하는 경우 초단 증폭기는 저잡음 특성을 가져야 한다.
이러한 저잡음 특성을 갖는 증폭기는 전체적인 수신 감도를 향상시킨다.
일반적으로 증폭기의 이득- 대역폭 적을 나타내는 특성 곡선은 도4 와 같다.
도4 에서 실선은 증폭 소자의 주파수에 대한 개방 루프 이득을 보인 특성 곡선으로, 이득이 평탄한 저주파수 영역(L), 이득이 감소하기 시작하는 모서리 주파수 영역(M) 그리고, 일정하게 이득이 감소하는 고주파 영역(H)으로 이루어진다.
즉, 주파수에 대한 개방 루프 이득은 증폭기를 설계할 때 있을 수 있는 가장 높은 이득을 나타내며 증폭기의 주파수에 대한 이득 곡선을 주파수에 대한 개방 루프 이득을 이용하여 구현할 수 있음을 의미한다.
그리고, 증폭기의 대역폭을 증가시키는 방법은 일반적으로 궤환 증폭 기술을 사용한다.
궤환은 증폭기의 이득-대역폭 적을 변화시킬 뿐만 아니라 임피던스 정합을 변화시키며 궤환 소자를 사용하는 경우 임피던스를 결정함과 아울러 이득을 결정하는 것이 된다.
따라서, 직렬 궤환 소자와 병렬 궤환 소자를 사용함으로써 독립적으로 임피던스 정합과 이득을 모두 조절할 수 있다.
도1 은 종래 기술에 따른 일실시예의 회로도로서 이에 도시된 바와 같이, 입력신호(Vi)를 코일(L1)을 통해 임피던스 정합하는 입력 정합부(101)와, 이 입력 정합부(101)의 출력신호를 에프이티(Q2)를 통해 소정 레벨로 증폭하는 신호 증폭부(102)와, 이 신호 증폭부(102)의 출력신호를 정합하여 출력단자(Vo)로 출력하는 출력 정합부(103)와, 전압(Vfd)에 따라 에프이티(Q1)의 트랜스 콘덕턴스가 변화되어 상기 입력 정합부(101)에 궤환되는 량을 조정하여 상기 신호 증폭부(102)의 이득을 조절하는 궤환부(104)로 구성된다.
도면의 미설명 부호 R1 는 바이어스 저항이고 C1,C2 는 결합 콘덴서이며 C3,C4 는 리플 흡수용 콘덴서이다.
이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.
입력 정합부(101)는 입력신호(Vi)에 정수(M1)를 곱하여 코일(L1)과 콘덴서(C1)를 통해 임피던스 정합한 후 신호 증폭부(102)에 출력한다.
이에 따라, 신호 증폭부(102)는 드레인에 전압(Vfg)가 인가된 에프이티(Q2)를 통해 입력 정합부(101)에서 입력된 신호를 소정 레벨로 증폭하며 출력 정합부(103)는 그 증폭된 신호를 적절히 정합하여 출력단자(Vo)를 통해 출력한다.
이때, 드레인과 게이트에 전압(Vfd)(Vfg)이 각기 인가되고 소스가 입력 정합부(101)에 접속된 에프이티(Q1)로 구성된 궤환부(104)는 상기 에프이티(Q1)가 전압(Vfd)에 따라 게이트와 소스사이에 형성되는 트랜스 콘덕턴스를 변화시키게 된다.
따라서, 신호 증폭부(102)는 궤환부(104)의 트랜스 콘덕턴스의 변화에 따라 에프이티(Q2)의 드레인에서 게이트로 궤환되는 량이 조정되어 전체 증폭 이득이 조정된다.
즉, 종래의 일실시예는 궤환부(104)에 구비된 능동 소자인 에프이티(Q1)를 사용하여 입력 정합부(101)에 궤환되는 량을 인가전압(Vfd)으로 조절함으로써 전체 증폭 이득을 조절하는 능동궤환가변이득 증폭기이다.
또한, 도2 는 종래의 다른 실시예를 보인 회로도로서 이에 도시된 바와 같이, 입력신호(Vi)를 게이트가 접지된 에프이티(FET)(Q13)를 통해 임피던스 정합하는 입력 정합부(111)와, 이 입력 정합부(111)의 출력신호를 트랜지스터(Q11)(Q12)를 통해 소정 레벨로 증폭하는 신호 증폭부(112)와, 이 신호 증폭부(113)의 출력신호를 정합하여 출력하는 신호 출력부(113)와, 저항(R2)를 통해 상기 신호 증폭부(112)의 출력신호를 상기 입력정합부(101)와 신호 증폭부(112)의 접속점에 궤환시키는 궤환부(114)로 구성된다.
상기 트랜지스터(Q11)(Q12)는 HBT(Hetero-junction BJT) 소자이다.
도면의 미설명 부호 R3∼R6 는 저항이다.
이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.
입력 정합부(111)는 입력신호(Vi)를 에프이티(Q13)를 통해 임피던스 정합하여 신호 증폭부(112)에 출력한다.
이에 따라, 신호 증폭부(112)는 트랜지스터(Q11)(Q12)에서 순차적으로 증폭하며 출력 정합부(113)는 저항(R5)에 인가된 전압(Vcc)을 신호 증폭부(112) 및 궤환부(114)에 공급하여 적절히 정합한 후 저항(R6)을 통해 출력한다.
이때, 궤환부(114)는 신호 증폭부(112)의 출력신호를 입력 정합부(111)와 상기 신호 증폭부(112)의 접속점으로 일정한 궤환량을 유지한다.
따라서, 입력 정합부(111)는 궤환부(114)에서 인가되는 전압에 따라 정합의 정도가 결정되어 신호 증폭부(112)의 증폭 이득이 조정된다.
즉, 종래의 다른 실시예는 입력 정합부(111)에 구비된 능동소자인 에프이티(Q13)의 게이트와 소스간의 전압(Vgs)에 따라 정합의 정도가 결정되어 신호 증폭부(112)에 입력되는 신호의 레벨이 결정됨으로 전체 증폭 이득이 결정되는 것이다.
그러나, 종래의 기술은 각기 이득을 조절하기 위한 회로를 내장하고 있으나 도1 의 일실시예의 경우 이득 조정폭이 넓지 않고 또한, 도2 의 다른 실시예의 경우 HBT 소자를 사용하여 구현하는데 어려움이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 수신 전계의 신호대 잡음비를 개선하기 위하여 저잡음 특성을 가지는 초단증폭기를 구비하고 수신전계의 강약에 따른 화질의 변화를 방지하기 위하여 이득 조절 기능을 제공하도록 창안한 광대역 저잡음 증폭기를 제공함에 목적이 있다.
도 1은 종래의 일실시예를 보인 블럭도.
도 2는 종래의 다른 실시예를 보인 블럭도.
도 3은 본 발명의 실시예를 보인 블럭도.
도 4는 주파수에 대한 개방 루프 이득을 보인 특성 곡선.
* 도면의 주요부분에 대한 부호 설명 *
201 : 입력 정합부 202 : 신호 증폭부
203 : 출력 정합부 204 : 궤환부
205 : 전치 증폭부 206 : 이득 검출부
207 : 아날로그/디지털 변환부 208 : 마이크로 컴퓨터
209 : 디지털/아날로그 변환부
본 발명은 상기의 목적을 달성하기 위하여 입력신호를 전치 증폭하는 전치 증폭부와, 이 전치 증폭부의 출력 신호를 임피던스 정합하는 입력 정합부와, 이 입력 정합부의 출력신호를 소정 레벨로 증폭하는 신호 증폭부와, 이 신호 증폭부의 출력신호를 임피던스 정합하여 출력하는 출력 정합부와, 상기 신호 증폭부의 출력 단자와 입력단자간에 일정한 궤환량을 유지하는 궤환부와, 상기 출력 정합부의 출력신호를 점검하여 이득을 검출하는 이득 검출부와, 이 이득 검출부의 출력신호를 디지털 변환하는 아날로그/디지털 변환부와, 이 아날로그/디지털 변환부의 출력신호를 연산하여 정합 정도를 결정하는 마이크로 컴퓨터와, 이 마이크로 컴퓨터의 출력신호를 아날로그 변환하여 상기 입력 정합부에 정합 정도를 결정하기 위한 제어 전압으로 출력하는 디지털/아날로그 변환부로 구성함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도3 은 본 발명의 실시예를 보인 블록도로서 이에 도시한 바와 같이, 입력신호(Vi)를 전치 증폭하는 전치 증폭부(205)와, 이 전치 증폭부(205)의 출력 신호를 임피던스 정합하는 입력 정합부(201)와, 이 입력 정합부(201)의 출력신호를 소정 레벨로 증폭하는 신호 증폭부(202)와, 이 신호 증폭부(202)의 출력신호를 임피던스 정합하여 출력하는 출력 정합부(203)와, 저항(R16)을 통해 상기 신호 증폭부(202)의 출력 단자와 입력단자간에 일정한 궤환량을 유지하는 궤환부(204)와, 상기 출력 정합부(203)의 출력신호(Vo)를 점검하여 이득을 검출하는 이득 검출부(206)와, 이 이득 검출부(206)의 출력신호를 디지털 변환하는 아날로그/디지털 변환부(207)와, 이 아날로그/디지털 변환부(207)의 출력신호를 연산하여 정합 정도를 결정하는 마이크로 컴퓨터(208)와, 이 마이크로 컴퓨터(208)의 출력신호를 아날로그 변환하여 상기 입력 정합부(201)에 정합 정도를 결정하기 위한 제어 전압(Vctl)으로 출력하는 디지털/아날로그 변환부(209)로 구성한다.
상기 입력 정합부(201)는 게이트가 접지된 에프이티(Q25)의 소스를 전치 증폭부(205), 신호 증폭부(202) 및 궤환부(204)에 접속하고 그 에프이티(Q25)의 드레인을 디지털/아날로그 변환부(209)에 접속하여 구성한다.
상기 에프이티(Q25)는 GaAs FET로 구성한다.
상기 신호 증폭부(202)는 입력 정합부(201) 및 전치 증폭부(205)의 출력 단자에 일측단자에 접속된 콘덴서(C13)의 타측 단자와 접지 저항(R17)이 베이스에 접속된 트랜지스터(Q21)의 에미터를 접지 저항(R18)에 접속함과 아울러 에미터에 접지 저항(R19)이 접속된 트랜지스터(Q22)의 베이스에 접속하고 상기 트랜지스터(Q21)(Q22)의 콜렉터를 궤환부(204)를 통해 상기 트랜지스터(Q21)의 베이스에 접속함과 아울러 출력 정합부(203)의 입력 단자에 접속하여 구성한다.
상기 궤환부(204)가 출력단자와 입력단자에 접속되어 입력 정합부(205)의 출력신호를 증폭하는 트랜지스터(Q21)와, 이 트랜지스터(Q21)에서 증폭된 신호를 다시 증폭하여 출력 정합부(203)에 입력하도록 구성한다.
상기 출력 정합부(203)는 전압(Vcc)이 인가된 저항(R20)의 타측 단자를 궤환부(204) 및 신호 증폭부(203)의 트랜지스터(Q21)(Q22)에 접속하여 그 접속점을 콘덴서(C15)를 통해 출력단자에 접속하도록 구성한다.
상기 전치 증폭부(205)는 입력신호(Vi)가 콘덴서(C11)를 통해 인가되고 전압(Vcc)이 저항(R14)(R11)을 순차 통해 인가된 트랜지스터(Q23)의 베이스에 접지 저항(R12)를 접속하고 상기 트랜지스터(Q23)의 에미터에 접지 저항(R13)을 접속하여 그 접속점을 에미터에 접지 저항(R15)이 접속된 트랜지스터(Q24)의 베이스에 접속하며
상기 트랜지스터(Q23)(Q24)의 콜렉터를 상기 저항(R14)(R11)의 접속점에 접속하여 그 접속점을 입력 정합부(201)에 접속하여 구성한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
먼저, 전치 증폭부(205)는 콘덴서(C11)를 통해 입력되는 신호(Vi)를 트랜지스터(Q23)(Q24)를 순차 통해 소정 레벨 증폭하여 신호 증폭부(202)에 출력한다.
이에 따라, 신호 증폭부(202)는 트랜지스터(Q21)(Q22)를 통해 입력 정합부(201)의 출력 신호를 소정 레벨로 증폭하며 출력 정합부(203)는 상기에서 증폭된 신호를 임피던스 정합하여 출력한다.
이때, 궤환부(204)는 저항(R16)을 통해 신호 증폭부(202)의 출력신호를 입력 정합부(201)의 출력단자와 상기 신호 증폭부(202)의 입력단자에 일정 전압을 궤환시킨다.
한편, 이득 검출부(206)는 출력 정합부(203)의 출력신호를 점검하여 현재의 증폭 이득을 검출하면 아날로그/디지털 변환부(207)가 상기 이득 검출부(206)의 출력신호를 디지털 변환하여 마이크로 컴퓨터(208)에 출력한다.
이때, 마이크로 컴퓨터(208)는 아날로그/디지털 변환부(207)에서 디지털 변환된 신호를 연산하여 적절한 이득인지를 판단하며 만일, 적절한 이득이 아니라고 판단하면 이득 조정을 위하여 입력 정합부(201)의 정합 정도를 결정하기 위한 제어 전압을 출력한다.
이에 따라, 디지털/아날로그 변환부(209)가 마이크로 컴퓨터(208)의 제어 전압을 아날로그 변환하여 제어 전압(Vctl)을 입력 정합부(201)에 출력하면 에프이티(Q25)의 드레인 전압이 가변되어 정합도가 가변됨으로써 신호 증폭부(202)의 이득이 조정된다.
상기에서 상세히 설명한 바와 같이 본 발명은 전치 증폭기를 구비하여 저잡음 특성 및 광대역 특성을 개선함으로써 수신 감도와 다이나믹 범위의 개선으로 보다 안정되고 깨끗한 신호를 수신할 수 있는 효과가 있다.

Claims (5)

  1. 입력신호(Vi)를 전치 증폭하는 전치 증폭 수단과, 이 전치 증폭 수단의 출력 신호를 임피던스 정합하는 입력 정합 수단과, 이 입력 정합 수단의 출력신호를 소정 레벨로 증폭하는 신호 증폭 수단과, 이 신호 증폭 수단의 출력신호를 임피던스 정합하여 출력하는 출력 정합 수단과, 상기 입력 정합 수단의 출력 단자와 신호 증폭 수단의 입력 단자에 일정 전압을 궤환하는 궤환 수단과, 상기 출력 정합 수단의 출력 신호를 점검하여 이득을 검출하는 이득 검출 수단과, 이 이득 검출 수단에서 검출된 신호를 연산하여 정합 정도를 결정하고 그 결정에 따른 제어 전압을 상기 입력 증폭 수단으로 출력하는 제어 수단으로 구성함을 특징으로 하는 광대역 저잡음 증폭기.
  2. 제1항에 있어서, 전치 증폭 수단은 입력신호(Vi)가 제1 트랜지스터의 베이스를 접지 저항을 접속함과 아울러 에미터에 접지 저항이 접속된 제2 트랜지스터의 베이스에 접속하고 전압이 인가된 저항이 접속된 상기 제2 트랜지스터의 콜렉터를 저항을 통해 상기 제1 트랜지스터의 베이스에 접속함과 아울러 입력 정합 수단, 신호 증폭 수단 및 궤환 수단에 공통 접속하여 구성함을 특징으로 하는 광대역 저잡음 증폭기.
  3. 제1항에 있어서, 입력 정합 수단은 게이트가 접지된 에프이티의 소스를 전치 증폭 수단, 신호 증폭 수단 및 궤환 수단에 접속하고 그 에프이티의 드레인을 제어 수단에 접속하여 구성함을 특징으로 하는 광대역 저잡음 증폭기.
  4. 제3항에 있어서, 에프이티는 GaAs FET임을 특징으로 하는 광대역 저잡음 증폭기.
  5. 제1항에 있어서, 신호 증폭 수단은 베이스가 입력 정합 수단과 전치 증폭 수단에 접속된 제3 트랜지스터의 에미터를 접지 저항에 접속함과 아울러 에미터에 접지 저항이 접속된 제4 트랜지스터의 베이스에 접속하고 상기 제3,제4 트랜지스터의 콜렉터를 궤환 수단을 통해 상기 제3 트랜지스터의 베이스에 접속함과 아울러 출력 정합 수단에 접속하여 구성함을 특징으로 하는 광대역 저잡음 증폭기.
KR1019970066974A 1997-12-09 1997-12-09 광대역 저잡음 증폭기 KR100246417B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970066974A KR100246417B1 (ko) 1997-12-09 1997-12-09 광대역 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066974A KR100246417B1 (ko) 1997-12-09 1997-12-09 광대역 저잡음 증폭기

Publications (2)

Publication Number Publication Date
KR19990048311A true KR19990048311A (ko) 1999-07-05
KR100246417B1 KR100246417B1 (ko) 2000-03-15

Family

ID=19526784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066974A KR100246417B1 (ko) 1997-12-09 1997-12-09 광대역 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR100246417B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651545B1 (ko) * 1999-05-15 2006-11-28 삼성전자주식회사 이동통신 시스템의 저잡음 증폭장치 및 방법
KR100723914B1 (ko) * 2005-07-01 2007-06-07 (주)에프오알테크 광대역 저잡음 증폭수신기 및 수신방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651545B1 (ko) * 1999-05-15 2006-11-28 삼성전자주식회사 이동통신 시스템의 저잡음 증폭장치 및 방법
KR100723914B1 (ko) * 2005-07-01 2007-06-07 (주)에프오알테크 광대역 저잡음 증폭수신기 및 수신방법

Also Published As

Publication number Publication date
KR100246417B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US6583671B2 (en) Stable AGC transimpedance amplifier with expanded dynamic range
US6127886A (en) Switched amplifying device
US5661437A (en) Negative feedback variable gain amplifier circuit
JP3932592B2 (ja) 携帯用ｒｆ送信端末装置のための温度補償された広い動作範囲の電力検出回路
US7679452B2 (en) Amplifier arrangement and method
US20050282510A1 (en) Linear mixer with current amplifier
JP3929031B2 (ja) 増幅装置
US10014826B2 (en) Apparatus and methods for power enhancement of self-biased distributed amplifiers with gate bias networks
US4344188A (en) Balanced modulator
US6930554B2 (en) Variable gain low noise amplifier and method
US6239659B1 (en) Low power gain controlled amplifier with high dynamic range
US4553108A (en) Low noise feedback amplifier
KR100246417B1 (ko) 광대역 저잡음 증폭기
CA2528260A1 (en) Optical receiver having an open loop automatic gain control circuit
US6714082B2 (en) Semiconductor amplifier circuit
KR100573348B1 (ko) 신호 처리단 및 무선 주파수 튜너
JP4389360B2 (ja) 利得制御装置
JP3415986B2 (ja) 光受信用増幅器
JP2003258580A (ja) 光受信回路
JPS634961B2 (ko)
KR100301805B1 (ko) 신호압축장치
JPH0282804A (ja) 光受信用前置増幅器
JP2003163544A (ja) 帰還増幅回路及びそれを用いた受信装置
JP2001057511A (ja) 線形増幅回路
EP1049249A1 (en) Variable gain amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091127

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee