KR19990048272A - 칩인덕터 및 제조방법 - Google Patents

Abstract

본 발명의 칩인덕터는 소결촉진제가 첨가된 자성체로 이루어진 복수의 캐스팅시트가 합착된 베이스시트와, 베이스시트의 가장자리 영역에 적층된 소결촉진제가 첨가된 복수의 외부자성체층과, 베이스시트 위 상기한 외부자성체층의 내부에 적층된 소결촉진제를 첨가하지 않은 복수의 내부자성체층과, 내부 자성체층 위에 인쇄되어 적어도 1회의 권선을 이루는 나선형상의 전극과, 외부자성체층 및 내부자성체층 위에 합착된 소결촉진제가 첨가된 복수의 자성체 캐스팅시트로 이루어진 커버시트와, 내부자성체층 위의 전극을 외부회로와 접속시키는 단자로 구성된다.

Description

칩인덕터 및 제조방법

본 발명은 칩인덕터에 관한 것으로, 특히 전극이 형성되는 내부는 소결촉진제가 첨가되지 않은 자성체로 형성하고 외부는 소결촉진제가 첨가된 자성체로 형성하여 소결성이 향상됨과 동시에 투자율이 향상된 칩인덕터 및 그 제조방법에 관한 것이다.

최근에 전자 및 통신기기의 발달과 더불어 환경 및 통신장애 등의 문제가 발생하고 있다. 이에 따라 무선통신 기기 및 멀티미디어 환경 등으로 인하여 악화된 전자기적 환경에 관한 각국의 전자기 장애규제가 강화되고 있는 추세이다. 이런 추세에 따라 근래 전자파 장애 제거소자에 대한 개발이 요구되고, 그 부품수요의 급증과 함께 기능의 복잡화, 고집적화 및 고효율화 측면으로 기술이 발전되고 있다. 이 가운데, 적층형 칩인덕터는 고주파 노이즈를 제거하는 필터로 개인용 컴퓨터, 전화기 및 통신장치에 주로 사용된다.

도 1은 종래 칩인덕터의 간략단면도이다. 도면에 나타낸 바와 같이, 자성체(1) 내부에는 복수의 권선을 가진 전극(2)이 형성되어 있고, 그 위부에는 전극(2)을 외부회로와 연결시키는 외부단자(3)가 형성되어 있다. 도면에는 자성체가 벌크(bulk)형태로 도시되어 있지만, 실제의 칩인덕터에서는 약 40∼50μm의 두께를 가진 복수의 자성체층이 형성된다. 또한, Ag와 같은 금속으로 이루어진 전극 역시 자성체층 위에 인쇄되며, 상하층의 자성체층의 전극과 연결되어 나선형의 전극을 이룬다. 도면에는 도시하지 않았지만, 상하의 자성체층에 형성된 전극을 연결하는 방법은 자성체층에 홀(hole)을 형성한 후 자석의 인쇄시 상기한 홀까지 금속으로 인쇄하여 연결하거나 자성체층 위에 자석을 형성하고 자석의 일부만을 남기고 자성체를 다시 적층한 후 하부층의 전극의 일부를 이어주는 형태로 전극을 회전방향으로 인쇄하여 연결한다.

Ni-Zn-Cu계 페라이트(ferrite)로 이루어진 자성체를 소성할 때, Ag가 전극으로 주로 사용되기 때문에 소성온도는 약 960℃ 이하가 되어야만 한다. 그러나, 이 정도의 온도에서는 자성체가 원할하게 소결되지 않아 칩인덕터의 소결밀도가 저하된다. 소결밀도가 저하되면, 칩인덕터의 치밀화가 어려워지기 때문에 Ag의 석출이 발생하며 그 결과 도금불량이 발생하게 된다. 따라서, 상기한 소결밀도의 저하를 방지하기 위해, 자성체에 소결촉진제를 첨가하여 칩인덕터를 소성하는데, 상기한 소결촉진제는 투자율을 저하시켜 전기적 특성이 저하되는 문제가 있었다.

본 발명은 상기한 문제를 해결하기 위해 제안된 것으로, 전극이 형성되는 내부자성체층을 소결촉진제가 첨가되지 않은 자성체로 형성하고 상기한 내부자성체를 둘러싸는 외부자성체층을 소결촉진제가 첨가된 자성체로 형성하여 전기적특성이 향상되고 도금불량이 발생하지 않은 칩인덕터 및 그 제조방법을 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위해, 본 발명의 칩인덕터는 소결촉진제가 첨가된 자성체로 이루어진 복수의 캐스팅시트가 합착된 베이스시트와, 상기한 베이스시트의 가장자리 영역에 적층된 소결촉진제가 첨가된 복수의 외부자성체층과, 상기한 베이스시트 위 상기한 외부자성체층의 내부에 적층된 소결촉진제를 첨가하지 않은 복수의 내부자성체층과, 상기한 내부 자성체층 위에 인쇄되어 적어도 1회의 권선을 이루는 나선형상의 전극과, 상기한 외부자성체층 및 내부자성체층 위에 합착된 소결촉진제가 첨가된 복수의 자성체 캐스팅시트로 이루어진 커버시트와, 상기한 내부자성체층 위의 전극을 외부회로와 접속시키는 단자로 구성된다.

또한, 본 발명에 따른 칩인덕터 제조방법은 소결촉진제가 첨가된 자성체로 이루어진 캐스팅시트를 합착하여 베이스시트를 형성하는 단계와, 상기한 베이스시트의 가장자리 영역에 소결촉진제가 첨가된 제1외부자성체층을 형성하는 단계와, 상기한 베이스시트 위 외부자성체층의 안쪽에 소결촉진제가 첨가되지 않은 제1내부자성체층을 형성하는 단계와, 상기한 제1내부자성체층 위에 금속을 인쇄하여 제1전극을 형성하는 단계와, 상기한 제1외부자성체층 위에 소결촉진제가 첨가된 제2외부자성체층을 형성하는 단계와, 상기한 제1내부자성체층의 일부 영역 위에 소결촉진제가 첨가되지 않은 제2내부자성체층을 형성하는 단계와, 상기한 제1내부자성체층과 제2내부자성체층 위에 상기한 제1전극과 접속되는 제2전극을 형성하여 나선형 전극의 1회 권선을 형성하는 단계와, 상기한 내부자성체층, 외부자성체층 및 전극형성단계를 반복하는 단계와, 상기한 외부자성체층 위에 소결촉진제가 첨가된 자성체를 도포하고 내부자성체층의 전체 영역에 소결촉진제가 첨가되지 않은 자성체를 도포하는 단계와, 상기한 내부자성체층 및 외부자성체층 위에 소결촉진제가 첨가된 자성체의 캐스팅시트로 이루어진 커버시트를 합착하는 단계와, 상기한 전극을 외부회로와 접속시키는 단자를 형성하는 단계로 구성된다.

도 1은 종래의 칩인덕터의 간략 단면도.

도 2는 본 발명에 따른 칩인덕터의 간략 단면도.

도 3은 본 발명에 따른 칩인덕터를 제조하는 방법을 나타내는 도면.

* 도면의 주요부분에 대한 부호의 설명 *

110 : 베이스시트 111 : 소결촉진제 첨가 자성체층

112 : 소결촉진제 미첨가 자성체층 115 : 전극

118 : 단자

이하, 첨부한 도면을 참조하여 본 발명에 따른 칩인덕터 및 그 제조방법을 상세히 설명한다.

도 2는 본 발명에 따른 칩인덕터의 간략 단면도도이다. 도면에 나타낸 바와 같이, 전극(115)이 형성되는 칩인덕터의 내부에는 소결촉진제가 첨가되지 않은 자성체(112)가 도포되어 있으며, 그 외부에는 소결촉진제가 첨가된 자성체(111)가 도포되어 있다. 도면에는 전극이 서로 분리된 형상으로 도시되어 있지만, 실제의 전극은 자성체(112)의 각 층에 인쇄되어 전체적으로 복수의 권선을 갖는 나선형상으로 이루어져 있다. 칩인덕터의 외부에는 상기한 전극(115)을 외부회로와 접속시키는 단자(118)가 형성되어 있다.

상기한 구조의 칩인덕터에서, 전극이 형성되는 내부에는 소결촉진제가 첨가되지 않은 자성체(112)가 도포되어 있기 때문에, 투자율이 향상되어 좋은 전기적 특성을 갖는 칩인덕터를 얻을 수 있게 된다. 또한, 소결촉진제가 첨가되지 않은 자성체(112)를 외부에서 둘러쌓고 있는 자성체(111)에는 소결촉진제가 첨가되어 치밀도가 향상되기 때문에, Ag 석출에 의한 도금불량이 발생하지 않게 된다.

도 3은 본 발명의 칩인덕터를 제조하는 방법을 나타내는 도면이다. 우선, 도 3(a)에 나타낸 바와 같이, 소결촉진제가 첨가된 Ni-Zn-Cu계 페라이트와 같은 자성체(이후, 촉진제첨가 자성체로 표시)로 이루어진 캐스팅시트(casting sheet)를 약 10장 합착하여 베이스시트(110)를 형성한다. 그 후, 도 3(b)에 나타낸 바와 같이, 상기한 베이스시트(110)의 가장 자리 영역에 역시 촉진제첨가 자성체를 스크린인쇄법(screen printing process)으로 도포하여 제1외부자성체층(111a)를 형성하고 상기한 베이스시트(10) 위의 제1외부자성체층(111a) 안쪽에 소결촉진제가 첨가되지 않은 자성체(이후, 촉진제미첨가 자성체로 표시)를 도포하여 제1내부자성체층(112a)를 형성한 후, 상기한 제1내부자성체층(112a) 위에 Ag와 같은 금속을 인쇄하여 전극(115)을 형성한다. 이때, 소결첨가제로는 주로 Bi₂O₃나 유리제를 사용한다.

이어서, 도 3(c)에 나타낸 바와 같이 상기한 제1외부자성체층(111a) 위에 다시 촉진제첨가 자성체를 도포하여 제2외부자성체층(111b)을 형성하고, 도 3(d)에 나타낸 바와 같이 상기한 제1내부자성체층(112a)의 제1영역(I) 위에 촉진제미첨가 자성체를 도포하여 제2내부자성체층(112b)을 형성하고 전극(115)을 다시 인쇄한다. 전극은 도 3(d)에 나타낸 바와 같이, 제1내부자성층(112a)와 제2내부자성체층(112b) 위에 형성되어 도 3(b)의 공정에서 형성된 전극과 전기적으로 접속된다. 상기한 공정에 의해, 전극(115)이 나선형상으로 형성되어 1회의 권선을 이룬다.

이후, 도 3(e)에 나타낸 바와 같이, 제2외부자성체층(111b) 위에 다시 촉진제첨가 자성체를 도포하여 제3외부자성체층(111c)를 형성하고, 상기한 제2내부자성체층(112b)의 제2영역(II) 위에 촉진제미첨가 자성체를 도포하여 제3내부자성체층(112c)을 형성한 후, 전극(115)을 인쇄한다.

계속해서, 상기한 공정을 반복하여 도 3(f)에 나타낸 바와 같이 제4외부자성체층(111d)와 제4내부자성체층(112d)를 형성하고 전극(115)을 인쇄하여 나선형 전극의 2회 권선을 형성한다.

상기한 외부자성체층, 내부자성체층 및 전극을 형성하는 공정을 반복하여 원하는 권선의 나선형 전극을 형성한 후, 도 4(g)에 나타낸 바와 같이, 제4외부자성체층(111d) 위에 촉진제첨가 자성체를 도포하여 제5외부자성체층(111e)을 형성하고, 제3내부자성체층(112c)의 제2영역(II)과 제4내부자성체층(112d)의 제1영역(I)에 촉진제미첨가 자성체를 도포하여 제5내부자성체층(112e)을 형성한 후, 도 4(h)에 나타낸 바와 같이 촉진첨가 자성체로 이루어진 커버시트(113)을 상기한 제5외부자성체층(111e)과 제5내부자성체층(112e)에 합착하여 칩인덕터를 완성한다. 도면에는 나타내지 않았지만, 상기한 커버시트(113) 후, 상기한 칩인덕터를 960℃ 이하의 온도에서 소성한 후 외부에 단자를 형성한다.

커버시트(113)은 베이스시트(110)와 마찬가지로 소결촉진제가 첨가된 자성체로 이루어진 약 50μm 두께의 캐스팅시트를 약 10장 합착하여 형성한다.

상기한 바와 같이, 본 발명의 칩인덕터는 소결촉진제를 첨가한 자성체를 베이스시트의 둘레에 우선 도포하고, 그 중앙의 제1영역(I) 및 제2영역(II)에 번갈아 가면서 소결촉진제가 첨가되지 않은 자성체를 도포하고 전극을 형성한 후, 다시 커버시트를 합착하여 완성한다.

상기한 바와 같이, 본 발명의 칩인덕터는 전극이 인쇄되는 내부가 소결촉진제가 첨가되지 않은 자성체가 적층되어 형성되고 그 외부가 촉진첨가제가 첨가된 자성체가 적층되어 형성되기 때문에, 투자율이 향상될 뿐만 아니라 외부가 단단하게 소결되어 전극이 외부로 석출되는 일이 발생하지 않게 된다. 따라서, 칩인덕터의 전기적특성이 대폭 향상될 뿐만 아니라 도금불량의 발생도 방지된다.

Claims (4)

1. 소결촉진제가 첨가되며 외부를 둘러싸는 복수의 외부자성체층;

   상기한 외부자성체층의 내부에 적층된 소결촉진제를 첨가하지 않은 복수의 내부자성체층; 및

   상기한 내부 자성체층 위에 인쇄되어 적어도 1회의 권선을 이루는 나선형상의 전극으로 구성된 칩인덕터.
2. 제1항에 있어서,

   소결촉진제가 첨가된 복수의 자성체 캐스팅시트로 이루어져 상기한 외부자성체층과 내부자성체층이 적층되는 베이스시트; 및

   소결촉진제가 첨가된 복수의 자성체 캐스팅시트로 이루어져 상기한 전극, 외부자성체층 및 내부자성체층에 합착되는 커버시트가 추가로 구성된 것을 특징으로 하는 칩인덕터.
3. 소결촉진제가 첨가된 띠형상의 제1외부자성체층을 형성하는 단계;

   상기한 외부자성체층의 안쪽에 소결촉진제가 첨가되지 않은 제1내부자성체층을 형성하는 단계;

   상기한 제1내부자성체층 위에 금속을 인쇄하여 제1전극을 형성하는 단계;

   상기한 제1외부자성체층 위에 소결촉진제가 첨가된 제2외부자성체층을 형성하는 단계;

   상기한 제1내부자성체층의 일부 영역 위에 소결촉진제가 첨가되지 않은 제2내부자성체층을 형성하는 단계;

   상기한 제1내부자성체층과 제2내부자성체층 위에 상기한 제1전극과 접속되는 제2전극을 형성하여 나선형 전극의 1회 권선을 형성하는 단계;

   상기한 내부자성체층, 외부자성체층 및 전극형성단계를 반복하는 단계; 및

   상기한 외부자성체층 위에 소결촉진제가 첨가된 자성체를 도포하고 내부자성체층의 전체 영역에 소결촉진제가 첨가되지 않은 자성체를 도포하는 단계로 구성된 칩인덕터 제조방법.
4. 제3항에 있어서,

   상기한 제1내부자성체층과 제1외부자성체층을 소결촉진제가 첨가된 자성체로 이루어진 캐스팅시트가 합착된 베이스시트 위에 적층하는 단계; 및

   상기한 내부자성체층 및 외부자성체층 위에 소결촉진제가 첨가된 자성체의 캐스팅시트를 합착하는 단계가 추가로 포함된 것을 특징으로 하는 칩인덕터 제조방법.