KR19990047215A - 버스 라인 회로 - Google Patents

버스 라인 회로 Download PDF

Info

Publication number
KR19990047215A
KR19990047215A KR1019970065534A KR19970065534A KR19990047215A KR 19990047215 A KR19990047215 A KR 19990047215A KR 1019970065534 A KR1019970065534 A KR 1019970065534A KR 19970065534 A KR19970065534 A KR 19970065534A KR 19990047215 A KR19990047215 A KR 19990047215A
Authority
KR
South Korea
Prior art keywords
enable
signal
data
bus line
clock
Prior art date
Application number
KR1019970065534A
Other languages
English (en)
Inventor
김호룡
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970065534A priority Critical patent/KR19990047215A/ko
Publication of KR19990047215A publication Critical patent/KR19990047215A/ko

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

복수의 데이터들 중에서 해당되는 데이터를 전송하는 버스 라인, 클럭 신호와 테스트 모드 신호를 입력하여 이에 따라 복수의 인에이블 신호들을 발생시키기 위하여 필요로 하는 복수의 인에이블 클럭 신호들을 발생시키는 인에이블 클럭 발생부, 상기 인에이블 클럭 발생부로부터 출력되는 복수의 인에이블 클럭 신호들에 의해서 제어되어 복수의 인에이블 신호들을 발생하여 출력하는 인에이블 신호 발생부, 각각 상기 복수의 인에이블 신호들 중에서 해당되는 인에이블 신호에 의해서 제어되어 복수의 데이터들 중에서 해당되는 데이터를 상기 버스 라인으로 전송시키기 위한 복수의 버퍼들, 및 상기 버스 라인의 상태를 측정하기 위한 것으로서 상기 버스 라인의 상태를 래치 하여 구동하는 버스 홀더 셀을 구비하고, 상기 테스트 모드에서 상기 복수의 인에이블 신호들 중에서 해당되는 인에이블 신호는 상기 복수의 데이터들 중에서 해당되는 데이터와 상기 클럭 신호의 위상의 반에 해당되는 차이로 인에이블 되는 것을 특징으로 하는 버스 라인 회로가 개시되어 있다. 본 발명에 의하면, 테스트 모드에서 인에이블 신호와 데이터의 클럭의 위상에 차이를 두고 또한 버스 홀더 셀을 사용하여 버스 라인 회로에 발생할 수 있는 오동작을 안정적으로 측정할 수 있는 효과를 가진다.

Description

버스 라인 회로
본 발명은 버스 라인 회로에 관한 것으로서, 특히 버스 라인 회로에 발생할 수 있는 오동작을 감지할 수 있어 안정된 동작을 할 수 있도록 구성되어 있는 버스 라인 회로에 관한 것이다.
버스 인에이블 라인의 고장이나 버스 인에이블 라인까지 전달된 고장은 버스의 동작 특성상 감지하기가 어렵다. 예를 들면 버스 인에이블이 항상 온(On)으로 동작하는 경우에 이를 측정하기 위해서는 버스 인에이블을 오프(Off)시켜 버스의 출력값을 확인해 봐야 한다. 그러나 버스 인에이블이 오프 되는 경우에 버스의 출력은 고 임피던스(Hi-Z) 상태가 되고 따라서 출력이 특정 값을 가지지 않는 상태(Don't Care)가 된다. 회로에 있어서 출력이 특정 값을 가지지 않는 상태(Don't Care)가 된다는 것은 어떤 값이 출력되더라도 정상이라는 것을 의미하기 때문에 이러한 방법으로는 버스 인에이블이 항상 온 으로 동작하는 고장을 감지할 수가 없다.
버스 인에이블에 관련되는 고장은 버스 홀더 셀(Bus Holder Cell)을 사용하면 쉽게 감지할 수 있다. 그러나 인에이블 신호와 데이터 신호가 동시에 변하게 되는 경우에는 버스 홀더 셀의 값을 예측할 수 없게 된다.
도 1은 종래의 버스 홀더 셀을 포함하는 버스 라인 회로의 개략적인 구조를 나타내고 있다.
도 1을 참조하면, 종래의 버스 홀더 셀을 포함하는 버스 라인 회로는 버스 라인(110), 버퍼들(140,150,160), 및 버스 홀더 셀(170)을 구비한다.
버스 라인(110)은 데이터들(Data1,Data2,Data3) 중에서 해당되는 데이터를 전송한다.
버퍼들(140,150,160)은 각각 인에이블 신호들(en1,en2,en3)에 의해서 제어되어 데이터들(Data1,Data2,Data3) 중에서 해당되는 데이터를 버스 라인(110)으로 전송시키기 위한 것이다.
버스 홀더 셀(170)은 버스 라인(110)의 상태를 측정하기 위한 것으로서 버스 라인(110)의 상태를 래치 하여 구동한다.
도 2는 도 1의 동작을 설명하기 위한 여러 신호들의 타이밍도를 나타내고 있다. 여기서 참조부호, CLK는 클럭 신호를 나타낸다.
도 1과 2를 참조하여 종래의 버스 라인 회로의 동작에 대하여 설명하면 아래와 같다.
인에이블 신호(en1)가 항상 온(On)으로 동작하는 고장이 존재하는 경우에는 먼저 출력 신호(OUT)의 레벨을 '1'로 만들고 모든 인에이블 신호들(en1,en2,en3)을 오프 시킨 상태에서 데이터(Data1)에 '0'의 값을 가한다. 이러한 상황에서 정상 출력값은 '1'이 되어야 하는 데 인에이블 신호(en1)가 항상 온 상태의 고장이 존재하면 출력의 값이 '0'이 되므로 이러한 고장은 감지할 수 있게 된다.
이와 같이 버스 홀더 셀(170)을 사용하면 고장 검출 능력을 향상시킬 수 있으나 버스 홀더 셀(170)의 정확한 동작을 위해서는 별도의 고려가 필요하다. 예를 들면, 도 2에 나타내고 있는 바와 같이 인에이블 신호(en1)와 데이터(Data1)의 클럭이 동일 위상에서 변하면 버스 홀더 셀(170)은 데이터(Data1)의 값이 변하기 전과 변한 후의 값 중 어느 것을 갖게되는 지 알 수 없는 상황이 발생한다. 인에이블 신호(en1)의 값이 데이터(Data1)의 값보다 늦게 변하면 출력은 데이터(Data1)의 변화된 값인 '1'의 값을 가지게 되고 인에이블 신호(en1)의 값이 데이터(Data1)의 값보다 빨리 변하면 데이터(Data1)의 변화 값 전인 '0'의 값을 가지게 된다. 그러므로 버스 홀더 셀(170)의 동작은 인에이블 신호들(en1,en2,en3)과 데이터들(Data1,Data2,Data3)과의 지연 차이에 의해 영향을 많이 받게 된다. 이러한 지연차이와 관련된 동작은 래치(Latch)나 플립플롭(Flip-flop)과는 달리 설계 시에 시뮬레이션하기가 어렵다.
따라서 본 발명의 목적은 버스 홀더 셀을 구비하는 버스 라인 회로에 있어서 인에이블 신호들과 데이터들 사이의 지연 차이에 의해서 발생하는 버스 라인 회로의 오동작을 방지할 수 있도록 구성되어 있는 버스 라인 회로를 제공하는 데 있다.
도 1은 종래의 버스 라인 회로의 개략적인 회로도이다.
도 2는 도 1의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.
도 3은 본 발명의 실시예에 따른 버스 라인 회로의 블록도이다.
도 4는 도 3에 있어서 인에이블 클럭 발생부의 구체적인 일 실시예에 따른 회로의 회로도이다.
도 5는 도 3에 있어서 인에이블 신호 발생부의 구체적인 일 실시예에 따른 회로의 회로도이다.
도 6은 도 3의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 버스 라인 회로의 블록도이다.
도 8은 도 7에 있어서 인에이블 신호 발생부의 구체적인 일 실시예에 따른 회로의 회로도이다.
도 9는 도 7의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.
* 도면의 부호에 대한 자세한 설명
en1,en2,en3: 인에이블 신호들, Data1,Data2,Data3: 데이터들,
en1_clk,en2_clk,en3_clk: 인에이블 클럭 신호들, CLK: 클럭 신호.
상기 목적을 달성하기 위하여 본 발명에 의한 버스 라인 회로는 복수의 데이터들 중에서 해당되는 데이터를 전송하는 버스 라인; 클럭 신호와 테스트 모드 신호를 입력하여 이에 따라 복수의 인에이블 신호들을 발생시키기 위하여 필요로 하는 복수의 인에이블 클럭 신호들을 발생시키는 인에이블 클럭 발생부; 상기 인에이블 클럭 발생부로부터 출력되는 복수의 인에이블 클럭 신호들에 의해서 제어되어 복수의 인에이블 신호들을 발생하여 출력하는 인에이블 신호 발생부; 각각 상기 복수의 인에이블 신호들 중에서 해당되는 인에이블 신호에 의해서 제어되어 복수의 데이터들 중에서 해당되는 데이터를 상기 버스 라인으로 전송시키기 위한 복수의 버퍼들; 및 상기 버스 라인의 상태를 측정하기 위한 것으로서 상기 버스 라인의 상태를 래치 하여 구동하는 버스 홀더 셀을 구비하고, 상기 테스트 모드에서 상기 복수의 인에이블 신호들 중에서 해당되는 인에이블 신호는 상기 복수의 데이터들 중에서 해당되는 데이터와 상기 클럭 신호의 위상의 반에 해당되는 차이로 인에이블 되는 것을 특징으로 한다.
이어서 첨부한 도면들을 참조하여 본 발명의 실시예에 대하여 자세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 버스 라인 회로의 개략적인 구조를 나타내고 있다.
도 3을 참조하면, 본 발명의 실시예에 따른 버스 라인 회로는 버스 라인(310), 인에이블 클럭 발생부(320), 인에이블 신호 발생부(330), 버퍼들(340,350,360), 및 버스 홀더 셀(370)을 구비한다.
버스 라인(310)은 데이터들(Data1,Data2,Data3) 중에서 해당되는 데이터를 전송한다.
인에이블 클럭 발생부(320)는 인에이블 신호들(en1,en2,en3)을 발생시키기 위하여 필요로 하는 인에이블 클럭 신호들(en1_clk,en2_clk,en3_clk)을 발생시킨다.
인에이블 신호 발생부(330)는 인에이블 클럭 발생부(350)로부터 출력되는 인에이블 클럭 신호들(en1_clk,en2_clk,en3_clk)에 의해서 제어되어 인에이블 신호들(en1,en2,en3)을 발생한다. 인에이블 신호 발생부(330) 테스트 모드에서는 해당되는 인에이블 신호의 위상을 반전시켜 출력한다.
버퍼들(340,350,360)은 각각 인에이블 신호들(en1,en2,en3)에 의해서 제어되어 데이터들(Data1,Data2,Data3) 중에서 해당되는 데이터를 버스 라인(310)으로 전송시키기 위한 것이다.
버스 홀더 셀(370)은 버스 라인(310)의 상태를 측정하기 위한 것으로서 버스 라인(310)의 상태를 래치 하여 구동한다.
도 4는 도 3에 있어서 인에이블 클럭 발생부(320)의 구체적인 일 실시예에 따른 회로의 회로도이다.
도 4를 참조하면, 도 3에 있어서 인에이블 클럭 발생부(320)의 구체적인 일 실시예에 따른 회로는 XOR 게이트(322)로써 구성되어 있다.
XOR 게이트(322)는 클럭 신호(CLK)와 테스트 모드 신호(TEST)를 입력하여 이들의 상태가 서로 다른 경우에만 하이('H') 레벨이 되는 신호를 인에이블 클럭 신호들(en1_clk,en2_clk,en3_clk)로서 출력한다. 즉, XOR 게이트(322)는 테스트 모드가 아닌 정상 모드에서는 클럭 신호(CLK)를 그대로 인에이블 클럭 신호들(en1_clk,en2_clk,en3_clk)로서 출력하고, 테스트 모드에서는 클럭 신호(CLK)의 반전 신호를 인에이블 클럭 신호들(en1_clk,en2_clk,en3_clk)로서 출력한다.
도 5는 도 3에 있어서 인에이블 신호 발생부(320)의 구체적인 일 실시예에 따른 회로의 블록도를 나타내고 있다. 여기서 인에이블 신호(en1)를 발생하는 부분의 회로만을 나타내고 있다.
도 5를 참조하면, 도 3에 있어서 인에이블 신호 발생부(320)의 구체적인 일 실시예에 따른 회로는 플립플롭(520)으로써 구성되어 있다.
플립플롭(520)은 인에이블 데이터(en1_Data)를 입력하여 인에이블 클럭 신호(en1_clk)에 의해서 제어되어 이를 지연하여 인에이블 신호(en1)로서 출력한다. 여기서 플립플롭(520)은 D 플립플롭이다.
도 5에 있어서 인에이블 신호들(en2,en3)을 발생시키는 회로의 부분은 인에이블 신호(en1)를 발생시키는 회로의 부분과 동일한 구성을 가지므로 그 상세한 설명은 생략한다.
도 6은 도 3의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.
도 3 내지 도 6을 참조하여 본 발명의 실시예에 따른 버스 라인 회로의 동작을 설명하면 아래와 같다.
인에이블 신호(en1)가 항상 온(On)으로 동작하는 고장이 존재하는 경우에는 먼저 출력 신호(OUT)의 레벨을 '1'로 만들고 모든 인에이블 신호들(en1,en2,en3)을 오프 시킨 상태에서 데이터(Data1)에 '0'의 값을 가한다. 테스트 모드에서는 인에이블 신호 발생부(320)에 의해서 인에이블 신호(en1)와 데이터(Data1)의 클럭의 위상에 차이가 발생하기 때문에 출력되는 데이터(Data1)의 값을 예상할 수 있다. 즉, 정상 출력값은 '1'이 되어야 하는 데 인에이블 신호(en1)가 항상 온 상태의 고장이 존재하면 출력의 값이 '0'이 되므로 이러한 고장은 감지할 수 있게 된다.
이와 같이, 본 발명의 실시예에 따른 버스 라인 회로는 테스트 모드에서 인에이블 신호와 데이터의 클럭의 위상에 차이를 두고 또한 버스 홀더 셀(390)을 사용하여 버스 라인 회로에 발생할 수 있는 오동작을 안정적으로 측정할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 버스 라인 회로의 개략적인 구조를 나타내고 있다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 버스 라인 회로는 버스 라인(710), 인에이블 신호 발생부(720), 버퍼들(760,770,780), 및 버스 홀더 셀(790)을 구비한다.
버스 라인(710)은 데이터들(Data1,Data2,Data3) 중에서 해당되는 데이터를 전송한다.
인에이블 신호 발생부(720)는 클럭 신호(CLK)와 테스트 모드 신호(TEST)에 의해서 제어되어 인에이블 신호들(en1,en2,en3)을 발생한다. 인에이블 신호 발생부(720)는 테스트 모드에서는 해당되는 인에이블 신호의 위상을 반전시켜 출력한다. 인에이블 신호 발생부(720)는 테스트 모드와 정상 모드에서의 클럭 스큐(Skew)를 최소화 할 수 있도록 구성되어 있다.
버퍼들(760,770,780)은 각각 인에이블 신호들(en1,en2,en3)에 의해서 제어되어 데이터들(Data1,Data2,Data3) 중에서 해당되는 데이터를 버스 라인(710)으로 전송시키기 위한 것이다.
버스 홀더 셀(790)은 버스 라인(710)의 상태를 측정하기 위한 것으로서 버스 라인(710)의 상태를 래치 하여 구동한다.
도 8은 도 7에 있어서 인에이블 신호 발생부(720)의 구체적인 일 실시예에 따른 회로의 블록도를 나타내고 있다.
도 8을 참조하면, 도 7에 있어서 인에이블 신호 발생부(720)의 구체적인 일 실시예에 따른 회로는 플립플롭들(810,820), 및 구동부(830)를 구비한다. 여기서 인에이블 신호(en1)를 발생하는 부분의 회로만을 나타내고 있다.
플립플롭(810)은 인에이블 데이터(en1_Data)를 입력하여 클럭 신호(CLK)에 의해서 제어되어 이를 지연하여 출력한다. 여기서 플립플롭(810)은 D 플립플롭이다.
플립플롭(820)은 플립플롭(810)으로부터 출력되는 신호를 입력하여 클럭 신호의 반전 클럭 신호(/CLK)에 의해서 제어되어 이를 지연하여 출력한다. 여기서 플립플롭(820)은 D 플립플롭이다.
구동부(830)는 플립플롭(810)으로부터 출력되는 신호와 플립플롭(820)으로부터 출력되는 신호를 입력하여 테스트 모드 신호(TEST)에 의해서 제어되어 이에 따라 해당되는 신호를 구동하여 인에이블 신호(en1)로서 출력한다.
도 8에 있어서 인에이블 신호들(en2,en3)을 발생시키는 회로의 부분은 인에이블 신호(en1)를 발생시키는 회로의 부분과 동일한 구성을 가지므로 그 상세한 설명은 생략한다.
도 9는 도 7의 동작을 설명하기 위한 여러 신호들의 타이밍도이다.
도 7 내지 도 9를 참조하여 본 발명의 다른 실시예에 따른 버스 라인 회로의 동작을 설명하면 아래와 같다.
인에이블 신호(en1)가 항상 온(On)으로 동작하는 고장이 존재하는 경우에는 먼저 출력 신호(OUT)의 레벨을 '1'로 만들고 모든 인에이블 신호들(en1,en2,en3)을 오프 시킨 상태에서 데이터(Data1)에 '0'의 값을 가한다. 테스트 모드에서는 인에이블 신호 발생부(720)에 의해서 인에이블 신호(en1)와 데이터(Data1)의 클럭의 위상에 차이가 발생하기 때문에 출력되는 데이터(Data1)의 값을 예상할 수 있다. 즉, 정상 출력값은 '1'이 되어야 하는 데 인에이블 신호(en1)가 항상 온 상태의 고장이 존재하면 출력의 값이 '0'이 되므로 이러한 고장은 감지할 수 있게 된다. 여기서 인에이블 신호 발생부(720)는 테스트 모드에서나 정상 모드에서의 클럭 스큐를 최소화 할 수 있도록 구성되어 있다.
이와 같이, 본 발명의 실시예에 따른 버스 라인 회로는 테스트 모드에서 인에이블 신호와 데이터의 클럭의 위상에 차이를 두고 또한 버스 홀더 셀(790)을 사용하여 버스 라인 회로에 발생할 수 있는 오동작을 안정적으로 측정할 수 있다.
본 발명에 의하면, 테스트 모드에서 인에이블 신호와 데이터의 클럭의 위상에 차이를 두고 또한 버스 홀더 셀을 사용하여 버스 라인 회로에 발생할 수 있는 오동작을 안정적으로 측정할 수 있는 효과를 가진다.

Claims (8)

  1. 복수의 데이터들 중에서 해당되는 데이터를 전송하는 버스 라인;
    클럭 신호와 테스트 모드 신호를 입력하여 이에 따라 복수의 인에이블 신호들을 발생시키기 위하여 필요로 하는 복수의 인에이블 클럭 신호들을 발생시키는 인에이블 클럭 발생부;
    상기 인에이블 클럭 발생부로부터 출력되는 복수의 인에이블 클럭 신호들에 의해서 제어되어 복수의 인에이블 신호들을 발생하여 출력하는 인에이블 신호 발생부;
    각각 상기 복수의 인에이블 신호들 중에서 해당되는 인에이블 신호에 의해서 제어되어 복수의 데이터들 중에서 해당되는 데이터를 상기 버스 라인으로 전송시키기 위한 복수의 버퍼들; 및
    상기 버스 라인의 상태를 측정하기 위한 것으로서 상기 버스 라인의 상태를 래치 하여 구동하는 버스 홀더 셀을 구비하고,
    상기 테스트 모드에서 상기 복수의 인에이블 신호들 중에서 해당되는 인에이블 신호는 상기 복수의 데이터들 중에서 해당되는 데이터와 상기 클럭 신호의 위상의 반에 해당되는 차이로 인에이블 되는 것을 특징으로 하는 버스 라인 회로.
  2. 제 1 항에 있어서, 상기 인에이블 클럭 발생부는 상기 클럭 신호와 상기 테스트 모드 신호를 입력하여 이들의 상태가 서로 다른 경우에만 하이('H') 레벨이 되는 신호를 복수의 인에이블 클럭 신호들로서 출력하는 XOR 게이트로써 구성되어 있는 것을 특징으로 하는 버스 라인 회로.
  3. 제 2 항에 있어서, 인에이블 신호 발생부는 각각, 복수의 인에이블 데이터들 중에서 해당되는 인에이블 데이터를 입력하여 상기 복수의 인에이블 클럭 신호들 중에서 해당되는 인에이블 클럭 신호에 의해서 제어되어 이를 지연하여 상기 복수의 인에이블 신호들 중에서 해당되는 인에이블 신호로서 출력하는 복수의 플립플롭들로써 구성되어 있는 것을 특징으로 하는 버스 라인 회로.
  4. 제 3 항에 있어서, 상기 복수의 플립플롭들은 각각, D 형의 플립플롭인 것을 특징으로 하는 버스 라인 회로.
  5. 복수의 데이터들 중에서 해당되는 데이터를 전송하는 버스 라인;
    클럭 신호와 테스트 모드 신호를 입력하여 이에 따라 복수의 인에이블 신호들을 발생하여 출력하는 인에이블 신호 발생부;
    각각 상기 복수의 인에이블 신호들 중에서 해당되는 인에이블 신호에 의해서 제어되어 복수의 데이터들 중에서 해당되는 데이터를 상기 버스 라인으로 전송시키기 위한 복수의 버퍼들; 및
    상기 버스 라인의 상태를 측정하기 위한 것으로서 상기 버스 라인의 상태를 래치 하여 구동하는 버스 홀더 셀을 구비하고,
    상기 테스트 모드에서 상기 복수의 인에이블 신호들 중에서 해당되는 인에이블 신호는 상기 복수의 데이터들 중에서 해당되는 데이터와 상기 클럭 신호의 위상의 반에 해당되는 차이로 인에이블 되는 것을 특징으로 하는 버스 라인 회로.
  6. 제 5 항에 있어서, 상기 인에이블 신호 발생부는
    각각, 복수의 인에이블 데이터들 중에서 해당되는 인에이블 데이터를 입력하여 상기 클럭 신호에 의해서 제어되어 이를 지연하여 출력하는 복수의 제 1 플립플롭들;
    각각, 상기 복수의 제 1 플립플롭들 중에서 해당되는 제 1 플립플롭으로부터 출력되는 신호를 입력하여 상기 클럭 신호의 반전 클럭 신호에 의해서 제어되어 이를 지연하여 출력하는 복수의 제 2 플립플롭들; 및
    각각, 상기 테스트 모드 신호에 의해서 제어되어, 상기 복수의 제 1 플립플롭들 중에서 해당되는 제 1 플립플롭으로부터 출력되는 신호와 상기 복수의 제 2 플립플롭들 중에서 해당되는 제 2 플립플롭으로부터 출력되는 신호를 입력하여 이들 중에서 해당되는 신호를 출력하는 복수의 구동부들을 구비하는 것을 특징으로 하는 버스 라인 회로.
  7. 제 6 항에 있어서, 상기 복수의 제 1 플립플롭들은 각각, D 형의 플립플롭인 것을 특징으로 하는 버스 라인 회로.
  8. 제 6 항에 있어서, 상기 복수의 제 2 플립플롭들은 각각, D 형의 플립플롭인 것을 특징으로 하는 버스 라인 회로.
KR1019970065534A 1997-12-03 1997-12-03 버스 라인 회로 KR19990047215A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970065534A KR19990047215A (ko) 1997-12-03 1997-12-03 버스 라인 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065534A KR19990047215A (ko) 1997-12-03 1997-12-03 버스 라인 회로

Publications (1)

Publication Number Publication Date
KR19990047215A true KR19990047215A (ko) 1999-07-05

Family

ID=66095433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065534A KR19990047215A (ko) 1997-12-03 1997-12-03 버스 라인 회로

Country Status (1)

Country Link
KR (1) KR19990047215A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014008292A2 (en) * 2012-07-02 2014-01-09 Skyworks Solutions, Inc. Systems and methods for providing high and low enable modes for controlling radio-frequency amplifiers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014008292A2 (en) * 2012-07-02 2014-01-09 Skyworks Solutions, Inc. Systems and methods for providing high and low enable modes for controlling radio-frequency amplifiers
WO2014008292A3 (en) * 2012-07-02 2014-02-27 Skyworks Solutions, Inc. Systems and methods for providing high and low enable modes for controlling radio-frequency amplifiers
US9214906B2 (en) 2012-07-02 2015-12-15 Skyworks Solutions, Inc. Systems and methods for providing high and low enable modes for controlling radio-frequency amplifiers

Similar Documents

Publication Publication Date Title
KR101629249B1 (ko) 스캔 플립플롭 회로 및 스캔 테스트 회로
US5519714A (en) Testable scan path circuit operable with multi-phase clock
US6715094B2 (en) Mult-mode I/O interface for synchronizing selected control patterns into control clock domain to obtain interface control signals to be transmitted to I/O buffers
KR101293445B1 (ko) 스캔 시프트 동작 동안 ｉｖｄ를 감소시키는 시스템 및 장치
US7398442B2 (en) Electronic circuit with asynchronously operating components
US7239576B2 (en) Memory device and method of controlling the same
US4961013A (en) Apparatus for generation of scan control signals for initialization and diagnosis of circuitry in a computer
KR950004747A (ko) 경계 검색 셀 및 전자 장치의 내부 논리 블럭과 전자 장치 사이의 신호 통로를 제어하는 방법
US20180203067A1 (en) Clock gating circuits and scan chain circuits using the same
US6873197B2 (en) Scan flip-flop circuit capable of guaranteeing normal operation
TWI462476B (zh) 用於高性能脈衝式儲存的電路、方法及裝置
KR100258418B1 (ko) 동기식의 dram 반도체메모리의 플립플롭을 사용한 데이터래치회로장치
US6467044B1 (en) On-board clock-control templates for testing integrated circuits
US4811343A (en) On-chip on-line AC and DC clock tree error detection system
JPH0815380A (ja) 半導体集積回路装置
US8375265B1 (en) Delay fault testing using distributed clock dividers
KR100743494B1 (ko) 직렬화 방법과, 이를 이용한 반도체 메모리 장치의 고속데이터 출력 테스트 방법
US20230358806A1 (en) Scan chain circuit and corresponding method
US10060971B2 (en) Adjusting latency in a scan cell
KR100452335B1 (ko) 고속동작 테스트가 가능한 반도체 메모리장치의 데이터확장회로 및 그 방법
KR19990047215A (ko) 버스 라인 회로
TW202032147A (zh) 測試系統
JP2000151567A (ja) 同期検出方法及び装置、並びに位相同期方法及び装置
US7620515B2 (en) Integrated circuit with bit error test capability
EP0110104B1 (en) Edge-triggered latch circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination